專(zhuān)利名稱(chēng)：具有非對(duì)稱(chēng)式導(dǎo)線(xiàn)架的多芯片堆棧封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片堆棧封裝結(jié)構(gòu)，特別是涉及一種使用具有不同 高度內(nèi)引腳的導(dǎo)線(xiàn)架來(lái)進(jìn)行多芯片堆棧封裝的結(jié)構(gòu)。
背景技術(shù)：
近年來(lái)，半導(dǎo)體的后段工藝都在進(jìn)行三維空間(Three Dimension; 3D)
的封裝，以期利用最少的面積來(lái)達(dá)到較高的密度或是內(nèi)存的容量等。為了 能達(dá)到此目的，現(xiàn)階段已開(kāi)發(fā)出使用芯片堆棧(chip stacked)的方式來(lái)達(dá)成 三維空間(Three Dimension; 3D)的封裝。
在公知技術(shù)中，芯片的堆棧方式將多個(gè)芯片相互堆棧于基板上，然后 使用打線(xiàn)的工藝(wire bonding process)來(lái)將多個(gè)芯片與基板連接。圖1即披
露一種以導(dǎo)線(xiàn)架為基底的芯片堆棧封裝的結(jié)構(gòu)，其中圖1A為剖面示意圖 而圖1B為圖1A的平面示意圖。如圖1A所示，導(dǎo)線(xiàn)架5可分為內(nèi)引腳部 5a、外引腳部5b及平臺(tái)部5c，其中平臺(tái)部5c與內(nèi)引腳部5a及外引腳部 5b具有高度差。首先將三個(gè)芯片堆棧在導(dǎo)線(xiàn)架5的內(nèi)引腳5a上，接著再 以金屬導(dǎo)線(xiàn)10、 11、 12來(lái)將三個(gè)芯片上的焊墊7、 8、 9連接至導(dǎo)線(xiàn)架5 的平臺(tái)部5c上，然后，進(jìn)行造型工藝(moldingprocess)將三個(gè)堆棧芯片及 導(dǎo)線(xiàn)架5的內(nèi)引腳5a與部分平臺(tái)部5c封閉，但暴露出外引腳部5b，以作 為連接其它界面的引腳。
上述公知的芯片堆棧封裝結(jié)構(gòu)中，由于每一芯片與導(dǎo)線(xiàn)架5的平臺(tái)部 5c之間的金屬導(dǎo)線(xiàn)10、 11、 12長(zhǎng)度及弧度均不相同，故除了在進(jìn)行封膠
過(guò)程中，長(zhǎng)度與弧度較長(zhǎng)的金屬導(dǎo)線(xiàn)易產(chǎn)生位移而導(dǎo)致芯片的短路外，還 會(huì)因?yàn)榻饘賹?dǎo)線(xiàn)10、 11、 12長(zhǎng)度不相同，造成電信號(hào)的相位產(chǎn)生變化等 問(wèn)題。

發(fā)明內(nèi)容
有鑒于發(fā)明背景中所述的芯片堆棧方式的缺點(diǎn)及問(wèn)題，本發(fā)明提供一 種使用多芯片偏移堆棧的方式，來(lái)將多個(gè)尺寸相近似的芯片堆棧成一種三 維空間的封裝結(jié)構(gòu)。
本發(fā)明的主要目的在提供一種多芯片堆棧的封裝結(jié)構(gòu)，使其具有較 高的封裝集成度以及較薄的厚度。
本發(fā)明的另一目的是提供一種具有不同高度內(nèi)引腳的導(dǎo)線(xiàn)架結(jié)構(gòu)，使 其可與多芯片偏移堆棧結(jié)構(gòu)進(jìn)行封裝。
本發(fā)明的再一目的是提供一種具有不同高度內(nèi)引腳的導(dǎo)線(xiàn)架結(jié)構(gòu)，使 得封裝后的密封劑可以依據(jù)多芯片偏移堆棧結(jié)構(gòu)中的芯片數(shù)量做高度的 調(diào)整，以使進(jìn)行注膠時(shí)的模流能夠達(dá)到平衡。
據(jù)此，本發(fā)明提供一種堆棧式芯片封裝構(gòu)造，包括導(dǎo)線(xiàn)架，由多個(gè) 內(nèi)引腳與多個(gè)外引腳所構(gòu)成，內(nèi)引腳則包括有多個(gè)平行的第一內(nèi)引腳群與 平行的第二內(nèi)弓l腳群，而第一內(nèi)引腳群與第二內(nèi)引腳群的末端以一間隔相 對(duì)排列之，并且第一 內(nèi)弓I腳群具有沉置結(jié)構(gòu)而形成第一 內(nèi)引腳群的末端位 置與第二內(nèi)引腳群的末端位置具有不同的垂直高度；然后將多芯片堆棧結(jié)
構(gòu)固接于第一內(nèi)引腳群上，并通過(guò)多條金屬導(dǎo)線(xiàn)將同一側(cè)邊緣上的金屬焊 接點(diǎn)與第一內(nèi)引腳群及第二內(nèi)引腳群電連接；以及使用密封劑來(lái)包覆多芯 片堆棧結(jié)構(gòu)及內(nèi)弓I腳并且具有頂緣表面與底緣表面。
接著，本發(fā)明再提供一種導(dǎo)線(xiàn)架結(jié)構(gòu)，由多個(gè)內(nèi)引腳與多個(gè)外引腳所 構(gòu)成，其內(nèi)引腳群包括有多個(gè)平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳 群，而第一內(nèi)引腳群與第二內(nèi)引腳群的末端以一間隔相對(duì)排列，并且第一 內(nèi)引腳群具有沉置結(jié)構(gòu)而形成第一內(nèi)引腳群的末端位置與第二內(nèi)引腳群 的末端位置具有不同的垂直高度。


圖1A 為已有技術(shù)的剖視圖； 圖1B 為圖1A的俯視圖2A為本發(fā)明的芯片結(jié)構(gòu)的f府視圖2B為本發(fā)明的芯片結(jié)構(gòu)的剖視圖2C為本發(fā)明的多芯片偏移堆棧結(jié)構(gòu)的剖視圖3A C為本發(fā)明的重設(shè)置層制造過(guò)程的示意圖4A B為本發(fā)明的重設(shè)置層中的焊線(xiàn)接合區(qū)的剖視圖
圖5 為本發(fā)明的具有重設(shè)置層的多芯片偏移堆棧結(jié)構(gòu)的剖視圖6 為本發(fā)明的導(dǎo)線(xiàn)架的剖視圖7 為本發(fā)明的密封劑成對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封裝 的剖視圖8 為本發(fā)明的密封劑成對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封裝 的另一實(shí)施例的剖視圖9 為本發(fā)明的密封劑成對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封裝 的再一實(shí)施例的剖視圖10 為本發(fā)明的密封劑成不對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封 裝的實(shí)施例的剖視圖11 為本發(fā)明的密封劑成不對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封 裝的另一實(shí)施例的剖視圖12 為本發(fā)明的密封劑成不對(duì)稱(chēng)形狀的多芯片偏移堆棧結(jié)構(gòu)封 裝的再一實(shí)施例的剖視圖。
主要元件標(biāo)記說(shuō)明
2、 3、 4:半導(dǎo)體元件 5: 導(dǎo)線(xiàn)架引線(xiàn) 5a:導(dǎo)線(xiàn)架內(nèi)引腳部 5b:導(dǎo)線(xiàn)架外引腳 5c:導(dǎo)線(xiàn)架平臺(tái)部7、 8、 9: 電極
10、 11、 12:金屬導(dǎo)線(xiàn)
200:芯片
210:芯片主動(dòng)面
220:芯片背面
230:黏著層
240:焊墊
250:焊線(xiàn)接合區(qū)
260:焊線(xiàn)接合區(qū)邊緣線(xiàn)
30:多芯片偏移堆棧結(jié)構(gòu)
310:芯片本體
312a第一焊墊
312b:第二焊墊
320:焊線(xiàn)接合區(qū)
322:焊線(xiàn)接合區(qū)邊緣線(xiàn)
330:第一保護(hù)層
332:第一開(kāi)口
340:重設(shè)置線(xiàn)路層
344:第三焊墊
350:第二保護(hù)層
352:第二開(kāi)口
300:芯片結(jié)構(gòu)
400:重設(shè)置導(dǎo)線(xiàn)層
50:多芯片偏移堆棧結(jié)構(gòu)
500(a，b，c,d):芯片
600:導(dǎo)線(xiàn)架
610:內(nèi)引腳
611:第一內(nèi)引腳群
612:第二內(nèi)引腳群
613:平臺(tái)部
614:連接部
615:下凹的末端
616:上凸的末端
620:外引腳
640(a-e)金屬導(dǎo)線(xiàn)
650:金屬凸塊
70:密封劑
710:上緣表面
720:下緣表面
具體實(shí)施例方式
本發(fā)明在此所探討的方向?yàn)橐环N使用芯片偏移堆棧的方式，來(lái)將多個(gè) 尺寸相近似的芯片堆棧成一種三維空間的封裝結(jié)構(gòu)。為了能徹底地了解本 發(fā)明，將在下列的描述中提出詳盡的封裝步驟及其封裝結(jié)構(gòu)。顯然地，本 發(fā)明的施行并未限定芯片堆棧的方式的所屬技術(shù)領(lǐng)域的技術(shù)人員所了解 的特殊細(xì)節(jié)。另一方面，眾所周知的芯片形成方式以及芯片薄化等后段工 藝之詳細(xì)步驟并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。然而, 對(duì)于本發(fā)明的較佳實(shí)施例，則會(huì)詳細(xì)描述如下。此外，除了這些詳細(xì)描述
之外，本發(fā)明還可以廣泛地施行在其它的實(shí)施例中，而本發(fā)明的權(quán)范圍 以權(quán)利要求為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝工藝中，均是將一個(gè)已經(jīng)完成前段工藝(Front End Process)之晶片(wafer)先進(jìn)行薄化處理(Thinning Process),將芯片的厚 度研磨至2 20 mil之間；然后，再涂布(coating)或網(wǎng)印(printing)—層高分 子(polymer)材料于芯片的背面，此高分子材料可以是一種樹(shù)脂(resine)，特 別是一種B-Stage樹(shù)脂。再通過(guò)一個(gè)烘烤或是照光工藝，使得高分子材料 呈現(xiàn)一種具有黏稠度的半固化膠；再接著，將一個(gè)可以移除的膠帶(tape) 貼附于半固化狀的高分子材料上；然后，進(jìn)行晶片的切割(sawingprocess), 使晶片成為一顆顆的芯片(die);最后，就可將一顆顆的芯片與基板連接并 且將芯片形成堆棧芯片結(jié)構(gòu)。
如參照?qǐng)D2 A與圖2B所示，完成前述工藝的芯片200的平面示意圖 及剖面示意圖。如圖2 B所示，芯片200具有主動(dòng)面210及相對(duì)主動(dòng)面的 背面220，且芯片背面220上已形成黏著層230;在此要強(qiáng)調(diào)，本發(fā)明的 黏著層230并未限定為前述的半固化膠，此黏著層230的目的在與基板或 是芯片形成接合，因此，只要是具有此功能的黏著材料，均為本發(fā)明的實(shí) 施方式，例如膠膜(die attached film)。
接著，請(qǐng)參照?qǐng)D2C，本發(fā)明完成多芯片偏移堆桟結(jié)構(gòu)30的剖面示意 圖。如圖2C所示，芯片200的主動(dòng)面210上設(shè)置有多個(gè)焊墊240,且多 個(gè)焊墊240已設(shè)置于芯片200的同一側(cè)邊上，因此，將芯片背面220上的 黏著層230與另一芯片200的主動(dòng)面210進(jìn)行偏銜OFFSET)接合后，即可 形成多芯片偏移堆棧結(jié)構(gòu)30，其中這種多芯片偏移堆棧的結(jié)構(gòu)30以焊線(xiàn) 接合區(qū)250的邊緣線(xiàn)260為參照的排列基準(zhǔn)來(lái)形成，因此可以形成類(lèi)似階 梯狀的多芯片偏移堆棧結(jié)構(gòu)30，在此要說(shuō)明的是，邊緣線(xiàn)260實(shí)際上是不 存在芯片200上，其僅作為參照線(xiàn)。在此仍然要強(qiáng)調(diào)，本實(shí)施例的黏著層 230并未限定為前述的半固化膠，此黏著層230的目的在與基板或是芯片 形成接合，因此，只要是具有此功能的黏著材料，均為本發(fā)明的實(shí)施方式。
本發(fā)明在多芯片偏移堆棧的另一實(shí)施例中，使用一種重設(shè)置層 (Redistribution Layer; RDL)來(lái)將晶片上的每一個(gè)芯片的焊墊設(shè)置到芯片的
側(cè)邊上，以便能形成多芯片偏移堆棧的結(jié)構(gòu)，而此重設(shè)置層的實(shí)施方式說(shuō) 明如下。
請(qǐng)參照?qǐng)D3A 3C，為本發(fā)明的具有重設(shè)置層的芯片結(jié)構(gòu)的制造過(guò)程 示意圖。如圖3A所示，首先提供芯片本體310，并且在鄰近于芯片本體 310的側(cè)邊規(guī)劃出焊線(xiàn)接合區(qū)320，并將芯片本體310的主動(dòng)表面上的多 個(gè)焊墊312區(qū)分為第一焊墊312a以及第二焊墊312b，其中第一焊墊312a 位于焊線(xiàn)接合區(qū)320內(nèi)，而第二焊墊312b則位于焊線(xiàn)接合區(qū)320外。接 著請(qǐng)參照?qǐng)D3B，于芯片本體310上形成第一保護(hù)層330，其中第一保護(hù)層 330具有多個(gè)第一開(kāi)口 332，以暴露出第一焊墊312a與第二焊墊312b。然 后在第一保護(hù)層330上形成重設(shè)置線(xiàn)路層340。而重設(shè)置線(xiàn)路層340包括 多條導(dǎo)線(xiàn)342與多個(gè)第三焊墊344,其中第三焊墊334位于焊線(xiàn)接合區(qū) 內(nèi)，且這些導(dǎo)線(xiàn)342分別從第二焊墊312b延伸至第三焊墊344，以使第二 焊墊312b電連接于第三焊墊344。此外，重設(shè)置線(xiàn)路層340的材料，可以為金、銅、鎳、鈦化鴇、鈦或其它的導(dǎo)電材料。再請(qǐng)參照?qǐng)D3C，在形成 重設(shè)置線(xiàn)路層340后，將第二保護(hù)層350覆蓋于重設(shè)置線(xiàn)路層340上，而 形成芯片結(jié)構(gòu)300，其中第二保護(hù)層350具有多個(gè)第二開(kāi)口 352，以暴露 出第一焊墊312a與第三焊墊3M。
要強(qiáng)調(diào)的是，雖然上述的第一焊墊312a與第二焊墊312b以周?chē)蛻B(tài) 排列于芯片本體310的主動(dòng)表面上，然而第一焊墊312a與第二焊墊312b 亦可以通過(guò)面陣列型態(tài)(area array type)或其它的型態(tài)排列于芯片本體310 上，當(dāng)然第二焊墊312b亦是通過(guò)導(dǎo)線(xiàn)342而電連接于第三焊墊344 。另 外，本實(shí)施例亦不限定第三焊墊344的排列方式，雖然在第3B圖中第三 焊墊344與第一焊墊312a系排列成兩列，并且沿著芯片本體310的單一 側(cè)邊排列，但是第三焊墊344與第一焊墊312a亦可以以單列、多列或是 其它的方式排列于焊線(xiàn)接合區(qū)320內(nèi)。
請(qǐng)繼續(xù)參照?qǐng)D4A與圖4B，為圖3C中分別沿剖面線(xiàn)A-A，與B-B，所 表示的剖面示意圖。如圖4A與圖4B所示，由上述圖標(biāo)中可知芯片結(jié)構(gòu) 300主要包括芯片本體310以及重設(shè)置層400所組成，其中重設(shè)置層400 由第一保護(hù)層330、重設(shè)置線(xiàn)路層340與第二保護(hù)層350所形成。芯片本 體310具有焊線(xiàn)接合區(qū)320，且焊線(xiàn)接合區(qū)320鄰近于芯片本體310的單 一側(cè)邊。另外，芯片本體310具有多個(gè)第一焊墊312a以及第二焊墊312b，其中第一焊墊312a位于焊線(xiàn)接合區(qū)320內(nèi)，且第二焊墊312b位于焊線(xiàn)接 合區(qū)320外。
第一保護(hù)層330設(shè)置于芯片本體310上，其中第一保護(hù)層330具有多 個(gè)第一開(kāi)口 332，以暴露出這些第一焊墊312a與第二焊墊312b。重設(shè)置 線(xiàn)路層340設(shè)置于第一保護(hù)層330上，其中重設(shè)置線(xiàn)路層340從第二焊墊 312b延伸至焊線(xiàn)接合區(qū)320內(nèi)，且重設(shè)置線(xiàn)路層340具有多個(gè)第三焊墊 344，其設(shè)置于焊線(xiàn)接合區(qū)320內(nèi)。第二保護(hù)層350覆蓋于重設(shè)置線(xiàn)路層 340上，其中第二保護(hù)層350具有多個(gè)第二開(kāi)口 352，以暴露出這些第一 焊墊312a與第三焊墊344。由于第一焊墊312a與第三焊墊344均位于焊 線(xiàn)接合區(qū)320內(nèi)，因此第二保護(hù)層350上的焊線(xiàn)接合區(qū)320以外的區(qū)域便 能夠提供一個(gè)承載的平臺(tái)，以承載另一個(gè)芯片結(jié)構(gòu)，因此，可以形成一種 多芯片偏移堆棧的結(jié)構(gòu)。
接著，請(qǐng)參照?qǐng)D5，本發(fā)明的另一種多芯片偏移堆棧的結(jié)構(gòu)的剖面示 意圖。如圖5所示，多芯片偏移堆棧結(jié)構(gòu)50由多個(gè)芯片500堆棧而成， 其中芯片500上具有重設(shè)置層400，故可將芯片上的焊墊設(shè)置于芯片500 的焊線(xiàn)接合區(qū)320之上，因此這種多芯片偏移堆棧結(jié)構(gòu)50以焊線(xiàn)接合區(qū) 320的邊緣線(xiàn)322為對(duì)準(zhǔn)線(xiàn)來(lái)形成。而多個(gè)芯片500之間以黏著層230來(lái) 連接。首先，芯片500之間的黏著層230是位于芯片500的背面，此黏著 層230的形成方式如圖2B所示，與芯片同時(shí)完成的。由于芯片500的主 動(dòng)面上設(shè)置有重設(shè)置層400，故可將芯片上的焊墊(即312a或344)設(shè)置 于芯片500的焊線(xiàn)接合區(qū)320之上，因此，可以將芯片500背面上的黏著 層230與另一芯片500的重設(shè)置層400進(jìn)行偏移(offset)接合后，形成一種 多芯片偏移堆棧結(jié)構(gòu)50,其中這種多芯片偏移堆棧的結(jié)構(gòu)50以焊線(xiàn)接合 區(qū)320的邊緣線(xiàn)322為參照的基準(zhǔn)來(lái)排列堆棧形成，因此可以形成類(lèi)似階 梯狀的多芯片偏移堆棧結(jié)構(gòu)50，如圖5所示。
接著，本發(fā)明依據(jù)上述的多芯片偏移堆棧結(jié)構(gòu)30及50還提出一種堆 棧式芯片封裝結(jié)構(gòu)，并且詳細(xì)說(shuō)明如下。同時(shí)，在如下的說(shuō)明過(guò)程中，將 以多芯片偏移堆棧結(jié)構(gòu)50為例子進(jìn)行，然而要強(qiáng)調(diào)的是，多芯片偏移堆 棧結(jié)構(gòu)30亦適用本實(shí)施例所披露的內(nèi)容。
首先，請(qǐng)參照?qǐng)D6，本發(fā)明的導(dǎo)線(xiàn)架剖面示意圖。如圖6所示，導(dǎo)線(xiàn) 架600由多個(gè)成相對(duì)排列的內(nèi)引腳610及外引腳620所組成，其中內(nèi)引腳 610包括有多個(gè)平行的第一內(nèi)引腳群611與第二內(nèi)引腳群612，同時(shí)第一 內(nèi)引腳群611與第二內(nèi)引腳群612的末端以一間隙來(lái)隔開(kāi)，使得第一內(nèi)引 腳群611與第二內(nèi)引腳群612成相對(duì)排列，且第一內(nèi)引腳群611與第二內(nèi) 引腳群612的高度不相同。如圖6所示，第一內(nèi)引腳群611為具有沉置 (dovvnset)的結(jié)構(gòu)，此沉置結(jié)構(gòu)由平臺(tái)部613與連接部614所形成，其 中平臺(tái)部613的高度與第二內(nèi)引腳群612的高度相同。此外，本發(fā)明對(duì)連 接部614的形狀并未限制，其可以是斜面或是近似垂直面。在此還要強(qiáng)調(diào)， 平臺(tái)部613與連接部614也可以是第一內(nèi)引腳群611的一部分。
接著，請(qǐng)參照?qǐng)D7，本發(fā)明的多芯片偏移堆棧封裝結(jié)構(gòu)的剖面示意圖。 首先，如圖7所示，導(dǎo)線(xiàn)架600的第一內(nèi)引腳群611與多芯片偏移堆棧結(jié) 構(gòu)50之間由以黏著層230作為接合的材料。很明顯地，此黏著層230貼 附于芯片500的背面上，如圖2所示；另外，此黏著層230也可以選擇設(shè) 置在導(dǎo)線(xiàn)架600的第一內(nèi)引腳群611上，然后與多芯片偏移堆棧結(jié)構(gòu)50 連接。除此之外，在本實(shí)施例中，對(duì)于導(dǎo)線(xiàn)架600的第一內(nèi)引腳群611與 多芯片偏移堆棧結(jié)構(gòu)50之間的接合方式，也可以選擇使用膠帶來(lái)做為連 接材料，特別是一種雙面具有黏著性的膠帶(die attached film)。
在完成導(dǎo)線(xiàn)架600與多芯片偏移堆棧結(jié)構(gòu)50的連接后，隨即進(jìn)行金 屬導(dǎo)線(xiàn)的連接。請(qǐng)繼續(xù)參照?qǐng)D7,金屬導(dǎo)線(xiàn)640以打線(xiàn)工藝將金屬導(dǎo)線(xiàn)640a 的一端連接于芯片500a的焊墊，例如前述圖3中第一焊墊312a或第三焊 墊344,而金屬導(dǎo)線(xiàn)640a的另一端則連接于芯片500b的第一焊墊312a 或第三焊墊344上；接著金屬導(dǎo)線(xiàn)640b的一端連接于芯片500b的第一焊 墊312a或第三焊墊344,而金屬導(dǎo)線(xiàn)640b的另一端則連接于芯片500c 的第一焊墊312a或第三焊墊344上；接著，再重復(fù)金屬導(dǎo)線(xiàn)640b的過(guò)程, 以金屬導(dǎo)線(xiàn)640c將芯片500c及500d完成電連接。然后，以金屬導(dǎo)線(xiàn)640d 將芯片500d與導(dǎo)線(xiàn)架600的第一內(nèi)引腳群611完成電連接，然后，再以 金屬導(dǎo)線(xiàn)640e將芯片500d與第二內(nèi)引腳群612完成連接。如此一來(lái)，通 過(guò)金屬導(dǎo)線(xiàn)640a、 640b、 640c、 640d及640e等逐層完成連接后，便可以
將芯片500a、 500b、 500c及500d電連接于導(dǎo)線(xiàn)架600的第一內(nèi)引腳群611 及第二內(nèi)引腳群612,其中這些金屬導(dǎo)線(xiàn)640的材質(zhì)可以使用金。最后， 再將完成電連接之多芯片偏移堆棧封裝結(jié)構(gòu)以密封劑70覆蓋于多芯片偏 移堆棧結(jié)構(gòu)50及導(dǎo)線(xiàn)架600的平臺(tái)部613及第二內(nèi)引腳群612之上，并 且將導(dǎo)線(xiàn)架600之外引腳620暴露在密封劑70之外，即可形成堆棧式芯 片封裝結(jié)構(gòu)。
此外，以金屬導(dǎo)線(xiàn)連接導(dǎo)線(xiàn)架600與多芯片偏移堆棧結(jié)構(gòu)50的方式， 除了上述的過(guò)程外，也可以選擇在完成多芯片偏移堆棧結(jié)構(gòu)50的結(jié)構(gòu)后， 即先進(jìn)行芯片500a、 500b、 500c及500d的金屬導(dǎo)線(xiàn)電連接工藝，其連接
的過(guò)程與前述過(guò)程相同，然后，再將完成電連接的多芯片偏移堆棧結(jié)構(gòu)50 與導(dǎo)線(xiàn)架600黏著成一體后，再進(jìn)行一次金屬導(dǎo)線(xiàn)連接的工藝，來(lái)將多芯 片偏移堆棧結(jié)構(gòu)50與導(dǎo)線(xiàn)架600的內(nèi)引腳610完成連接，如此也可以完 成圖7的結(jié)構(gòu)。
另外，導(dǎo)線(xiàn)架600與多芯片偏移堆棧結(jié)構(gòu)50完成固接后，并且在進(jìn) 行金屬導(dǎo)線(xiàn)640的打線(xiàn)工藝(wire bonding process)之前，先在芯片500 的焊線(xiàn)接合區(qū)320內(nèi)的第一焊墊312a及第三焊墊344上，先形成金屬凸 塊650(studbump)，然后再進(jìn)行上述金屬導(dǎo)線(xiàn)640a、 640b、 640c、 640d、 640e的連接過(guò)程，將芯片500a、 500b、 500c及500d電連接于導(dǎo)線(xiàn)架600 的第一內(nèi)引腳群611及第二內(nèi)引腳群612。加上此金屬凸塊650的目的， 做為間隔物(spacer)，可以降低金屬導(dǎo)線(xiàn)640a、 640b、 640c、 640d、 640e 的弧度。在此要強(qiáng)調(diào)的是，形成此金屬凸塊650的過(guò)程可以與形成金屬導(dǎo) 線(xiàn)640的過(guò)程一起實(shí)施，也就是說(shuō)形成金屬凸塊650與形成金屬導(dǎo)線(xiàn)640 是使用同一設(shè)備就可達(dá)成，因此，增加金屬凸塊650的設(shè)置并不會(huì)增加工 藝的困難與復(fù)雜。
通過(guò)以上的說(shuō)明，本發(fā)明中所述的實(shí)施例并未限制堆棧芯片500的數(shù) 量，凡所屬技術(shù)領(lǐng)域的技術(shù)人員應(yīng)可依據(jù)上述所披露的方法，而制作出具 有三個(gè)以上的芯片500的堆棧式芯片封裝結(jié)構(gòu)。同時(shí)，在圖7的實(shí)施例中 的多芯片偏移堆棧結(jié)構(gòu)50也可換成多芯片偏移堆棧結(jié)構(gòu)30。由于這兩個(gè) 多芯片偏移堆棧結(jié)構(gòu)30及多芯片偏移堆棧結(jié)構(gòu)50在與導(dǎo)線(xiàn)架600接合后
的金屬導(dǎo)線(xiàn)連接過(guò)程均相同，因此不再贅述。
請(qǐng)繼續(xù)參照?qǐng)D8，本發(fā)明的多芯片偏移堆棧封裝結(jié)構(gòu)的另一實(shí)施例的 剖面示意圖。如圖8所示，導(dǎo)線(xiàn)架600由多個(gè)成相對(duì)排列的內(nèi)引腳610及 外引腳620所組成，其中內(nèi)引腳610包括有多個(gè)平行的第一內(nèi)引腳群611 與第二內(nèi)引腳群612，同時(shí)第一內(nèi)引腳群611與第二內(nèi)引腳群612的末端 以一 間隙來(lái)隔開(kāi)，使得第一 內(nèi)引腳群611與第二內(nèi)引腳群612成相對(duì)排列， 且第一內(nèi)引腳群611與第二內(nèi)引腳群612的高度不相同。如圖8所示，第 一內(nèi)引腳群611的部分與圖7相同，均是由平臺(tái)部613與連接部614來(lái)形 成沉置的結(jié)構(gòu)；而在第二內(nèi)引腳群612的部分，除了在末端處形成下凹的 近似階梯狀的結(jié)構(gòu)615外，其余也與圖7的第二內(nèi)引腳群612相同。很明 顯地，本實(shí)施例與圖7的差異處，在第二內(nèi)引腳群612的末端會(huì)形成下凹 之近似階梯狀的結(jié)構(gòu)615，而此下凹的近似階梯狀的結(jié)構(gòu)615的末端高度 比第二內(nèi)引腳群612低，因此在進(jìn)行金屬導(dǎo)線(xiàn)640的連接工藝時(shí)，金屬導(dǎo) 線(xiàn)640e會(huì)從芯片500d連接至下凹的近似階梯狀的結(jié)構(gòu)615的末端處，如 此，可以降低金屬導(dǎo)線(xiàn)640e的弧度。由于圖7與圖8的金屬導(dǎo)線(xiàn)連接過(guò) 程均相同，因此不再贅述。
接著，請(qǐng)參照?qǐng)D9，本發(fā)明的多芯片偏移堆棧封裝結(jié)構(gòu)的再一實(shí)施例 的剖面示意圖。圖9與圖8的差異處在于圖9的第二內(nèi)引腳群612的末端 處是形成上凸的近似階梯狀的結(jié)構(gòu)616。很明顯地，此上凸的近似階梯狀 的結(jié)構(gòu)616的末端高度比第二內(nèi)引腳群612高，當(dāng)進(jìn)行金屬導(dǎo)線(xiàn)640的連 接工藝時(shí)，金屬導(dǎo)線(xiàn)640e會(huì)從芯片500d連接至上凸的近似階梯狀的結(jié)構(gòu) 616的末端處，如此，亦可形成多芯片堆棧的封裝結(jié)構(gòu)。由于圖7、圖8 與圖9的金屬導(dǎo)線(xiàn)連接過(guò)程均相同，因此不再贅述。
接著，進(jìn)一步說(shuō)明本發(fā)明的密封劑結(jié)構(gòu)。請(qǐng)參照?qǐng)D7與圖10,本發(fā)明 密封劑的實(shí)施例剖面示意圖。本發(fā)明密封劑70使用造型工藝(molding process)來(lái)形成密封劑，因此注模工藝使用的模具可以隨著多芯片偏移堆 棧結(jié)構(gòu)30或多芯片偏移堆棧結(jié)構(gòu)50的芯片數(shù)量而有不同的形狀。首先， 在圖7中，密封劑70具有頂緣表面710及底緣表面720。由于本發(fā)明的導(dǎo) 線(xiàn)架600的第一內(nèi)引腳群611為具有沉置的結(jié)構(gòu)，此沉置結(jié)構(gòu)由平臺(tái)部613與連接部614所形成，其中平臺(tái)部613的高度與第二內(nèi)引腳群612的高度 相同，因此形成第一內(nèi)引腳群611與第二內(nèi)引腳群612的高度不相同。在 完成封膠工藝后，在第一內(nèi)引腳群611的一側(cè)，密封劑70的頂緣表面710 到平臺(tái)部613的垂直距離(a，)與平臺(tái)部613到密封劑70的底緣表面720 的垂直距離(b')會(huì)相同；而在第二內(nèi)引腳群612的一側(cè)，密封劑70的 頂緣表面710到第二內(nèi)引腳群612的垂直距離(a)與第二內(nèi)引腳群612 到密封劑70的底緣表面720之垂直距離(b)也會(huì)相同。很明顯地，本實(shí) 施例中的密封劑70為一個(gè)對(duì)稱(chēng)形狀，也就是說(shuō)『b:a^b'。在此密封劑的 結(jié)構(gòu)中，當(dāng)多芯片偏移堆棧結(jié)構(gòu)30或多芯片偏移堆棧結(jié)構(gòu)50中的較上面 芯片(例如芯片500a或500b)比導(dǎo)線(xiàn)架的平臺(tái)部613及第二內(nèi)引腳群 612高時(shí)，本發(fā)明可以通過(guò)調(diào)整第一內(nèi)引腳群611所形成的沉置結(jié)構(gòu)的深 度，使得多芯片偏移堆棧結(jié)構(gòu)30或多芯片偏移堆棧結(jié)構(gòu)50最上面芯片(例 如芯片500a)至密封劑70的頂緣表面710的空間與第一內(nèi)引腳群611 所形成的沉置結(jié)構(gòu)至密封劑70的底緣表面720的空間相近，因此在進(jìn)行 封膠工藝時(shí)，可以使得流經(jīng)芯片500a上的模流及流經(jīng)第一內(nèi)引腳群611 之沉置結(jié)構(gòu)下的模流可以得到平衡，以形成本實(shí)施例所揭示的對(duì)稱(chēng)封裝結(jié) 構(gòu)。此外，當(dāng)本實(shí)施例與導(dǎo)線(xiàn)架600的第二內(nèi)引腳群612端部具有下凹的 近似階梯結(jié)構(gòu)615或是上凸的近似階梯結(jié)構(gòu)616時(shí)，亦均可適用本實(shí)施例， 如圖8與圖9。
另外，當(dāng)多芯片偏移堆棧結(jié)構(gòu)最上面的芯片(例如芯片500a)的高 度略低于或略高于平臺(tái)部613及第二內(nèi)引腳群612時(shí)，由于導(dǎo)線(xiàn)架600 的第一內(nèi)引腳群611為沉置結(jié)構(gòu)，因此使得固接于沉置結(jié)構(gòu)上的芯片500a 至密封劑70的頂緣表面710的空間大于第一內(nèi)引腳群611的沉置結(jié)構(gòu)至 密封劑70的底緣表面720的空間；如此，在進(jìn)行封膠工藝時(shí)，會(huì)造成流 經(jīng)芯片500a上的模流及流經(jīng)第一內(nèi)引腳群611的沉置結(jié)構(gòu)下的模流不平 衡，而影響封裝工藝的合格率。因此，本實(shí)施例可以改變注工藝的模具構(gòu) 造，例如將上模具的高度降低，使得多芯片偏移堆棧結(jié)構(gòu)30或多芯片 偏移堆棧結(jié)構(gòu)50最上面芯片(例如芯片500a)至密封劑70的頂緣表面 710的空間與第一內(nèi)引腳群611所形成的沉置結(jié)構(gòu)至密封劑70的底緣表面
720的空間相近，因此在進(jìn)行注模工藝時(shí)，可以使得流經(jīng)芯片500a上的模 流及流經(jīng)第一內(nèi)引腳群611的沉置結(jié)構(gòu)下的模流可以得到平衡。因此，在 完成封膠工藝后，密封劑70的頂緣表面710到平臺(tái)部613的垂直距離(a') 及頂緣表面710到第二內(nèi)引腳群612的垂直距離(a)與平臺(tái)部613至密 封劑70的底緣表面720的垂直距離(b')及第二內(nèi)引腳群612到底緣表 面720的垂直距離(b)不相同，如圖10所示。很明顯地，本實(shí)施例中的 密封劑70為一個(gè)上半部與下半部不對(duì)稱(chēng)的形狀，也就是說(shuō)a=a'; b-b'且a 的距離小等于b的距離。在此要強(qiáng)調(diào)的是，利用模具來(lái)降低密封劑70的 頂緣表面710到平臺(tái)部613的垂直距離(a')及頂緣表面710到第二內(nèi)引 腳群612的垂直距離(a)的目的，除了可以減少封膠材料的用量外，最
重要的是可以達(dá)到注模工藝中的模流平衡。此外，在本發(fā)明中，也可同時(shí) 通過(guò)對(duì)第一內(nèi)引腳群611的沉置結(jié)構(gòu)的高度設(shè)計(jì)來(lái)調(diào)整a: b (或是a':b') 的距離；在本發(fā)明所揭示的實(shí)施例中，當(dāng)a: b (或是a':b')的距離為1: 3時(shí)，可以使得流經(jīng)芯片500a上的模流及流經(jīng)第一內(nèi)引腳群611的沉置結(jié) 構(gòu)下的模流達(dá)到最佳的平衡。當(dāng)本實(shí)施例與導(dǎo)線(xiàn)架600的第二內(nèi)引腳群端 部具有下凹的近似階梯結(jié)構(gòu)615或是上凸的近似階梯結(jié)構(gòu)616時(shí)，亦均可 適用本實(shí)施例，如圖11與圖12所示。
綜上所述，本發(fā)明所提出的芯片結(jié)構(gòu)除了可以是在前段工藝中，就將 芯片上的多個(gè)焊墊設(shè)置于芯片的側(cè)邊之外，還披露包括另一方式，其主要 是通過(guò)適當(dāng)?shù)暮妇€(xiàn)接合區(qū)的規(guī)劃以及重設(shè)置線(xiàn)路層，將第一焊墊與第三焊 墊集中于芯片結(jié)構(gòu)的單一側(cè)邊，使得芯片結(jié)構(gòu)適于通過(guò)焊線(xiàn)接合區(qū)以外的 區(qū)域直接承載其它芯片結(jié)構(gòu)。因此，通過(guò)上述芯片結(jié)構(gòu)堆棧而成的堆棧式 芯片封裝結(jié)構(gòu)，與公知技術(shù)相比較，便能夠具有較薄的厚度，以及具有較 高的封裝集成度。
顯然地，依照上面實(shí)施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在其附加的權(quán)利要求項(xiàng)的范圍內(nèi)加以理解，除了上述詳細(xì)的描述 外，本發(fā)明還可以廣泛地在其它的實(shí)施例中施行。上述僅為本發(fā)明的較佳 實(shí)施例而已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭 示的精神下所完成的等效改變或修飾，均應(yīng)包含在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種堆棧式芯片封裝構(gòu)造，包括導(dǎo)線(xiàn)架，由多個(gè)內(nèi)引腳與多個(gè)外引腳所構(gòu)成，上述內(nèi)引腳包括有多個(gè)平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，上述第一內(nèi)引腳群與第二內(nèi)引腳群的末端以一間隔相對(duì)排列之；多芯片堆棧結(jié)構(gòu)固接于上述第一內(nèi)引腳群上，且上述多芯片堆棧結(jié)構(gòu)通過(guò)多條金屬導(dǎo)線(xiàn)將同一側(cè)邊緣上的金屬焊接點(diǎn)與上述第一內(nèi)引腳群及上述第二內(nèi)引腳群電連接；以及密封劑，包覆上述多芯片堆棧結(jié)構(gòu)及上述多個(gè)內(nèi)引腳并且具有頂緣表面與底緣表面；其特征在于上述第一內(nèi)引腳群具有沉置結(jié)構(gòu)而形成上述第一內(nèi)引腳群的末端位置與上述第二內(nèi)引腳群的末端位置具有不同的垂直高度。
2. —種堆棧式芯片封裝構(gòu)造，包括導(dǎo)線(xiàn)架，由多個(gè)內(nèi)引腳與多個(gè)外引腳所構(gòu)成，上述內(nèi)引腳包括有多個(gè) 平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，上述第一內(nèi)引腳群與第二內(nèi) 引腳群的末端以一 間隔相對(duì)排列之；多芯片堆棧結(jié)構(gòu)固接于上述第一 內(nèi)引腳群上，且上述多芯片堆棧結(jié)構(gòu) 通過(guò)多條金屬導(dǎo)線(xiàn)將同一側(cè)邊緣上的金屬焊接點(diǎn)與上述第一內(nèi)引腳群及上述第二內(nèi)引腳群電連接；以及密封劑，包覆上述多芯片堆棧結(jié)構(gòu)及上述多個(gè)內(nèi)引腳并且具有頂緣表面與底緣表面；其特征在于上述第一內(nèi)引腳群具有沉置結(jié)構(gòu)而形成上述第一內(nèi)引腳群的末端位 置與上述第二內(nèi)引腳群的末端位置具有不同的垂直高度，且上述第二內(nèi)引腳群的末端還具有下凹的近似階梯結(jié)構(gòu)。
3. —種堆棧式芯片封裝構(gòu)造，包括導(dǎo)線(xiàn)架，由多個(gè)內(nèi)引腳與多個(gè)外引腳所構(gòu)成，上述內(nèi)引腳包括有多個(gè)平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，上述第一內(nèi)引腳群與第二內(nèi)引腳群的末端系以一間隔相對(duì)排列之；多芯片堆棧結(jié)構(gòu)固接于上述第一內(nèi)引腳群上，且上述多芯片堆棧結(jié)構(gòu)通過(guò)多條金屬導(dǎo)線(xiàn)將同一側(cè)邊緣上的金屬焊接點(diǎn)與上述第一內(nèi)引腳群及上述第二內(nèi)引腳群電連接；以及密封劑，包覆上述多芯片堆棧結(jié)構(gòu)及上述多個(gè)內(nèi)引腳并且具有頂緣表面與底緣表面；其特征在于上述第一內(nèi)引腳群具有沉置結(jié)構(gòu)而形成上述第一內(nèi)引腳群的末端位置與上述第二內(nèi)引腳群的末端位置具有不同的垂直高度，且上述第二內(nèi)引腳群的末端還具有凸起的近似階梯結(jié)構(gòu)。
4. 根據(jù)權(quán)利要求1所述的封裝構(gòu)造，其特征在于上述多芯片堆棧結(jié)構(gòu)中的每一個(gè)芯片包括芯片本體，具有焊線(xiàn)接合區(qū)域，上述焊線(xiàn)接合區(qū)域設(shè)置于上述芯片本體的側(cè)邊，其中上述芯片本體具有多個(gè)位于上述焊線(xiàn)接合區(qū)域內(nèi)的第一焊墊以及多個(gè)位于上述焊線(xiàn)接合區(qū)域外的第二焊墊；第一保護(hù)層，設(shè)置于上述芯片本體上，其中上述第一保護(hù)層具有多個(gè)第一開(kāi)口，以暴露出上述這些第一焊墊與上述這些第二焊墊；重設(shè)置線(xiàn)路層，設(shè)置于上述第一保護(hù)層上，其中上述重設(shè)置線(xiàn)路層從上述這些第二焊墊延伸至上述焊線(xiàn)接合區(qū)域內(nèi)，而上述重設(shè)置線(xiàn)路層具有多個(gè)位于上述焊線(xiàn)接合區(qū)域內(nèi)的第三焊墊；以及第二保護(hù)層，覆蓋于上述重設(shè)置線(xiàn)路層上，其中上述第二保護(hù)層具有多個(gè)第二開(kāi)口，以暴露出上述這些第一焊墊以及上述這些第三焊墊。
5. —種導(dǎo)線(xiàn)架結(jié)構(gòu)，由多個(gè)內(nèi)引腳與多個(gè)外引腳所構(gòu)成，上述內(nèi)引腳群包括有多個(gè)平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，上述第一內(nèi)引腳群與第二內(nèi)引腳群的末端以一間隔相對(duì)排列之，其特征在于上述第一內(nèi)引腳群具有沉置結(jié)構(gòu)而形成上述第一內(nèi)引腳群的末端位 置與第二內(nèi)引腳群的末端位置具有不同的垂直高度。
6. 根據(jù)權(quán)利要求5所述的導(dǎo)線(xiàn)架結(jié)構(gòu)，其特征在于上述第二內(nèi)引腳 群的末端位置具有凸起的近似階梯結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求5所述的導(dǎo)線(xiàn)架結(jié)構(gòu)，其特征在于上述第二內(nèi)引腳群 的末端位置具有下凹的近似階梯結(jié)構(gòu)。
8. 根據(jù)^C利要求5所述的導(dǎo)線(xiàn)架結(jié)構(gòu)，其特CE在于上述第一內(nèi)引腳群 與上述多個(gè)外引腳之間通過(guò)平臺(tái)部及連接部來(lái)形成上述沉置結(jié)構(gòu)。
9. 根據(jù)權(quán)利要求8所述的導(dǎo)線(xiàn)架結(jié)構(gòu)，其特征在于上述第二內(nèi)引腳群 與上述平臺(tái)部的高度相等。
10. 根據(jù)權(quán)利要求8所述的導(dǎo)線(xiàn)架結(jié)構(gòu)，其特征在于上述連接部可 為斜面或近似垂直面的形狀。
全文摘要
本發(fā)明提供一種堆棧式芯片封裝構(gòu)造，包括導(dǎo)線(xiàn)架，由多個(gè)內(nèi)引腳與多個(gè)外引腳所構(gòu)成，內(nèi)引腳則包括有多個(gè)平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，而第一內(nèi)引腳群與第二內(nèi)引腳群的末端以一間隔相對(duì)排列之，并且第一內(nèi)引腳群具有沉置結(jié)構(gòu)，形成第一內(nèi)引腳群的末端位置與第二內(nèi)引腳群的末端位置具有不同的垂直高度；然后將多芯片堆棧結(jié)構(gòu)固接于第一內(nèi)引腳群上，并通過(guò)多條金屬導(dǎo)線(xiàn)將同一側(cè)邊緣上的金屬焊接點(diǎn)與第一內(nèi)引腳群及第二內(nèi)引腳群電連接；以及使用密封劑來(lái)包覆多芯片堆棧結(jié)構(gòu)及內(nèi)引腳并且具有頂緣表面與底緣表面。
文檔編號(hào)H01L25/00GK101174614SQ200610150398
公開(kāi)日2008年5月7日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2006年11月1日
發(fā)明者杜武昌, 沈更新 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司