專利名稱：超高密度溝槽mosfet雪崩改進(jìn)的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般所涉及的是功率半導(dǎo)體器件的單元結(jié)構(gòu)和制作過程。更細(xì)地說，本發(fā)明將介紹一種新的改進(jìn)的單元結(jié)構(gòu)和一種具有改進(jìn)雪崩能力的溝槽半導(dǎo)體功率器件改進(jìn)的制作方法。
背景技術(shù)：
在一個(gè)半導(dǎo)體器件中形成對(duì)N+源極和在P基體區(qū)域內(nèi)形成的P-阱的鋁金屬接觸的傳統(tǒng)工藝，當(dāng)單元間距縮小時(shí)會(huì)遇到不良金屬覆蓋和不可靠電接觸的技術(shù)困難。當(dāng)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)單元密度增加到每平方英寸兩億個(gè)單元(200M/in2)以上，單元間距縮小到1.8微米甚至更小時(shí)，這種技術(shù)困難特別顯著。對(duì)于單元密度超過每平方英寸兩億個(gè)單元的情形，對(duì)N+源區(qū)和P基體區(qū)域中P-阱兩者的金屬接觸的間隔小于1.0微米，這將引起不良金屬階狀覆蓋以及對(duì)N+和P-基體區(qū)域兩者的高的接觸電阻。器件的性能將受到這些不良接觸的負(fù)面影響，產(chǎn)品的可靠性亦將降低。
圖1中示出的是在一個(gè)底部表面形成有一個(gè)第一類導(dǎo)電的襯底，例如N+襯底，的漏極區(qū)域的半導(dǎo)體襯底15內(nèi)生成的一個(gè)標(biāo)準(zhǔn)的常規(guī)MOSFET單元10。該溝槽MOSFET單元被生成在一個(gè)第一類導(dǎo)電的外延層20，例如一個(gè)較襯底摻雜濃度低的N-外延層，的頂部。在外延層20中生成一個(gè)第二類導(dǎo)電的基體區(qū)域25，例如一個(gè)P-基體區(qū)域，此基體區(qū)域25圍繞著一個(gè)第一類導(dǎo)電的源極區(qū)域30，例如N+源極區(qū)域30。每一個(gè)MOSFET單元還包含一個(gè)安置在一個(gè)被柵極氧化物層40與周圍外延層20絕緣起來的溝槽內(nèi)的N+摻雜的多晶硅柵極35。該MOSFET單元被一個(gè)NSG層45-1和一個(gè)BPSG層45-2從頂部絕緣起來，NSG層45-1和BPSG層45-2有一源極接觸開口，以使一個(gè)由鈦Ti或者Ti/TiN層50組成的源極接觸金屬層50得以接觸源極區(qū)域30。為了減少源極接觸50的歐姆電阻，在源極接觸55下面的這些源極區(qū)域30之間生成一P+摻雜區(qū)，如P阱區(qū)55，以改善電接觸。一個(gè)單金屬接觸層60覆蓋于頂部以水平地接觸N+和P-阱。如圖1中所示的現(xiàn)有工藝MOSFET單元由于單元間距縮小遇到兩個(gè)基本問題。問題之一是對(duì)N+源極和P-基體兩者的接觸面積都減少了，造成高的接觸電阻。另一個(gè)問題是由于接觸高度與開口尺寸的高縱橫比所引起的不良金屬階狀覆蓋。
在專利6,638,826中，Zheng等人披露了一種如圖2中所示的金屬氧化物半導(dǎo)體(MOS)功率器件，它具有自定位的溝槽柵極和一些源極接觸，這些源極接觸有V形凹槽溝槽接觸，以安置單層金屬豎直地接觸源極。為了增強(qiáng)源極接觸，圍繞著V形凹槽溝槽生成一個(gè)P+摻雜區(qū)。即使接觸的臨界尺寸能夠減小而不顯著增加接觸電阻，單一金屬豎直地接觸源極區(qū)域仍然有缺點(diǎn)，即由于單金屬接觸的結(jié)構(gòu)很難進(jìn)一步縮小臨界尺寸。特別是，接觸的臨界尺寸受限制于因單元進(jìn)一步縮小所引起的V形凹槽的深度與寬度比加大，而常常發(fā)生的鋁金屬階狀覆蓋問題。此外，因?yàn)樽远ㄎ唤佑|，無需在溝槽柵極和V形凹槽接觸之間留有足夠的間隔，該P(yáng)+可能接觸溝道區(qū)引起高域值電壓Vth問題。
單元密度高于每平方英寸兩億個(gè)單元(200M/in2)的常規(guī)MOSFET器件的另一局限性是由于意外的觸發(fā)寄生存在于分布于P-基體附近的源極和緊臨近N-外延層的P-基體之間的寄生N+PN二極體而受限制的雪崩電流。對(duì)于直流-直流變換應(yīng)用而言，即使增加雪崩電流是重要的，如圖1和圖2中所示的常規(guī)MOSFET器件仍然受限制于不用金屬階狀覆蓋而避免接通寄生二極體的要求和單元密度增加引起的高Vth問題。因此，對(duì)于諸如MOSFET這樣的半導(dǎo)體器件而言，仍然難于達(dá)到增加單元密度同時(shí)改善雪崩能力的設(shè)計(jì)目標(biāo)。
因此，在半導(dǎo)體器件制作技術(shù)，特別是溝槽MOSFET設(shè)計(jì)與制作中仍需要提供一種新的晶體管結(jié)構(gòu)和制作方法，以解決這些困難和設(shè)計(jì)的局限性。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的就是提供新的和改善的方法以形成更可靠的具有更小的臨界尺寸的源極接觸金屬層，以允許對(duì)更高的單元密度，以及對(duì)用摻雜區(qū)域圍繞源極接觸溝槽以降低基體電阻，這樣一來上面討論過的雪崩能力受限制的技術(shù)困難可以得到解決。
明確地說，本發(fā)明的一個(gè)目的是提供一種新的和改進(jìn)的單元結(jié)構(gòu)和制作方法，先用氧化物刻蝕，接著用硅刻蝕方法開一個(gè)源-體接觸溝槽，以形成一個(gè)源極金屬接觸。隨后，以一個(gè)金屬塞子填充該源-體接觸溝槽，以確保建立可靠的源極接觸。該源-體接觸溝槽進(jìn)而用一摻雜區(qū)域包圍起來，以降低源-體接觸溝槽與溝槽柵極之間的基體電阻，以避免更高的雪崩電流接通寄生的NPN二極體。因此，這種新的和改良的MOSFET結(jié)構(gòu)能夠克服常規(guī)半導(dǎo)體功率器件所遇到的問題和局限性。
本發(fā)明的另一個(gè)方面是以在基體區(qū)域下面生成一個(gè)以用第一類導(dǎo)電雜質(zhì)摻雜的埋設(shè)區(qū)域以引導(dǎo)雪崩電流從埋設(shè)區(qū)域直接到源-基體接觸。漏極至源極的電阻減小了，雪崩能力得到進(jìn)一步增強(qiáng)。
簡而言之，在一個(gè)推薦的方案中，本發(fā)明披露了一種溝槽金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)單元，它包含一個(gè)被源極區(qū)域圍繞著的溝槽柵極，該源極區(qū)域又包含在一個(gè)安置在襯底底表面上的漏極區(qū)域上面的基體區(qū)域內(nèi)。該MOSFET單元進(jìn)而包含一個(gè)側(cè)壁實(shí)際垂直于頂部表面，進(jìn)入源極和基體區(qū)域開的填充以接觸金屬塞的源-基體接觸溝槽。形成了一個(gè)基體摻雜的基體-電阻減小區(qū)將源-基體接觸溝槽包圍起來，以減小源-基體接觸金屬和該溝槽柵極間的基體區(qū)電阻以改進(jìn)雪崩能力。在一個(gè)推薦的方案中，該接觸金屬塞還包含一個(gè)圍繞著一個(gè)作為源-體接觸金屬的鎢芯的Ti/TiN阻擋層。在另一個(gè)推薦的方案中，該MOSFET單元還包含一個(gè)覆蓋該MOSFET單元上面頂部表面的絕緣層，其中，源體接觸溝槽就是穿過此絕緣層開的。而且，該MOSFET單元進(jìn)而還包含一個(gè)安直于頂部表面覆蓋該絕緣層并接觸該接觸金屬塞的電阻減小導(dǎo)電層，這樣，此電阻減小導(dǎo)電層具有較接觸金屬塞頂部表面更大的面積，以減小源-基體電阻。在另一個(gè)推薦的方案中，填充于源-體接觸溝槽中的接觸金屬塞實(shí)際是一個(gè)圓柱形的塞子。在另一個(gè)推薦的方案中，該MOSFET單元還包含一個(gè)安置在電阻減小層頂部的厚的前端金屬層，為打線邦釘封裝和無導(dǎo)線邦釘封裝提供一個(gè)接觸層。在另一個(gè)備用的推薦的方案中，該源-基體接觸溝槽具有階狀的側(cè)壁，以及填充于所述源體接觸溝槽中的所述金屬塞，它包含一個(gè)有較寬頂部接觸面積的，實(shí)際是杯形的塞子。在一個(gè)推薦的方案中，該MOSFET單元還包含一個(gè)安置于基體區(qū)域下面的摻雜的埋設(shè)區(qū)域，以改善該MOSFET器件的雪崩能力和漏極至源極間的電阻。
本發(fā)明進(jìn)一步披露了一種制作溝槽金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)單元的方法，該方法包含一個(gè)以一源極區(qū)域包圍著的溝槽柵極形成所述MOSFET單元的步驟，而上述源極區(qū)域又包含于一個(gè)安置于襯底底表面上的漏極區(qū)域上面的基體區(qū)域之中。該方法還包含一個(gè)用一絕緣層覆蓋該MOSFET單元并用一個(gè)接觸光罩在源極區(qū)域和基體區(qū)域內(nèi)開一個(gè)側(cè)壁實(shí)際垂直于該絕緣層頂部表面的源體接觸溝槽的步驟。該方法還包含一個(gè)在直接接近原-基體接觸溝槽的基體區(qū)域內(nèi)注入基體電阻減小雜質(zhì)，以形成一個(gè)基體-電阻-減小區(qū)域的步驟，以使該MOSFET器件的雪崩能力得以增強(qiáng)。在一個(gè)推薦的方案中，注入基體-電阻-減小-雜質(zhì)的步驟是一個(gè)注入與基體區(qū)域中的雜質(zhì)具有相同導(dǎo)電類型的雜質(zhì)的步驟。在一個(gè)推薦的方案中，形成基體-電阻-減小區(qū)域的步驟還包含一個(gè)圍繞源-基體接觸溝槽的底部形成一個(gè)基體-電阻-減小區(qū)的步驟。在一個(gè)推薦的方案中，形成基體-電阻-減小區(qū)域的步驟還包含一個(gè)直接在源-基體接觸溝槽的底部下面形成一個(gè)基體-電阻-減小區(qū)的步驟。在一個(gè)推薦的方案中，該開源-基體接觸溝槽的步驟還包含一個(gè)開一個(gè)側(cè)壁相對(duì)于襯底頂部表面的垂直方向以一小的傾斜角度的方向收縮的源-基體接觸溝槽的步驟。在一個(gè)推薦的方案中，該方法進(jìn)一步包含一個(gè)用注入源極雜質(zhì)離子在基體區(qū)域下面形成一個(gè)埋設(shè)區(qū)域的步驟，以進(jìn)一步增強(qiáng)雪崩能力。
對(duì)于那些具備本領(lǐng)域一般技能的人而言，在閱讀過在一系列插圖中對(duì)推薦方案的詳細(xì)描述后，無疑將會(huì)非常明了本發(fā)明的一些目標(biāo)與優(yōu)點(diǎn)。


圖1是一個(gè)常規(guī)MOSFET器件的側(cè)剖面圖。
圖2是一個(gè)專利所披露的具有V形凹槽溝槽接觸的溝槽MOSFET器件的剖面圖。
圖3是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些坡狀源-基體接觸溝槽和圍繞溝槽源-基體接觸的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp。
圖4是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些垂直的源-基體接觸溝槽和圍繞溝槽源-基體接觸的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp。
圖5是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些垂直的源-基體接觸溝槽和溝槽原-基體接觸下面的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp。
圖6是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些坡狀源-基體接觸溝槽和圍繞溝槽源-基體接觸的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp，以及此MOSFET器件還包含一個(gè)在基體區(qū)域下埋設(shè)的N+區(qū)域。
圖7是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些垂直的源-基體接觸溝槽和圍繞溝槽源-基體接觸的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp，以及此MOSFET器件還包含一個(gè)在基體區(qū)域下埋設(shè)的N+區(qū)域。
圖8是本發(fā)明的一個(gè)具有改善的源-塞接觸的MOSFET器件的剖面圖，該源-塞接觸是被安置在一些垂直的源-基體接觸溝槽和在溝槽源-基體接觸下面的摻雜區(qū)域中，以減少基體區(qū)域的歐姆電阻Rp，以及此MOSFET器件還包含一個(gè)在基體區(qū)域下埋設(shè)的N+區(qū)域。
圖9A至圖9J是一系列側(cè)剖面圖，用以示出制作如圖3和圖6中所示的半導(dǎo)體溝槽的加工步驟。
圖9G’是一個(gè)側(cè)剖面圖，用以說明傾斜角度的離子注入步驟，以形生成一個(gè)圍繞一具有垂直側(cè)壁的源-基體接觸溝槽的P+摻雜區(qū)。
具體實(shí)施例方式
圖3所示是本發(fā)明的第一個(gè)推薦的方案，其中，一個(gè)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件100承載于形成得有一個(gè)N外延層110的N+襯底105之上。該MOSFET器件100包含一個(gè)溝槽柵極120，它安置在一個(gè)在其壁上形成有一柵極絕緣層115的溝槽中。一個(gè)摻有第二種導(dǎo)電類型雜質(zhì)，例如P-型雜質(zhì)的基體區(qū)域125，伸延于這些溝槽柵極120之間。該P(yáng)-基體區(qū)域125包圍著一個(gè)摻有第一種導(dǎo)電類型雜質(zhì)，例如，N+雜質(zhì)的源區(qū)域130。該源區(qū)域130形成在包圍著那些溝槽柵極125(may be 120)的外延層頂部表面的近處。伸延在溝槽柵極上部的半導(dǎo)體襯底的上表面，基體區(qū)域125與源區(qū)域130分別由一個(gè)未摻雜的硅玻璃(NSG)的與一個(gè)硼磷硅玻璃BPSG的保護(hù)層135和140覆蓋著。
為了改進(jìn)對(duì)源區(qū)域130的源接觸，一個(gè)多重的溝槽源接觸充填著由一個(gè)Ti/TiN阻擋層150圍繞著的鎢塞145。這些接觸溝槽被開得穿過NSG與BPSG保護(hù)層135與140以接觸源區(qū)域130和P-基體125。然后，在上部表面上形成一個(gè)導(dǎo)電層155以接觸溝槽源接觸145與150。接著，把一個(gè)上部接觸層160構(gòu)建在該源接觸層155的上面。該上部接觸層160是用鋁，鋁-Cooper，AlCuSi，或Ni/Ag，Al/NiAu，AlCu/NiAu，或AlCuSi/NiAu形成，以作為有線-幫釘層。構(gòu)成得夾于上部有線-幫釘160層和溝槽源-塞接觸之間的導(dǎo)電層155，通過提供較大些的電接觸面積而可以減小電阻。
請?jiān)賲㈤唸D3，如圖所示，由阻擋層150圍繞著的源-基體溝槽接觸145被開出得相對(duì)于規(guī)則的垂直方向有一定傾斜，以接觸于圍繞著該源-基體溝槽接觸的一個(gè)P+摻雜的區(qū)域128。該P(yáng)+摻雜區(qū)域的形成是要在觸發(fā)寄生的N+PN二極體，即N+源130對(duì)P-基體125和N-外延層110之前以增大雪崩電流。對(duì)于在DC/DC轉(zhuǎn)換器件中的應(yīng)用，高雪崩電流為一重要參量。當(dāng)雪崩電流Iav*Rp等于0.7伏特時(shí)寄生的N+PN二極體就被接通，其中，Iav是雪崩電流，Rp為如圖3所示在N+源區(qū)域之下溝槽柵極120與溝槽源接觸145之間的電阻。為了不觸發(fā)這種寄生的二極體N+PN，通過用如在本方案中實(shí)現(xiàn)的一個(gè)圍繞著溝槽源-基體接觸145的一個(gè)P+摻雜區(qū)域來減小電阻Rp，可以達(dá)到一個(gè)較高的雪崩電流Iav，以獲得在DC/DC轉(zhuǎn)換器件中的更佳性能。正如在以下如圖示構(gòu)成MOSFET的加工步驟將進(jìn)一步說明和討論的那樣，這些有斜坡的溝槽允許通過零度的硼或BF2的離子注入來形成既沿溝槽側(cè)壁又延其底面的重度摻雜的P+摻雜區(qū)域128。該重度摻雜P+區(qū)域128能在Ti/TiN/W源基體接觸145和P-基體之間提供良好的歐姆接觸以減小在N+源區(qū)域130之下的寄生電阻Rp。此方案能使雪崩發(fā)生在溝槽柵極120底面角落附近，且該雪崩電流流過P-基體125，然后被Ti/TiN/W溝槽源-基體接觸145所收集。如以上所討論的被減小了的基體電阻Rp將會(huì)增大雪崩電流而不觸發(fā)在N+源130與P-基體125和N-外延層110之間寄生形成的寄生性N+PN二極體的接通。
圖4所示，乃是另一個(gè)MOSFET器件100’，它與圖3中所示的有相似的器件結(jié)構(gòu)。該MOSFET器件100’也具有一個(gè)被導(dǎo)電阻擋層Ti/TiN150’圍繞著的由鎢組成的源接觸塞145’。其不同之處僅只在于安置該源接觸塞145’溝槽的形狀。其側(cè)壁形成為垂直的側(cè)壁，而不再是圖3中所示的斜坡狀側(cè)壁。正如將在下面關(guān)于加工步驟所要進(jìn)一步討論的，應(yīng)用一個(gè)成角度的離子注入方法來構(gòu)成圍繞著溝槽源-基體接觸145’的高摻雜區(qū)域128。該高度摻雜的P+摻雜區(qū)域128所起的作用和關(guān)于圖3所作的描述相同。由于該P(yáng)+摻雜區(qū)域128的存在，將使基體電阻Rp得以減小而達(dá)到較高雪崩電流Iav，卻不致于意外地觸發(fā)在N+源130對(duì)于P-基體125和N-外延層110之間寄生形成的寄生性N+PN二極體的接通。
圖5所示，是另一個(gè)具有如圖4中所示類似結(jié)構(gòu)的MOSFET器件100″。該MOSFET器件100″也具有一個(gè)被導(dǎo)電層阻擋層Ti/TiN150’圍繞著的由鎢組成的源接觸塞145’，和圖4中所示MOSFET的情況完全相仿。在溝槽源-基體接觸145’的下面形成一個(gè)P+摻雜的區(qū)域128’，以取代圍繞著該溝槽源-基體接觸145’的P+摻雜區(qū)域128。正如以下關(guān)于加工步驟將進(jìn)一步討論的那樣，要應(yīng)用一個(gè)零度離子注入過程來在該溝槽源-基體接觸145的下面構(gòu)成一個(gè)高摻雜的區(qū)域128’。該高度摻雜的P+摻雜區(qū)域128’所起的作用與對(duì)于圖3和圖4所作的描述的情況相同。由于P+摻雜區(qū)域128’的存在，將使基體電阻Rp得以減小而達(dá)到一個(gè)較高的雪崩電流Iav，卻不致于意外地觸發(fā)在N+源130對(duì)于P-基體125和N-外延層110之間寄生形成的寄生性N+PN二極體的接通。
圖6所示為另一個(gè)MOSFET器件100BN，它具有的器件結(jié)構(gòu)與在圖3中所示的MOSFET 100相似。該MOSFET器件100 BN也具有一個(gè)被導(dǎo)電阻擋層Ti/TiN150圍繞著的由鎢構(gòu)成的源接觸塞145。在MOSFET 100和MOSFET 100BN之間僅有的區(qū)別，是N-外延層110中的P-基體區(qū)域125之下一個(gè)埋設(shè)的N+區(qū)域118。該埋設(shè)的N+區(qū)域118能在該P(yáng)-基體區(qū)域125底部上埋設(shè)的N+區(qū)域118附近引發(fā)雪崩，而不是在溝槽柵極120的溝槽底部角落處。該雪崩電流，如圖所示，直接流入到P-基體區(qū)域125并被該Ti/TiN/W溝槽基體-源溝槽接觸145所收集，而不是流經(jīng)那些溝道區(qū)域，這樣就降低了寄生電阻。此外，漏極至源的電阻將會(huì)由于有埋設(shè)的N+區(qū)域118被減小。該減小了的Rds將進(jìn)而減小在漏極和溝道區(qū)域之間的分布電阻。
圖7所示是另一個(gè)MOSFET器件100BN’，它的器件結(jié)構(gòu)與在圖6中所示的MOSFET 100BN的情形相似。僅有的差別，是其用于安置該源接觸塞145’的溝槽的形狀。其側(cè)壁不再是如圖6中所示的斜坡狀側(cè)壁，而是形成垂直的側(cè)壁。和圖4中所示的MOSFET 100’相似，應(yīng)用了一個(gè)有角度的離子注入方法，來構(gòu)成圍繞著溝槽源-基體接觸145’的高摻雜區(qū)域128。該高度P+摻雜區(qū)域128所起的作用，與對(duì)于圖3所作的描述的情況相似。由于在P-基體區(qū)域下面埋設(shè)的N+摻雜區(qū)域的存在，其雪崩電流直接流入P-基體區(qū)域125并由溝槽基體-源接觸溝槽145所收集，而不是流經(jīng)那些溝道區(qū)域，這樣就降低了寄生電阻。漏極至源的電阻與在漏極和那些溝道區(qū)域之間的分布電阻也被減小。
圖8所示為另一個(gè)MOSFET器件100BN″，它具有的器件結(jié)構(gòu)與圖7中所示的MOSFET 100BN’相似。在溝槽源-基體接觸145’的下面形成了一個(gè)P+摻雜區(qū)域128’，取代了那個(gè)圍繞著溝槽源-基體接觸145’的P+摻雜區(qū)域128。正如以下關(guān)于加工步驟將要進(jìn)一步討論的，用了一個(gè)零度離子注入方法來形成在溝槽源-基體接觸145’之下的高摻雜區(qū)域128’。由于在P-基體區(qū)域125下面埋設(shè)的N+摻雜區(qū)域的存在，雪崩電流將直接流入P-基體區(qū)域125并被溝槽基體-源溝槽接觸145所收集，而不流經(jīng)那些溝道區(qū)域，這樣就降低了寄生電阻。漏極至源的電阻與在漏極和那些溝道區(qū)域之間的分布電阻將也被減小。
圖9A至圖9J，是一系列側(cè)向橫截面視圖，用以說明制作如圖3中所示MOSFET器件的加工步驟。在圖9A中，應(yīng)用光刻膠206來在承載于襯底205之上的外延層210中開出一多元溝槽208。在圖9B中，實(shí)現(xiàn)了一個(gè)氧化過程來形成一個(gè)氧化物層215把溝槽的那些壁加以覆蓋。用一種犧牲氧化物把溝槽氧化以除去在開該溝槽的過程中被等離子損壞的硅層。接著，沉積一個(gè)多晶硅層220充填該溝槽，并覆蓋住其上部表面，然后用N+雜質(zhì)進(jìn)行摻質(zhì)。在圖9C中，該多晶硅層220被刻蝕掉，隨著進(jìn)行有P-型雜質(zhì)的P-基體注入。接著，用加溫的方法把P-基體區(qū)域225擴(kuò)散到外延層210中。在圖9D中，施加了一個(gè)源光罩228，繼之進(jìn)行N-型雜質(zhì)的源注入。接著，用加溫方法把該源區(qū)域230擴(kuò)散。在圖9E中，把一個(gè)未摻雜的氧化物(NSG)層235和一個(gè)BPSG層240沉積于該上部表面。在圖9F中，應(yīng)用了一個(gè)接觸光罩242來進(jìn)行接觸刻蝕，應(yīng)用穿過該NSG層和BPSG層的氧化物刻蝕開出接觸開口244，隨著用硅刻蝕再把這些接觸開口242開得進(jìn)而更深些以進(jìn)入到源區(qū)域230和基體區(qū)域225之內(nèi)。這樣，該MOSFET器件便具有了一個(gè)源-基體接觸溝槽244，它有一個(gè)首先用穿過氧化物層，例如BPSG層和NSG層的氧化物刻蝕形成的氧化物溝槽。該源-基體接觸溝槽244，還具有一個(gè)用跟隨于氧化物刻蝕之后的硅刻蝕形成的硅溝槽。該氧化物刻蝕與硅刻蝕可以是干的氧化物與硅的刻蝕，由此，該源-基體接觸溝槽的臨界尺寸(CD)能被較好地控制。為開出這些源-基體接觸溝槽244，可以采用多種不同的刻蝕加工方法。應(yīng)用不同的氣體比值等離子體，對(duì)干的氧化物刻蝕可以是C4F8(或C3F6)/CO/O2/Ar，對(duì)干的硅刻蝕可以是CF4(或HBr)/O2/Cl2，即能得到該接觸溝槽有斜坡的與豎直的不同形狀的接觸溝槽。
在圖9G中，首先完成一個(gè)帶有P+離子的硼或BF2注入228’以形成圍繞著那些溝槽224(Should be 244)的P+摻雜的區(qū)域228。該注入的進(jìn)行是沿著對(duì)于襯底上表面的垂直方向成零度的方向，這是因?yàn)榻佑|溝槽224有斜坡狀的側(cè)壁。為了制作如在圖6中所示的MOSFET器件100BN，進(jìn)行一個(gè)磷離子的高能離子注入218’，以形成在基體區(qū)域225之下N+埋設(shè)的區(qū)域218。在圖9H中，在其上層沉積一個(gè)Ti/TiN層245，隨后通過在上表面形成一個(gè)鎢層250來充填該接觸開口以作為源與基體接觸塞。在圖9I中，進(jìn)行了一個(gè)鎢刻蝕把鎢層250刻蝕掉。在圖9J中，進(jìn)行了一個(gè)Ti/TiN刻蝕以刻蝕掉該Ti/TiN層245。在上部表面上沉積一個(gè)低電阻金屬層255。此低電阻金屬層可以是由Ti/TiN構(gòu)成，以保證建立良好的電接觸。
請?jiān)賲㈤唸D9G’，它是對(duì)于那些具有側(cè)壁開得垂直于襯底上表面的源-基體接觸溝槽的MOSFET器件，用以形成P+摻雜區(qū)域228的各種不同的離子注入方法的說明。一個(gè)相對(duì)于源-基體接觸溝槽244’的側(cè)壁投射得有一偏角的用硼或BF2離子的離子注入228’，用來形成圍繞著源-基體接觸溝槽145’的P+摻雜區(qū)域228，如上面討論的那樣以減小基體電阻Rp。
盡管本發(fā)明是用目前推薦的方案予以描述，但是可以知道，這樣的披露不應(yīng)解釋為是有限制的。那些對(duì)本領(lǐng)域技術(shù)嫻熟的工作者，在讀過以上披露后無疑會(huì)作出多種多樣的修改和替換。因而可以期望，下面附加的權(quán)利要求應(yīng)解釋為涵蓋所有那些屬于本發(fā)明領(lǐng)域并符合本發(fā)明精神實(shí)質(zhì)的替換與修改。
權(quán)利要求
1.一個(gè)溝槽金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)單元，包含一個(gè)由一個(gè)源區(qū)域圍繞的溝槽柵極，該源區(qū)域則處于安置在襯底底面上的漏極區(qū)域之上的基體區(qū)域之中，其中上述的MOSFET單元還包含一個(gè)源-基體接觸溝槽，它開得側(cè)壁伸延于上述的源區(qū)域和基體區(qū)域并實(shí)際上垂直于上表面，且充填以接觸金屬塞；以及一個(gè)具有基體-電阻-減小-雜質(zhì)的基體-電阻-減小區(qū)域，它安置在直接貼近上述源-基體接觸溝槽的上述基體區(qū)域之中，借以增強(qiáng)上述MOSFET單元被形成雪崩能力。
2.在權(quán)利要求1的MOSFET單元之中上述的基體-電阻-減小-雜質(zhì)，是與在上述的基體區(qū)域中摻入的基體雜質(zhì)的導(dǎo)電類型相同的雜質(zhì)。
3.在權(quán)利要求1的MOSFET單元之中上述的基體-電阻-減小區(qū)域進(jìn)而圍繞著上述的源-基體接觸溝槽。
4.在權(quán)利要求1的MOSFET單元之中上述的基體-電阻-減小區(qū)域還進(jìn)而被直接安置在上述源-基體接觸溝槽底部的下面。
5.在權(quán)利要求1的MOSFET單元之中上述的源-基體接觸溝槽的上述的那些側(cè)壁，以相對(duì)于垂直于上述襯底的所述上表面的方向成一個(gè)小的斜角的方向進(jìn)行收斂。
6.權(quán)利要求1的MOSFET單元還包含一個(gè)安置在上述基體區(qū)域之下?lián)揭栽?雜質(zhì)的埋設(shè)的區(qū)域，借以進(jìn)而增強(qiáng)上述的雪崩能力。
7.在權(quán)利要求1的MOSFET單元之中該接觸金屬塞還包含一個(gè)圍繞著作為源-基體接觸金屬的鎢芯的Ti/TiN阻擋層。
8.權(quán)利要求1的MOSFET單元還包含一個(gè)覆蓋著上述MOSFET單元上的上部表面的絕緣層，在該MOSFET單元之中所述的源基體接觸溝槽被開得穿過上述的絕緣層；以及一個(gè)薄的安置在上部表面的電阻-減小導(dǎo)電層，覆蓋著上述的絕緣層并接觸于上述的接觸金屬塞，借以使上述的電阻減小導(dǎo)電層具有較所述接觸金屬塞的上表面更大些的面積來減小源-基體電阻。
9.在權(quán)利要求1的MOSFET單元之中上述的充填于所述源基體接觸溝槽中的接觸金屬塞包含一個(gè)實(shí)際為圓柱形的塞子。
10.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽進(jìn)而包含一個(gè)用穿過覆蓋著上述MOSFET器件上部表面氧化物層的氧化物刻蝕形成的氧化物溝槽。
11.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽進(jìn)而包含一個(gè)以不同的氣體比值，對(duì)氧化物刻蝕為C4F8/CO/O2/Ar，而對(duì)干的硅刻蝕則為CF4/O2/Cl2，的等離子體刻蝕形成的溝槽，以便用一個(gè)小的斜角相對(duì)上述襯底上部表面的垂直方向把上述源-基體接觸溝槽的側(cè)壁伸延到上述襯底之內(nèi)。
12.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽進(jìn)而包含一個(gè)以不同的氣體比值，對(duì)氧化物刻蝕為C3F6/CO/O2/Ar，而對(duì)干的硅刻蝕則為CF4/O2/Cl2，的等離子體刻蝕形成的溝槽，以便用一個(gè)小的斜角相對(duì)所述襯底上部表面的垂直方向把上述源-基體接觸溝槽的所述側(cè)壁伸延到上述襯底之內(nèi)。
13.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽進(jìn)而包含一個(gè)以不同的氣體比值，對(duì)氧化物刻蝕為C4F8/CO/O2/Ar，而對(duì)干的硅刻蝕則為HB2/O2/Cl2，的等離子體刻蝕形成的溝槽，以便用一個(gè)小的斜角相對(duì)上述襯底上部表面的垂直方向把上述源-基體接觸溝槽的所述側(cè)壁伸延到上述襯底之內(nèi)。
14.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽進(jìn)而包含一個(gè)以不同的氣體比值，對(duì)氧化物刻蝕為C3F6/CO/O2/Ar，而對(duì)干的硅刻蝕則為HB2/O2/Cl2，的等離子體刻蝕形成的溝槽，以便用一個(gè)小的斜角相對(duì)所述襯底上部表面的垂直方向把上述源-基體接觸溝槽的所述側(cè)壁伸延到上述襯底之內(nèi)。
15.在權(quán)利要求1的MOSFET單元之中該源基體接觸溝槽還包含一個(gè)用干氧化物和硅刻蝕開出的溝槽，以此使上述源基體接觸溝槽的臨界尺寸(CD)得到較好的控制。
16.在權(quán)利要求1的MOSFET單元之中該源基體接觸塞還接觸于上述源基體接觸溝槽側(cè)壁上的上述的源區(qū)域以及接觸金屬塞通過上述源基體接觸溝槽的底面接觸于上述的基體區(qū)域。
17.在權(quán)利要求1的MOSFET單元之中上述的MOSFET單元還包含一個(gè)N-溝道MOSFET單元。
18.在權(quán)利要求1的MOSFET單元之中上述的MOSFET單元還包含一個(gè)P-溝道MOSFET單元。
19.在權(quán)利要求1的MOSFET單元之中上述的基體-電阻-減小區(qū)域進(jìn)而圍繞著上述的源-基體接觸溝槽，此源-基體接觸溝槽伸延在圍繞著上述源-基體接觸溝槽側(cè)壁與底部的上述基體中的那些體積的上方。
全文摘要
一個(gè)溝槽金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)單元，它具有由一源區(qū)域圍繞著的溝槽柵極，而該源區(qū)域則處于安置在襯底底面的漏極之上的一個(gè)基體區(qū)域之內(nèi)。該MOSFET單元還具有一個(gè)源－基體接觸溝槽，它開得使其側(cè)壁實(shí)際上垂直于上表面而伸延到該源與基體區(qū)域之內(nèi)并充填以接觸金屬塞。形成一個(gè)用基體雜質(zhì)摻雜的基體－電阻減小區(qū)域，以圍繞該源－基體接觸溝槽來減小在該源－基體接觸金屬與溝槽柵極之間的基體－區(qū)域電阻，從而改進(jìn)雪崩能力。
文檔編號(hào)H01L29/78GK1941417SQ20061015301
公開日2007年4月4日 申請日期2006年9月19日 優(yōu)先權(quán)日2005年9月26日
發(fā)明者謝福淵 申請人:謝福淵