專利名稱：高壓側驅動器的半導體結構及其制造方法
技術領域：
本發(fā)明涉及一種半導體，特別涉及一種高壓側驅動器的半導體結構及其制造方法。
背景技術：
對高壓側驅動器而言，基本上，在高壓結(HV junction)上覆蓋過大的導電材料會降低高壓結的擊穿電壓。如圖1A所示，特別是當一凹型的導電電容結構113直接設置于高壓結101的N型深阱(NWD)111上時，靠近凹型(或角落)區(qū)的高壓結101的P型阱區(qū)(PW)S的擊穿電壓(breakdown voltage)會大幅降低。
請參照圖1B，其示出傳統電源供應IC內的一種高壓側驅動器的半導體結構的局部剖面圖。高壓側驅動器的半導體結構包括形成于P型襯底100內的高壓結110，以及形成于P型襯底100上的高壓電容結構120。高壓結110包括一N型深阱(NWD)112以及多個P型阱(PW)114。高壓電容結構120包括一第一金屬層122及兩個分離的第二金屬層124、126。第二金屬層124連接至一低電位，例如0V，而第二金屬層126連接至一高電位+V，例如500V。通過連接金屬130連接至第二金屬層126的N+重離子摻雜區(qū)116形成于P型阱114之間。
為了避免高壓結的擊穿電壓被高壓電容結構內的導體(金屬)降低，高壓電容結構120設置于P型襯底100上遠離高壓結110的一個區(qū)域中，并通過連接金屬130連接至高壓結110。然而，傳統高壓側驅動器的半導體結構具有下列缺點1.需要使用更多芯片空間來分隔地設置高壓結110及高壓電容結構120在P型襯底100上。
2.需要使用額外的連接金屬130以連接高壓結110及高壓電容結構120，因此生產高壓側驅動器需要更多的成本。

發(fā)明內容
有鑒于此，本發(fā)明的目的就是在提供一種整合高壓結與凹型電容結構的高壓側驅動器的半導體結構及其制造方法。借由在襯底內形成具有與襯底實質上相同離子摻雜濃度的半導體區(qū)域，得以增加鄰近電容結構凹區(qū)域的高壓結的擊穿電壓。因此，得以降低芯片面積及制造高壓側驅動器的成本。
根據本發(fā)明的目的，提供一種包括離子摻雜結的高壓側驅動器的半導體結構。離子摻雜結包括一襯底及一深阱。深阱形成于襯底內并具有一第一凹結構。離子摻雜結包括一連接至深阱的第一凹結構的半導體區(qū)域，半導體區(qū)域具有與襯底實質上相同的離子摻雜濃度。
根據本發(fā)明的目的，提供一種高壓側驅動器的半導體結構的制造方法。該方法包括形成一襯底；形成一具有第一凹結構的深阱于襯底內；以及，形成一半導體區(qū)域于襯底內，其中半導體區(qū)域連接至深阱的第一凹結構并具有與襯底實質上相同的離子摻雜濃度。


為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉幾個較佳實施例，并配合附圖作詳細說明，其中圖1A示出形成于高壓結上的一種凹型電容結構的俯視圖；圖1B示出傳統電源供應IC內的一種高壓側驅動器的半導體結構的局部剖面圖；圖2A示出根據本發(fā)明一較佳實施例的電源供應IC內的一種高壓側驅動器的半導體結構的俯視圖；圖2B示出根據本發(fā)明一較佳實施例的電源供應IC內的一種高壓側驅動器的半導體結構沿剖面線A-A’的局部剖面圖；圖3示出圖2B的高壓側驅動器的半導體結構的制造方法流程圖；圖4示出以具有分離圖案的掩模形成圖2B的部分連接深阱區(qū)的離子摻雜工藝的示意圖；圖5示出以掩模形成第2B圖的第一阱、第二阱及鄰近第一凹結構的半導體區(qū)域的離子摻雜工藝的示意圖；以及圖6示出根據本發(fā)明一較佳實施例的高壓側驅動器的半導體結構的仿真電場曲線圖。
圖中主要組件符號說明如下100P型襯底101、110高壓結111、112N型深阱113導電電容結構114P型阱116N+重離子摻雜區(qū)120高壓電容結構122第一金屬層124、126第二金屬層130連接金屬200離子摻雜結202襯底204深阱204a深阱區(qū)206第一阱207第二阱208、209重離子摻雜區(qū)域210氧化層220第一介電層230導電電容結構232第一金屬層234第二介電層236、238第二金屬層240、250接觸點400、500掩模402、502、504分離圖案C1第一凹結構
C2第二凹結構C3第三凹結構E電場SR半導體區(qū)域TA近似三角形區(qū)域具體實施方式
請參照圖2A及圖2B，其示出本發(fā)明一較佳實施例的電源供應IC內的一種高壓側驅動器的半導體結構的俯視圖及局部剖面圖(沿剖面線A-A’)。如圖2B所示，高壓側驅動器的半導體結構包括離子摻雜結(高壓結)200、氧化層210、第一介電層220以及導電電容結構230。氧化層210形成于離子摻雜結200上，第一介電層220形成于氧化層210上，導電電容結構230形成于第一介電層220上。
離子摻雜結200包括襯底202及形成于襯底202內的深阱204。深阱204具有第一凹結構C1，例如圖2A所示的L型角結構。離子摻雜結200還包括連接至深阱204的第一凹結構C1的半導體區(qū)域SR，且半導體區(qū)域SR具有與襯底202實質上相同的離子摻雜濃度。此外，深阱204鄰近離子摻雜結200的表面處包括多個部分彼此連接的深阱區(qū)204a。例如，離子摻雜結200是為一p-n結，襯底202是為一P型襯底且深阱204是為一形成于P型襯底內的N型阱(NW)。
由圖2B可以看出深阱區(qū)204a彼此不完全連接，且襯底202上位于深阱區(qū)204a之間的區(qū)域形成近似三角形區(qū)域TA。借由形成部分連接的深阱區(qū)204a，離子摻雜結200的擊穿電壓可以可借由改變深阱區(qū)204a間的距離d2來加以調整。較佳地，深阱區(qū)204a之間的距離d2大于0um并小于20um。深阱204的摻雜濃度位于1.7E17cm-3到8.3E18cm-3之間，且深阱204的深度D位于2um到10um之間。
此外，離子摻雜結200在每一深阱區(qū)204a內可包括至少一第一阱206，例如P型阱或P型主體(P-body)。這些第一阱206用于增加離子摻雜結200的擊穿電壓，且離子摻雜結200的擊穿電壓取決于第一阱206于深阱區(qū)204a中的形狀及相對位置。第一阱206的摻雜濃度較佳地位于3.3E17cm-3到1E19cm-3之間。
離子摻雜結200還包括一通過接觸點240連接至導電電容結構230的最高電位端H的重離子摻雜區(qū)域208，例如N+區(qū)域；以及一通過接觸點250連接至導電電容結構230的低電位端L的重離子摻雜區(qū)域209，例如P+區(qū)域。離子摻雜深阱204的深度D可根據施加于導電電容結構230的高電壓+V(500～700V)成正比進行調整，以維持離子摻雜結200足夠的擊穿電壓。
如圖2A及圖2B所示，導電電容結構230包括一第一金屬層232、一第二介電層234及兩個第二金屬層236、238。第一金屬層232形成于第一介電層220上并具有對應于第一凹結構C1的第二凹結構C2。第二介電層234形成于第一金屬層232上。第二金屬層236、238分開形成于第二介電層234上。任一第二金屬層236及238具有一對應于第二凹結構C2的第三凹結構C3。
第二金屬層236及第一金屬層232形成一第一電容。第二金屬層238及第一金屬層232形成一第二電容，并與第一電容串連。第二金屬層236連接至高電壓+V且第二金屬層238連接至一低電壓，例如0V。離子摻雜結200的擊穿電壓也取決于第一金屬層232與離子摻雜結200的相對位置或是第一介電層220的厚度。
另外，離子摻雜結200還包括一包圍半導體區(qū)域SR及深阱204的第二阱207，例如P型阱(PW)。借由在深阱204的第一凹結構C1處，也就是鄰近第二凹結構C2及導電電容結構230的第三凹結構C3處形成離子摻雜結200的半導體區(qū)域SR，鄰近凹結構C1的離子摻雜結200的擊穿電壓不會顯著降低。
圖3示出圖2B的高壓側驅動器的半導體結構的制造方法流程圖。請同時參照圖2B及圖3。首先，如步驟300，形成襯底202，例如一P型襯底。接著，如步驟310，在于溫度范圍在1000℃～1200℃之間進行6～12小時的熱驅動工藝(thermal drive-in process)中，在襯底202內以如圖4所示的具有分離圖案402的掩模400形成具有第一凹結構C1的深阱204(例如N型深阱)。由于掩模400的分離圖案402間隔一設定距離d1，于是在鄰近襯底202的上表面處形成具有部分連接的深阱區(qū)204a的深阱204。分離圖案402的距離d1與深阱區(qū)204a間的距離d2成正比。較佳地，深阱區(qū)204a間的距離d2大于0um并小于20um，深阱204的摻雜濃度位于1.7E17cm-3到8.3E18cm-3之間，且深阱204的深度D位于2um到10um之間。
本實施例的高壓側驅動器的第一項特征在于部分分離的深阱區(qū)204a有助于增加襯底202及深阱204的擊穿電壓，因此在后續(xù)工藝中形成于襯底202上的電容結構不會影響或降低襯底202及深阱204的擊穿電壓。
接著，如步驟320，在溫度范圍在900℃～1100℃之間進行2～6小時的熱驅動工藝中，如圖5所示，以掩模500于每一深阱區(qū)204a中形成第一阱206，并于襯底202內形成連接至深阱204的第一凹結構C1的半導體區(qū)域SR，以及形成包圍半導體區(qū)域SR及深阱204的第二阱207。同時，第二阱207及深阱區(qū)204a之間區(qū)域為掩模500的不透光區(qū)域，接著形成具有與襯底202實質上相同的離子摻雜濃度的半導體區(qū)域SR。第一阱206也有助于增加襯底202及深阱204的擊穿電壓，且第一阱206的摻雜濃度位于3.3E17cm-3到1E19cm-3之間。
本實施例的高壓側驅動器的第二項特征，在于具有與襯底202實質上相同的摻雜濃度的半導體區(qū)域SR形成于離子摻雜結200內的深阱204的第一凹結構C1處。因此，鄰近第一凹結構C1處的離子摻雜結200的擊穿電壓不會顯著降低。
然后，如步驟330，在一深阱區(qū)204a內形成用以連接至高電壓+V以及導電電容結構230的最高電位端H的重離子摻雜區(qū)域208，例如N+區(qū)域；以及于第二阱207內形成用以連接至低電壓0V及導電電容結構230的最低電位端L的重離子摻雜區(qū)域209，例如P+型區(qū)域。
接著，如步驟340，形成一氧化層210于具有深阱204(亦即離子摻雜結200)的襯底202上。并如步驟350，形成第一介電層220于該氧化層210上。最后，如步驟360，形成導電電容結構230于第一介電層220上。步驟360包括形成具有第二凹結構C2的第一金屬層232于第一介電層220上，并形成第二介電層234于第一金屬層232上，以及形成兩個分離且分別具有第三凹結構C3的第二金屬層236及238于第二介電層234上。導電電容結構230的最高電位端H及最低電位端L分別通過接觸點240及250連接至重離子摻雜區(qū)域208及209。
請參照圖6，其示出根據本發(fā)明一較佳實施例的高壓側驅動器的半導體結構的仿真電場曲線圖。從圖6中，可清楚看出離子摻雜結200內的電場E非常均勻，表示具有整合凹型電容結構與使用具有部分分離的深阱區(qū)(未示出)的離子摻雜結200的高壓側驅動器仍可達成良好的效能。
本發(fā)明上述實施例所揭露的高壓側驅動器的半導體結構及其制造方法具有下列優(yōu)點1.配置高壓側驅動器半導體結構的芯片面積可以借助整合導電電容結構于高壓結上來加以縮小。
2.本發(fā)明不需要使用現有技術中用以連接導電電容結構及高壓結的連接金屬，因為導電電容結構可以與高壓結整合，借以大幅減少制造高壓側驅動器的成本。
3.高壓結的擊穿電壓，特別是鄰近與高壓結整合的導電電容結構的凹區(qū)域處，不會被導電電容結構所影響，并能使高壓側驅動器達到極佳的效能。
綜上所述，雖然本發(fā)明已以一較佳實施例揭示如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種等效修改和替換。因此，本發(fā)明的保護范圍應當以所附的權利要求書所界定的范圍為準。
權利要求
1.一種高壓側驅動器的半導體結構，包括一離子摻雜結，該離子摻雜結包括一襯底；以及一深阱，形成于所述襯底內，所述深阱具有一第一凹結構；其特征在于，所述離子摻雜結包括一連接至所述深阱的第一凹結構的半導體區(qū)域，并且所述半導體區(qū)域具有與所述襯底實質上相同的離子摻雜濃度。
2.如權利要求1所述的半導體結構，其特征在于，所述深阱包括數個深阱區(qū)，且所述深阱區(qū)是部分連接。
3.如權利要求2所述的半導體結構，其特征在于，所述深阱區(qū)彼此連接的部份位于鄰近所述離子摻雜結的一表面。
4.如權利要求2所述的半導體結構，其特征在于，所述離子摻雜結的擊穿電壓取決于所述深阱區(qū)間的距離。
5.如權利要求2所述的半導體結構，其特征在于，所述深阱區(qū)間的距離大于0um并小于20um。
6.如權利要求2所述的半導體結構，其特征在于，所述離子摻雜結在每一所述深阱區(qū)中還包括至少一第一阱，所述第一阱具有與所述深阱互補的離子摻雜型態(tài)。
7.如權利要求6所述的半導體結構，其特征在于，所述離子摻雜結的擊穿電壓取決于所述第一阱在所述深阱區(qū)中的形狀及相對位置。
8.如權利要求6所述的半導體結構，其特征在于，所述第一阱的離子摻雜濃度位于3.3E17cm-3到1E19cm-3之間。
9.如權利要求1所述的半導體結構，其特征在于，還包括一氧化層，形成于所述離子摻雜結上；以及一導電電容結構，形成于所述氧化層上。
10.如權利要求9所述的半導體結構，其特征在于，所述離子摻雜結還包括一具有與所述深阱相同離子摻雜型態(tài)的重離子摻雜區(qū)，且所述重離子摻雜區(qū)連接至所述導電電容結構的一最高電位端。
11.如權利要求9所述的半導體結構，其特征在于，還包括一形成于所述導電電容結構及所述氧化層間的第一介電層。
12.如權利要求11所述的半導體結構，其特征在于，所述導電電容結構包括一第一金屬層，形成于所述第一介電層上，所述第一金屬層具有一對應于所述第一凹結構的第二凹結構；一第二介電層，形成于所述第一金屬層上；數個分離的第二金屬層，形成于所述第二介電層上，其中一所述第二金屬層連接至一高電壓，另一所述第二金屬層連接至一低電壓，每一所述第二金屬層具有一對應至所述第二凹結構的第三凹結構。
13.如權利要求1所述的半導體結構，其特征在于，所述深阱的深度位于2um到10um之間。
14.如權利要求1所述的半導體結構，其特征在于，所述離子摻雜結還包括一包圍所述半導體區(qū)域及所述深阱的第二阱，且所述第二阱具有與所述深阱互補的離子摻雜型態(tài)。
15.如權利要求1所述的半導體結構，其特征在于，所述第一凹結構是為一L型角結構。
16.如權利要求1所述的半導體結構，其特征在于，所述襯底是為一P型襯底且所述深阱是為一N型深阱。
17.如權利要求1所述的半導體結構，其特征在于，所述深阱的離子摻雜濃度位于1.7E17cm-3到8.3E18cm-3之間。
18.一種高壓側驅動器的半導體結構的制造方法，包括形成一襯底；形成一具有一第一凹結構的深阱于所述襯底內；以及形成一半導體區(qū)域于所述襯底內；其特征在于，所述半導體區(qū)域連接至所述深阱的所述第一凹結構并具有與所述襯底實質上相同的離子摻雜濃度。
19.如權利要求18所述的方法，其特征在于，所述深阱包括數個部分連接的深阱區(qū)。
20.如權利要求19所述的方法，其特征在于，形成所述深阱于所述襯底內的步驟包括以一具有數個分離圖案的掩模形成所述深阱區(qū)。
21.如權利要求20所述的方法，其特征在于，所述分離圖案的距離與所述深阱區(qū)間的距離成正比，并決定所述襯底與所述深阱的擊穿電壓。
22.如權利要求20所述的方法，其特征在于，所述深阱區(qū)間的距離大于0um并小于20um。
23.如權利要求18所述的方法，其特征在于，還包括形成一氧化層于具有所述半導體結構的所述襯底上；以及形成一導電電容結構于所述氧化層上。
24.如權利要求23所述的方法，其特征在于，還包括于所述深阱區(qū)其中的一內形成一具有與所述深阱相同離子摻雜型態(tài)的重離子摻雜區(qū)域，所述重離子摻雜區(qū)域用以連接至所述導電電容結構的一最高電位端。
25.如權利要求23所述的方法，其特征在于，還包括形成一第一介電層于所述氧化層上，其中所述形成一導電電容結構的步驟包括形成一第一金屬層于所述第一介電層上，所述第一金屬層具有一對應于所述第一凹結構的第二凹結構；形成一第二介電層于所述第一金屬層上；以及形成數個第二金屬層于所述第二介電層上，每一所述第二金屬層具有一對應于所述第二凹結構的第三凹結構。
26.如權利要求18所述的方法，其特征在于，所述形成一半導體區(qū)域的步驟還包括在每一所述深阱區(qū)內形成至少一具有與所述深阱互補的離子摻雜型態(tài)的第一阱；以及形成一包圍所述半導體區(qū)域及所述深阱的第二阱。
27.如權利要求26所述的方法，其特征在于，在每一所述深阱區(qū)內形成所述至少一具有與所述深阱互補的離子摻雜型態(tài)的第一阱的步驟包括于溫度范圍在900℃～1100℃之間進行2～6小時的一熱驅動工藝中形成所述第一阱。
28.如權利要求26所述的方法，其特征在于，所述第一阱及所述第二阱的摻雜濃度位于3.3E17cm-3到1E19cm-3之間。
29.如權利要求18所述的方法，其特征在于，所述襯底是為一P型襯底且所述深阱是為一N型深阱。
30.如權利要求18所述的方法，其特征在于，所述第一凹結構是為一L型角結構。
31.如權利要求18所述的方法，其特征在于，所述深阱的摻雜濃度位于1.7E17cm-3到8.3E18cm-3之間。
32.如權利要求18所述的方法，其特征在于，形成所述深阱于所述襯底內的步驟包括于溫度范圍在1000℃～1200℃之間進行6～12小時的一熱驅動工藝中形成所述深阱。
全文摘要
本發(fā)明公開一種包括離子摻雜結的高壓側驅動器的半導體結構。離子摻雜結包括一襯底及一深阱。深阱形成于襯底內并具有一第一凹結構。離子摻雜結包括一連接至該深阱的第一凹結構的半導體區(qū)域，該半導體區(qū)域并具有與該襯底實質上相同的離子摻雜濃度。借此得以增加鄰近電容結構凹區(qū)域的高壓結的擊穿電壓。因此，得以降低芯片面積及制造高壓側驅動器的成本。
文檔編號H01L21/70GK1945833SQ20061015986
公開日2007年4月11日 申請日期2006年10月30日 優(yōu)先權日2006年10月30日
發(fā)明者蔣秋志, 黃志豐 申請人:崇貿科技股份有限公司