專利名稱：具有空氣絕熱單元的可編程電阻材料存儲(chǔ)陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及非易失存儲(chǔ)裝置的領(lǐng)域，其中尤其涉及利用相變化材料的存儲(chǔ)裝置。
背景技術(shù)：
具有可變電阻狀態(tài)的材料已經(jīng)得到廣泛利用，該材料可在短時(shí)間內(nèi)，依據(jù)需求由高電阻值轉(zhuǎn)換為低電阻值。由于兩種相態(tài)均相當(dāng)穩(wěn)定，因此可將該種材料應(yīng)用于存儲(chǔ)相關(guān)的領(lǐng)域，以相態(tài)的轉(zhuǎn)換來(lái)改變電阻值，代表“開啟”或“關(guān)閉”。
相變化存儲(chǔ)材料，已廣泛運(yùn)用于可擦寫光盤之中。這些材料至少具有兩種固態(tài)相，例如包括大致非晶固態(tài)相與大致結(jié)晶固態(tài)相?？刹翆懝獗P利用激光脈沖，改變相態(tài)，并讀取不同相態(tài)的光學(xué)性質(zhì)。
硫?qū)倩锘蚱渌嗨撇牧系南嘧兓鎯?chǔ)材料，也可通過集成電路施以適當(dāng)強(qiáng)度的電流，來(lái)改變相位。大致非晶態(tài)的電阻率高于大致結(jié)晶態(tài)，而此種電阻差異易于檢測(cè)，即可代表不同數(shù)據(jù)內(nèi)容。這種物質(zhì)特性引發(fā)研究動(dòng)機(jī)，希望利用可控制的電阻材料，制作非易失、并且可隨機(jī)讀寫的存儲(chǔ)電路。
非晶態(tài)轉(zhuǎn)換至結(jié)晶態(tài)的過程，通常采用較低的操作電壓。由結(jié)晶態(tài)轉(zhuǎn)換為非晶態(tài)的過程，則通常需要較高的操作電壓；因?yàn)榇诉^程需要一短時(shí)間且高密度的電流脈沖，以熔化或破壞結(jié)晶結(jié)構(gòu)，隨后快速冷卻相變化材料，經(jīng)淬火處理，將至少一部分相變化結(jié)構(gòu)穩(wěn)定為非晶態(tài)。以下將此過程稱為“重置”(reset)。該過程通過重置電流將相變化材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)，而我們希望盡量降低重置電流的強(qiáng)度。欲降低重置電流的強(qiáng)度，可降低存儲(chǔ)單元中的相變化材料器件尺寸，或者降低電極與相變化材料的接觸區(qū)域大小，因此較高的電流密度可以在較小的絕對(duì)電流值穿過相變化材料器件的情況下實(shí)現(xiàn)。
在集成電路結(jié)構(gòu)中制作小孔洞，為此項(xiàng)技術(shù)發(fā)展方向之一；同時(shí)，也采用少量的可編程電阻材料填充該小孔洞。顯示小孔洞發(fā)展的專利包括Ovshinsky，“Multibit Single Cell Memory Element HavingTapered Contact”，美國(guó)專利號(hào)5,687,112，專利授權(quán)日期1997年11月11日；Zahorik等人，“Method of Making Chalcogenide[sic]MemoryDevice”，U.S.Pat.No.5,789,277，專利授權(quán)日期1998年8月4日；Doan等人，“Controllable Ovonic Phase-Change Semiconductor MemoryDevice and Methods of Gabracting the Same，”美國(guó)專利號(hào)6,150,253，專利授權(quán)日期2000年11月21日，以及Reinberg，“ChalcogenideMemory Cell with a Plurality of Chalcogenide Electrodes，”美國(guó)專利號(hào)5,920,788，專利授權(quán)日期1999年7月6日。
公知的相變化存儲(chǔ)器與其結(jié)構(gòu)設(shè)計(jì)上，存有散熱效應(yīng)的問題。一般而言，公知技術(shù)在相變化存儲(chǔ)元件的兩側(cè)采用金屬電極，其中電極的大小約略相等于相變化單元。此種電極可利用金屬的高導(dǎo)熱性質(zhì)，迅速導(dǎo)引熱量散逸。由于相變化由熱能所驅(qū)動(dòng)，因此設(shè)計(jì)上必須利用高電流產(chǎn)生高熱能，以滿足相變化的需求。
一種解決熱流問題的方法，可見于美國(guó)專利號(hào)No.6,815,704，其標(biāo)題為“Self Aligned Air-Gap Thermal Insulation for Nano-scaleInsulated Chalcogenide Electronics(NICE)RAM”，其中公開一種隔絕存儲(chǔ)單元的方法。該結(jié)構(gòu)與制造方法均太過復(fù)雜，以致于無(wú)法在存儲(chǔ)裝置中造成最小電流。
因此必須提供具有小尺寸與低重置電流的存儲(chǔ)單元結(jié)構(gòu)，同時(shí)該結(jié)構(gòu)必須注重散熱問題，而該結(jié)構(gòu)的制造方法又必須符合大型存儲(chǔ)裝置的嚴(yán)格工藝參數(shù)需求。此外，還必須提供一種結(jié)構(gòu)與其制造方法，使其可與同一集成電路上的外圍電路工藝兼容。

發(fā)明內(nèi)容
本發(fā)明的目的之一為提供一種存儲(chǔ)器件，該器件包含第一元件，其為第一電極元件(通常為平面的)，并具有內(nèi)接觸表面。此外，另有一覆蓋層，與第一電極元件之間具有間隔，以及相變化元件，其接觸表面與第一電極接觸表面及覆蓋層相接觸，而該相變化元件的側(cè)向尺寸大小，小于第一與第二電極元件。還有第二電極元件延伸穿過覆蓋層，以與相變化元件產(chǎn)生接觸，以及介質(zhì)材料所構(gòu)成的側(cè)壁，延伸穿過第一電極元件與覆蓋層；如此，相變化元件、第一電極的接觸表面、以及側(cè)壁，即可限定出與相變化元件相鄰的絕熱單元。


圖1A顯示本發(fā)明一實(shí)施例的相變化存儲(chǔ)元件的剖面圖，該相變化元件利用空氣絕熱單元元件。
圖1B顯示如圖1A所示的相變化存儲(chǔ)元件中的電流路徑。
圖2顯示利用圖1A的相變化存儲(chǔ)元件的電路圖。
圖3顯示利用圖1A的相變化存儲(chǔ)元件的存儲(chǔ)陣列。
圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、與圖4H顯示本發(fā)明的一實(shí)施例的制造圖1A的相變化存儲(chǔ)的工藝剖面圖。
主要器件符號(hào)說明10、10a、10b存儲(chǔ)元件12、112襯底14、114、114a下層電極16、145、146區(qū)塊18側(cè)壁20覆蓋層22相變化元件24、124絕熱單元26、126側(cè)壁子
28、128上層電極30、30a、30b、130電極接觸元件31高溫區(qū)域50存儲(chǔ)單元100存儲(chǔ)陣列110起始結(jié)構(gòu)111 a、111b、111c柱體116a、120aSiO2層120電極間介質(zhì)層122、122aGST層123、123a頂部層128、148共同源極線141、142位線143、144字線150、151、152、153存取晶體管具體實(shí)施方式
以下將依據(jù)圖1A至圖4的內(nèi)容，公開本發(fā)明的數(shù)個(gè)實(shí)施例。所公開的實(shí)施例與特征，均應(yīng)理解為范例，而不是以此限制本發(fā)明的范圍；該范圍僅應(yīng)由權(quán)利要求限定。
本發(fā)明關(guān)于存儲(chǔ)元件與存儲(chǔ)單元。公知技術(shù)中，存儲(chǔ)單元為一種可以通過保持電荷或狀態(tài)的方式以記錄單一數(shù)據(jù)位的邏輯電平的電路器件。舉例而言，存儲(chǔ)單元的陣列可作為計(jì)算機(jī)的隨機(jī)存取存儲(chǔ)器。某些存儲(chǔ)器件的操作，利用保持電荷或是狀態(tài)。公知的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元中，采用例如電容以代表單元的邏輯電平，其中完全充電的狀態(tài)代表邏輯1或高電平狀態(tài)，完全放電則代表邏輯0或低電平狀態(tài)。
圖1A概略顯示根據(jù)本發(fā)明的一種實(shí)施例的存儲(chǔ)元件10示意圖。為清楚顯示內(nèi)容，此處存儲(chǔ)元件10僅為單一單元。實(shí)際運(yùn)用上，各元件均為存儲(chǔ)單元的一部分，其也作為較大存儲(chǔ)陣列的一部分，以下將示出。首先，必須先討論存儲(chǔ)元件的結(jié)構(gòu)，稍后再敘述其制造過程。
存儲(chǔ)元件形成于襯底12之上，優(yōu)選實(shí)施例中采用二氧化硅等介質(zhì)填充材料。下層電極14形成于氧化層之中，優(yōu)選實(shí)施例中采用鎢等頑固金屬材料。其它適合作為頑固金屬的材料包括Ti、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、與Ru。電極14可作為字線，與存儲(chǔ)陣列中一定數(shù)量的存儲(chǔ)元件相連接，同時(shí)此優(yōu)選實(shí)施例中，字線由多晶硅所形成。此存儲(chǔ)元件利用區(qū)塊16與其它元件分離，其由襯底向上延伸，直至存儲(chǔ)元件的頂部。上述區(qū)塊可采用適當(dāng)?shù)牡徒殡姵?shù)材料，例如公知技術(shù)采用的二氧化硅、氮氧化硅、氮化硅、或Al2O3等。
前述區(qū)塊的內(nèi)部側(cè)壁18用介質(zhì)填充材料形成，其由下層電極14的表面，向上延伸至區(qū)塊的頂部，由此限定存儲(chǔ)元件的中心部分。該中心部分包含相變化元件22，其與下層電極14相接觸，同時(shí)具有覆蓋層20與側(cè)壁子26。
相變化器件22的存儲(chǔ)單元實(shí)施例包含電阻性隨機(jī)存取存儲(chǔ)材料，而該種材料還包括硫?qū)倩锱c其它材料。硫?qū)倩锟赡馨?O)、硫(S)、硒(Se)、碲(Te)等四種元素，為元素周期表第六族的一部分。硫?qū)倩锇蜃逶氐幕衔?，以及一種正電性較強(qiáng)的元素或化合物基(radical)；硫?qū)倩锖辖饎t包含硫族元素與其它元素的組合，例如過渡金屬。硫?qū)倩锖辖鹜ǔ０环N以上的元素周期表第六族元素，例如鍺(Ge)和錫(Sn)。通常，硫?qū)倩锖辖鹬邪环N以上的銻(Sb)、鎵(Ga)、銦(In)、與銀(Ag)元素。文獻(xiàn)中已有許多種類的相變化存儲(chǔ)材料，例如下列合金Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te、以及Te/Ge/Sb/S。Ge/Sb/Te的合金族中，許多合金組合均可作為相變化存儲(chǔ)材料，此類組合可特定為TeaGebSb100-(a+b)。已有研究人員指出，效能最佳的合金，其沉積材料中的Te平均濃度均低于70％，通常低于60％，而其范圍多為23％至58％之間，最佳濃度又為48％至58％的Te。Ge的濃度則為5％以上，范圍約為8％至30％之間，通常低于50％。最佳實(shí)施例中，Ge的濃度范圍約為8％至40％。此組成中，最后一項(xiàng)主要組成元素為Sb。上述百分比，指原子百分比，而總原子百分比100％即為組成元素的總和。(Ovshinsky’112 patent，columns 10-11)。另一研究人員所評(píng)估的特定合金包含Ge2Sb2Te5、GeSb2Te4、與GeSb4Te7(Noboru Tamada，“Potential of Ge-Sb-Te Phase-Change Optical Disks forHigh-Data-Rate-Recording”，SPIE v.3109，pp.28-37(1997))。更為普遍地，過渡金屬，例如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)，與上述元素的合金，均可能與Ge/Sb/Te組成相變化合金，并使其具備程序可程序電阻的性質(zhì)?？勺鳛榇鎯?chǔ)材料的特定范例，見于Ovshinsky’112 11-13欄，此處所陳述的范例即為參考上述文獻(xiàn)所作的組合。
相變化合金可在通常為非晶固態(tài)相的第一結(jié)構(gòu)與通常為結(jié)晶固態(tài)相的第二結(jié)構(gòu)之間來(lái)回轉(zhuǎn)換，而此種轉(zhuǎn)換在存儲(chǔ)單元中的活性通道內(nèi)進(jìn)行。這些合金至少具有兩種穩(wěn)定態(tài)?！胺蔷А敝赶啾葐尉Ф裕^無(wú)固定晶向的結(jié)構(gòu)，例如比結(jié)晶相具有更高的電阻率等特性?！敖Y(jié)晶”則指相對(duì)于非晶結(jié)構(gòu)而言，較有固定晶向的結(jié)構(gòu)，例如較非晶相具有更低的電阻率等特性。通常而言，可在完全非晶態(tài)與完全結(jié)晶態(tài)之間，利用電流變換相變化材料的相態(tài)。非晶態(tài)與結(jié)晶態(tài)轉(zhuǎn)換所影響的其它材料性質(zhì)，還包括原子排列、自由電子密度、與活化能。此種材料可轉(zhuǎn)換為兩種相異的固態(tài)相，也可轉(zhuǎn)換為兩種固態(tài)相的組合，因此可在完整非晶相與完整結(jié)晶相之間，形成灰色地帶，材料的電性也將隨之變化。
相變化合金可利用電脈沖改變相態(tài)。從過去觀察，得知時(shí)間較短、振幅較大的脈沖，更傾向?qū)⑾嘧兓牧限D(zhuǎn)為大致非晶態(tài)。而時(shí)間長(zhǎng)、振幅較低的脈沖，則易將相變化材料轉(zhuǎn)為大致結(jié)晶態(tài)。時(shí)間短且振幅高的脈沖，能量較高，足以破壞結(jié)晶態(tài)的鍵結(jié)，同時(shí)縮短時(shí)間，可防止原子重新排列為結(jié)晶態(tài)。無(wú)須大量實(shí)驗(yàn)，即可獲得適當(dāng)?shù)拿}沖參數(shù)，以應(yīng)用于特定的相變化合金。以下公開的內(nèi)容中，相變化材料指GST，同時(shí)應(yīng)理解為其它相變化材料也可適用。另外Ge2Sb2Te5金屬，為PCRAM器件制作材料的一種實(shí)施例。
本發(fā)明的其它實(shí)施例中，還可采用他可編程的電阻存儲(chǔ)材料，包括布植N2的GST、GexSby、或其它利用晶相變化決定電阻的材料；也可采用PrxCayMnO3、PrSrMnO、ZrOx、或其它以電脈沖改變電阻的材料，例如四氰代二甲基苯醌(7，7，8，8-tetracyanoquinodimethane，TCNQ)、甲烷富勒烯(methanofullerene 6)、6苯基C61丁酸甲酯(6-phenyl C61-butyric acid methyl ester，PCBM)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、TCNQ摻雜其它金屬、或其它具有雙重或多種穩(wěn)定電阻狀態(tài)，并可由電脈沖控制的高分子材料。
下列簡(jiǎn)短說明四種電阻存儲(chǔ)材料。硫?qū)倩锊牧螱exSbyTez，其中x∶y∶z＝2∶2∶5，其它組成為x0～5、y0～5、z0～10。GeSbTe另?yè)诫s如N-、Si-、Ti-等元素或添加其它元素。
前述硫?qū)倩镏谱鞣椒ǖ囊环N實(shí)施例，是以物理氣相沉積(PVD)濺鍍或磁控濺鍍法，采用Ar、N2、和/或He等作為反應(yīng)氣體，硫?qū)倩飰毫?mtorr～100mtorr。此沉積步驟通常在室溫下完成?？刹捎蒙顚挶?～5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，也可同時(shí)結(jié)合DC偏壓與準(zhǔn)直儀的使用。
有時(shí)需要在真空或N2環(huán)境中進(jìn)行沉積后的退火處理，以提升硫?qū)倩锊牧系慕Y(jié)晶狀態(tài)。退火溫度的通常范圍為100℃至400℃，退火時(shí)間則低于30分鐘。
硫?qū)倩锊牧系暮穸纫罁?jù)單元結(jié)構(gòu)的設(shè)計(jì)有所不同。通常而言，硫?qū)倩锊牧系暮穸热舾哂?nm，則可具有相變化的特性，如此材料即有兩種以上具有穩(wěn)定電阻的相態(tài)。
第二種制作存儲(chǔ)材料的實(shí)施例為采用巨磁阻材料，例如PrxCayMnO3，其中x∶y＝0.5∶0.5、或其它組成x0～1，y0～1，也可采用包含Mn氧化物的其它巨磁阻材料。
前述巨磁電阻材料制作方法的一種實(shí)施例，是利用PVD濺鍍或磁控濺鍍法，采用Ar、N2、和/或He等作為反應(yīng)氣體，壓力為1mTorr～100mTorr。沉積溫度范圍可為室溫至600℃，會(huì)依據(jù)沉積后工藝而有不同?？刹捎蒙顚挶?～5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，也可同時(shí)結(jié)合使用DC偏壓與準(zhǔn)直儀。同時(shí)，也可能施加幾十高斯至10,000高斯的磁場(chǎng)，以增進(jìn)磁結(jié)晶態(tài)的排列。
有時(shí)需要在真空、N2或N2/O2混合的環(huán)境中進(jìn)行沉積后的退火處理，以提升CMR材料的結(jié)晶狀態(tài)。退火溫度的通常范圍為400℃至600℃，退火時(shí)間則低于2小時(shí)。
CMR材料的厚度依據(jù)單元結(jié)構(gòu)的設(shè)計(jì)而有不同，其核心材料的厚度可為10nm至200nm。一般常采用YBCO(YBaCuO3，一種高溫超導(dǎo)材料)緩沖層，以增進(jìn)CMR材料的結(jié)晶性質(zhì)。YBCO先于CMR材料而沉積，其厚度范圍約為30nm至200nm。
第三種制作存儲(chǔ)材料的實(shí)施例為利用二元素化合物，例如NixOy；TixOy；AlxOy；WxOy；ZnxOy；ZrxOy；CuxOy；等，其中x∶y＝0.5∶0.5，或其它組成x0～1，y0～1。前述二元素化合物存儲(chǔ)材料制作方法的一種實(shí)施例，為利用PVD濺鍍或磁控濺鍍法，采用Ar、N2、和/或He等作為反應(yīng)氣體，壓力為1mTorr～100mTorr，以金屬氧化物作為鈀材，諸如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等。此一沉積步驟通常在室溫下完成?？刹捎蒙顚挶?～5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，也可同時(shí)結(jié)合使用DC偏壓與準(zhǔn)直儀。
有時(shí)需要在真空、N2或N2/O2混合的環(huán)境中進(jìn)行沉積后的退火處理，以促進(jìn)金屬氧化物中的氧分子擴(kuò)散。退火溫度的通常范圍為400℃至600℃，退火時(shí)間則低于2小時(shí)。
另一種制作二元素化合物存儲(chǔ)材料的實(shí)施例，為利用PVD濺鍍或磁控濺鍍法，采用Ar/O2、Ar/N2/O2、和/或純O2、He/O2、He/N2/O2等作為反應(yīng)氣體，壓力為1mTorr～100mTorr，以金屬氧化物作為鈀材，諸如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉積步驟通常在室溫下完成?？刹捎蒙顚挶?～5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，也可同時(shí)結(jié)合使用DC偏壓與準(zhǔn)直儀。
有時(shí)需要在真空、N2或N2/O2混合的環(huán)境中進(jìn)行沉積后的退火處理，以促進(jìn)金屬氧化物中的氧分子擴(kuò)散。退火溫度的通常范圍為400℃至600℃，退火時(shí)間則低于2小時(shí)。
還有一種制作二元素化合物存儲(chǔ)材料的實(shí)施例，其為利用高溫爐或RTP等高溫氧化系統(tǒng)。溫度范圍約為200C至700C，以純O2或O2/N2混合氣體，在幾個(gè)mTorr至1atm的壓力下進(jìn)行反應(yīng)。時(shí)間的范圍可為幾分鐘至幾個(gè)小時(shí)。另一氧化方法為等離子氧化。以RF或DC來(lái)源的等離子，以純O2、Ar/O2或Ar/N2/O2混和氣體，在1mnTorr至100mTorr的壓力下，氧化Ni、Ti、Al、W、Zn、Zr、或Cu等金屬表面。氧化時(shí)間的范圍則可為幾秒鐘至幾分鐘。氧化溫度的范圍，為室溫至300℃，依據(jù)等離子氧化的程度而有所不同。
第四種制作存儲(chǔ)材料的方式為采用高分子材料，其中包含TCNQ摻雜Cu、C60、Ag等、或PCBM-TCNQ混合高分子。前述高分子存儲(chǔ)材料的一種制作方法為利用熱蒸鍍、電子束蒸鍍、或分子束外延(MBE)系統(tǒng)。固態(tài)TCNQ與摻雜物質(zhì)共同在單一反應(yīng)箱中蒸發(fā)。固態(tài)的TCNQ與摻雜物質(zhì)置放于鎢舟、鉭舟、或陶瓷舟之中。可施加高電流或電子束以熔化來(lái)源，才可將材料混和，并沉積在晶圓片之上。其中無(wú)高活性的化學(xué)成分或氣體。沉積的壓力約為10-4Torr至10-10Torr，晶圓片溫度范圍則為室溫至200℃。
沉積后，有時(shí)需要在真空或N2環(huán)境中進(jìn)行退火，以增進(jìn)高分子材料的組成分布。退火溫度范圍約為室溫至300℃，退火時(shí)間則低于1小時(shí)。
另一種制作前述高分子存儲(chǔ)材料的實(shí)施例，為利用旋涂?jī)x，以摻雜的TCNQ溶液，在1000rpm以下的旋轉(zhuǎn)速度旋鍍。旋鍍后，靜置晶圓片(通常置于室溫至200℃的溫度范圍內(nèi))，等待固態(tài)相的形成。等待的時(shí)間范圍可由幾分鐘至幾天，依據(jù)溫度與形成條件而有所不同。
本發(fā)明的優(yōu)選實(shí)施例采用相變化存儲(chǔ)材料，但仍應(yīng)理解為上述任何可編程的電阻材料均可作為有效的存儲(chǔ)材料。
覆蓋層20由相變化器件的表面向上延伸，填充存儲(chǔ)元件的中心部分，而此覆蓋層由二氧化硅等低介電常數(shù)的介質(zhì)填充材料制成。此外，覆蓋層可能包含由Si、Ti、Al、Ta、N、O、與C的組合中，所選擇的一種以上材料。側(cè)壁子元件26位于覆蓋層之上，向上延伸至區(qū)塊16，優(yōu)選實(shí)施例中采用SiN或類似的材料。其它可作為介質(zhì)填充材料的物質(zhì)包含摻雜氟的硅化玻璃(FSG)、磷硼硅玻璃(BPSG)、或磷硅玻璃(PSG)。由上述公知技術(shù)，得知選擇材料的首要條件，為著重材料于蝕刻工藝中的蝕刻相對(duì)選擇性，稍后將加以說明。
中央通道完全穿過覆蓋層20、側(cè)壁子元件26、與上層電極28，形成頂部，同時(shí)穿過存儲(chǔ)元件10(包含接觸元件30)，其向下延伸并占據(jù)整個(gè)中央通道，以之與相變化元件22發(fā)生電接觸。優(yōu)選實(shí)施例中，上層電極采用TiN或TaN。此外，電極可能為TiAIN或TaAIN，也可能為由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、與Ru的組合中所選擇的一個(gè)以上的元素。
相變化元件22并未占據(jù)下層電極14與覆蓋層20之間的所有空間，反而是絕熱單元24在空間的中心處，包圍相變化元件，并在優(yōu)選實(shí)施例中包含空氣。相比于所有公知的介質(zhì)材料，空氣提供最低的導(dǎo)熱率，同時(shí)該空氣單元為相變化元件提供優(yōu)選的絕熱效能。
實(shí)際操作時(shí)，電流由下層電極14穿過存儲(chǔ)元件，進(jìn)入相變化元件22，再穿出接觸元件30與上層電極28。當(dāng)然，電流方向可能因?yàn)樵缀涡螤疃兴淖儯绢I(lǐng)域的技術(shù)人員應(yīng)能理解。任一情況下，相變化材料均依據(jù)電流產(chǎn)生的焦耳熱能，使GST材料中心的溫度提升。若溫度超過相變化所需的溫度，即會(huì)有部分的相變化材料開始改變相態(tài)。相變化材料的溫度將決定其產(chǎn)生的效應(yīng)，因此必須獲得適當(dāng)?shù)碾娏?，以造成所需的結(jié)果—即在GST材料中形成非晶態(tài)或結(jié)晶態(tài)。若必須讀取元件的狀態(tài)，則可能利用低電流作為感測(cè)之用。讀取的操作不會(huì)對(duì)結(jié)構(gòu)造成影響，因?yàn)榇瞬僮魇乖囟缺３衷诘陀谙嘧兓呐R界溫度。
絕熱單元24用以將熱量保存在相變化元件中；此動(dòng)作具有幾項(xiàng)正面功用第一，可預(yù)防熱量散逸在相變化元件之外，由此減低相變化所需的總能量，也可依次減低“設(shè)置”或“重置”的作用電流。同時(shí)，保存在相變化元件中的熱量可減低傳導(dǎo)至其它存儲(chǔ)陣列的熱量，即可延長(zhǎng)器件的壽命。若集成電路中存有大量的存儲(chǔ)元件(例如1GB的存儲(chǔ)裝置中，至少即具有80億個(gè)器件)，此種降低熱能散逸的設(shè)計(jì)效果即會(huì)相當(dāng)可觀。相變化元件的效率，另可由接觸元件30的小面積接觸區(qū)域改善。小面積接觸區(qū)域?qū)㈦娏骷?，由此即可提高電流密度，使鄰近接觸區(qū)域的溫度升高。此效應(yīng)的詳細(xì)內(nèi)容可見于圖1B，其中箭頭Iin由電極14(未顯示)進(jìn)入，并具有相對(duì)均勻的電流密度，但與接觸元件30在接觸點(diǎn)集中接觸，制造高溫區(qū)域31，即可選擇適當(dāng)?shù)碾娏鳎斐稍搮^(qū)域的相變化。此設(shè)計(jì)可減低存儲(chǔ)元件的電流消耗。
如上述，存儲(chǔ)單元包含存儲(chǔ)元件10，而存儲(chǔ)單元又為存儲(chǔ)陣列的一部分。存儲(chǔ)單元由存儲(chǔ)元件存取電路以及適當(dāng)?shù)倪B接線所組成。存取電路可為單一晶體管或多個(gè)晶體管，并利用公知技術(shù)配置。晶體管電路并未顯示于其中，但舉例而言，其可置于存儲(chǔ)元件10之下的集成電路中。連接線通常包含字線與位線的陣列；就此而言，上方電極28可作為位線，而下方電極14則可作為字線。
優(yōu)選實(shí)施例中，單元的總寬度(由一區(qū)塊的中心線至另一連接區(qū)域的區(qū)塊中心線的范圍)約為100至500nm，最佳實(shí)施例則為300nm。相變化元件22的寬度約為10至50nm，最佳實(shí)施例則為20nm，而其厚度則約為5至50nm，最佳實(shí)施例為25nm，其由相變化元件的底部至側(cè)壁18為止測(cè)量。
圖2顯示存儲(chǔ)單元50中的存儲(chǔ)元件10a與10b，其依序?yàn)榇鎯?chǔ)陣列100的部分。應(yīng)該理解，圖2中所顯示的陣列結(jié)構(gòu)也可為其它構(gòu)造。圖2中，共同源極線148、字線143與字線144以通常的Y軸平行方向排列，位線141與142以通常的X軸方向平行排列。因此，區(qū)塊145中的Y解碼器與字線驅(qū)動(dòng)器會(huì)與字線143和144連接。區(qū)塊146中的X解碼器與一組感應(yīng)放大器會(huì)與位線141和142連接。共同源極導(dǎo)線128與存取晶體管150、151、152、和153的源極終端連接，存取晶體管150的柵極與字線143連接、存取晶體管151與字線144連接。存取晶體管152的存取柵極與字線143連接；存取晶體管153的柵極與字線144連接。存取晶體管的源極150與相變化存儲(chǔ)元件10a的電極元件14連接，而其又進(jìn)而與電極28連接(未顯示于圖中)。同樣地，晶體管151的源極與相變化存儲(chǔ)元件10b的電極14連接，其又進(jìn)而與電極30連接。電極30與位線141連接，存取晶體管152與153與位線142上相對(duì)應(yīng)的存儲(chǔ)單元連接?？梢暈楣餐礃O線128由兩排存儲(chǔ)單元所共享，其中一排如圖示般以Y方向排列。圖3顯示部分的存儲(chǔ)陣列100，其中包含存儲(chǔ)元件10a與10b。如所示，存儲(chǔ)元件相連順序形成于集成電路中，并以區(qū)塊16作為區(qū)隔。本發(fā)明的一種實(shí)施例中，存儲(chǔ)元件以方形陣列排列，其上層電極28在平行表面的方向上跨過多個(gè)元件，同時(shí)下層電極14在垂直表面的方向跨過多個(gè)元件，而其分別具有位線與字線的功能。上層電極28對(duì)應(yīng)存儲(chǔ)元件10a/10b具有接觸元件30a/30b。各存儲(chǔ)元件包含上述所有的個(gè)別器件，故此處不再重復(fù)。
圖4A顯示依據(jù)本發(fā)明一實(shí)施例的制造存儲(chǔ)元件的第一步驟的剖面圖。其中顯示起始結(jié)構(gòu)110，其包含襯底介質(zhì)層112、下層電極層114、與GST層122、電極間介質(zhì)層120、與SiN構(gòu)成的頂部層123。圖4B顯示形成柱狀圖案化的步驟，其中多層結(jié)構(gòu)110轉(zhuǎn)換為系列柱體111a、111b、與111c，而柱體又分別包含相變化層122、電極間介質(zhì)層或覆蓋層120、以及頂部層123。圖中，各個(gè)柱體器件均標(biāo)有適當(dāng)?shù)母睒?biāo)，如122a。圖案化步驟以公知技術(shù)進(jìn)行，優(yōu)選實(shí)施例利用光阻薄膜進(jìn)行平板印刷工藝，隨后以光掩?；蛑虚g掩模(reticle)印上圖案，將圖案暴露于可見光或其它電磁輻射中，再蝕刻材料層。優(yōu)選實(shí)施例采用各向異性干蝕刻，其可利用判別抵達(dá)下層電極的光學(xué)裝置來(lái)控制。
應(yīng)注意，本發(fā)明在此處與稍后的附圖中，均僅標(biāo)示柱體左邊的器件、通常器件、與其它步驟中特別討論的器件。同時(shí)，圖中僅顯示單一存儲(chǔ)元件的形成過程，然而本領(lǐng)域的技術(shù)人員將可輕易了解上述存儲(chǔ)元件的形成同時(shí)在整個(gè)集成電路模(die)上完成。
在隨后的步驟中開始形成空氣單元，其結(jié)果顯示于圖4C中。圖4B的結(jié)構(gòu)對(duì)應(yīng)干蝕刻，其對(duì)GST材料具有蝕刻選擇性；此步驟相對(duì)于上方電極間介質(zhì)層120，對(duì)GST進(jìn)行側(cè)削，以形成絕熱單元區(qū)域124。通過仔細(xì)選擇蝕刻化學(xué)品與控制工藝，即可獲得所需的側(cè)削程度、空氣單元大小、以及剩余的GST材料。
于此，干蝕刻化學(xué)品可包含Cl2、BCl3、或HBr；無(wú)論單獨(dú)使用或其組合均可，也可同時(shí)使用與Ar、O2、CF4的組合。本方法可利用反應(yīng)離子蝕刻技術(shù)，利用公知的終端檢測(cè)系統(tǒng)進(jìn)行控制。該控制技術(shù)可檢測(cè)過度蝕刻，允許10-50％的過度蝕刻，或于設(shè)計(jì)蝕刻工藝時(shí)設(shè)定上述參數(shù)。
然后如圖4D，形成側(cè)壁；首先沉積一層介質(zhì)填充材料于圖4C的結(jié)構(gòu)上，以在柱體111的側(cè)壁上制造沉積薄膜；此步驟的優(yōu)選實(shí)施例采用化學(xué)氣相沉積(CVD)與等離子輔助化學(xué)氣相沉積(PECVD)。隨后的蝕刻步驟由柱體底部之間去除材料，分隔沉積薄膜并限定側(cè)壁118。后續(xù)的蝕刻步驟，將電極層分隔為如電極114a的電極元件，其優(yōu)選實(shí)施例采用干的、各向異性、并對(duì)電極層114具有選擇性的蝕刻工藝。
優(yōu)選實(shí)施例中，上述三項(xiàng)蝕刻步驟包括首先蝕刻氧化側(cè)壁子，其優(yōu)選實(shí)施例采用CF4、C4F8、CHF3、或C4F6、或其相類物的組合、或其與Ar、O2、N2的組合，并利用具有終端控制的RIE進(jìn)行。此一步驟對(duì)下層TiN層具有選擇性。對(duì)TiN層進(jìn)行的第二蝕刻步驟，優(yōu)選實(shí)施例采用Cl2、BCl3、或其相類物的組合、或其與Ar、O2、N2的組合，并同樣利用具有終端控制的RIE進(jìn)行。
參照?qǐng)D4E，各個(gè)存儲(chǔ)元件間的區(qū)塊以下列方式制作。沉積前述的適當(dāng)介質(zhì)材料116a至柱間區(qū)域中，以填充該空曠區(qū)域。優(yōu)選實(shí)施例為將該空曠區(qū)域完全填充，同時(shí)利用化學(xué)機(jī)械研磨(CMP)等平整化工藝，將區(qū)塊的尺寸調(diào)整至所需大小。
圖4F圖顯示下一步驟的結(jié)果，其去除頂部層123a的剩余部分。優(yōu)選實(shí)施例中，該頂部層由SiN所構(gòu)成，因此優(yōu)選的蝕刻方式為以H3PO4進(jìn)行濕蝕刻，由此對(duì)SiO2層120a與116a產(chǎn)生較高的蝕刻選擇性。
下列步驟敘述在覆蓋層之上形成側(cè)壁子元件126的一種實(shí)施例。優(yōu)選實(shí)施例中，側(cè)壁子元件如前述包含SiN，將其沉積后，再以蝕刻工藝所建立的杯形空缺，并完全延伸穿過該器件。隨后，對(duì)下方的覆蓋層進(jìn)行第二次蝕刻，優(yōu)選實(shí)施例采用各向異性蝕刻，以開啟完全延伸穿過該器件的窄直信道。終點(diǎn)停止可控制該蝕刻步驟停止于GST層之上。
如圖4H的最終步驟，可制作上層電極128，其中包含接觸元件130。此步驟中，必須控制沉積工藝，使其完全填充前一蝕刻步驟中所建立的空缺，使得與相變化元件130接觸。
本發(fā)明在此公開如上述優(yōu)選實(shí)施例與細(xì)節(jié)，應(yīng)該理解，上述內(nèi)容僅作為范例，而非用以限制發(fā)明的范圍。其可推知，本領(lǐng)域的技術(shù)人員，在本發(fā)明的權(quán)利要求之內(nèi)，可輕易將其調(diào)整組合。
權(quán)利要求
1.一種存儲(chǔ)器件，包含第一電極元件，大致為平面形狀，其具有內(nèi)部接觸表面；覆蓋層，與該第一電極元件之間有間隔；可編程電阻元件，具有多個(gè)接觸表面，與該第一電極(元件)的該接觸表面及該覆蓋層接觸，其中該可編程電阻元件的側(cè)向尺寸小于該第一電極與該第二電極元件的側(cè)向尺寸；第二電極元件，該第二電極元件延伸穿過該覆蓋層，與該可編程電阻元件接觸；以及多個(gè)側(cè)壁，包含介質(zhì)填充材料所構(gòu)成，并延伸于該第一電極元件與該覆蓋層之間，由此該可編程電阻元件、該第一電極(元件)的該接觸表面、與該側(cè)壁限定出絕熱單元鄰近于該可編程電阻元件。
2.如權(quán)利要求1的存儲(chǔ)器件，其中該覆蓋層包含第二介質(zhì)填充材料；且該第一電極元件包含頑固金屬材料；而該第二電極元件包含氮化鈦。
3.如權(quán)利要求1的存儲(chǔ)器件，其中該可編程電阻元件包含相變化元件。
4 如權(quán)利要求3的存儲(chǔ)器件，其中該相變化元件包含Ge、Sb、與Te的組合。
5.如權(quán)利要求3的存儲(chǔ)器件，其中該相變化元件包含由Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、與Au的組合中所選出兩種或以上材料的組合。
6.如權(quán)利要求1的存儲(chǔ)器件，其中該絕熱單元包含空氣。
7.如權(quán)利要求1的存儲(chǔ)器件，還包含位于該覆蓋層與該第二電極元件之間的側(cè)壁子元件，該側(cè)壁子元件包含氮化硅。
8.如權(quán)利要求1的存儲(chǔ)器件，其中該可編程電阻元件包含巨磁阻材料。
9.如權(quán)利要求1的存儲(chǔ)器件，其中該可編程電阻元件包含由NixOy；TixOy；AlxOy；WxOy；ZnxOy；ZrxOy；CuxOy所構(gòu)成的組合中選出兩種以上材料的組合，而其中x∶y＝0.5∶0.5。
10.如權(quán)利要求1的存儲(chǔ)器件，其中該可編程電阻元件包含高分子材料，該高分子材料包含由TCNQ、PCBM、與TCNQ摻雜Cu、C60所構(gòu)成的組合。
11.一種制造存儲(chǔ)器件的方法，包含下列步驟提供襯底，該襯底為一絕熱材料；在該襯底上沉積多個(gè)連續(xù)層，包括第一電極層，相變化材料層與覆蓋層；平板印刷圖案化并蝕刻該連續(xù)層，以限定存儲(chǔ)單元基底；選擇性蝕刻該相變化材料層，以在該第一電極層與該覆蓋層中制作多個(gè)凹陷區(qū)域，進(jìn)一步限定蝕刻步驟后該相變化材料的剩余區(qū)域；沉積多個(gè)側(cè)壁，使其與該第一電極與該覆蓋層接觸，由此封閉該凹陷區(qū)域，以限定多個(gè)絕熱單元；形成第二電極，其延伸穿過該覆蓋層，以與該相變化材料層產(chǎn)生電接觸。
12.如權(quán)利要求11的方法，其中該存儲(chǔ)單元基底包含相變化元件、覆蓋元件、與第一電極元件。
13.如權(quán)利要求12的方法，還包括下列步驟在該覆蓋元件上形成側(cè)壁子元件；形成通道，其延伸穿過該側(cè)壁子元件與該覆蓋元件；以及其中該形成第二電極的步驟包含形成第二電極接觸元件，其延伸穿過該側(cè)壁子元件與該覆蓋元件，以建立與該相變化元件的電接觸。
14.如權(quán)利要求11的方法，其中該相變化材料包含Ge、Sb、與Te的組合。
15.如權(quán)利要求11的方法，其中該相變化材料由包含Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、與Au的組合中所選出兩種或以上材料的組合。
16.一種存儲(chǔ)陣列，包含多個(gè)第一電極元件，大致為平面形狀，其具有內(nèi)部接觸表面，同時(shí)在第一方向上相互平行排列；多個(gè)存儲(chǔ)元件，以區(qū)塊互相分隔，各器件包含覆蓋層，與該第一電極元件之間具有間隔；相變化元件，具有多個(gè)接觸表面，與該第一電極(元件)的該接觸表面及該覆蓋層接觸，其中該可編程電阻元件的側(cè)向尺寸小于該第一電極與該第二電極元件的側(cè)向尺寸；以及多個(gè)側(cè)壁，鄰近于各該區(qū)塊，其包含介質(zhì)填充材料所構(gòu)成，并延伸于該第一電極元件與該覆蓋層之間，由此該相變化元件、該第一電極(元件)的該接觸表面、與這些側(cè)壁限定出絕熱單元鄰近于該相變化元件；多個(gè)第二電極元件，其在該第一電極大致為垂直方向，相互平行排列，各該第二電極元件之間包含多個(gè)存儲(chǔ)元件，同時(shí)在各該存儲(chǔ)元件上具有接觸元件，該接觸元件延伸穿過該存儲(chǔ)元件，以和該相變化元件接觸。
17.如權(quán)利要求16的存儲(chǔ)陣列，其中該覆蓋層包含第二介質(zhì)填充材料，且該第一電極元件包含頑固金屬材料，而該第二電極元件包含氮化鈦。
18.如權(quán)利要求16的存儲(chǔ)陣列，其中該相變化元件包含Ge、Sb、與Te的組合。
19.如權(quán)利要求16的存儲(chǔ)陣列，其中該相變化器件包含由Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、與Au的組合中所選出兩種或以上材料的組合。
20.如權(quán)利要求16的存儲(chǔ)陣列，其中該絕熱單元包含空氣。
21.如權(quán)利要求16的存儲(chǔ)陣列，還包括含位于該覆蓋層與該第二電極元件之間的側(cè)壁子元件，該側(cè)壁子元件包含氮化硅。
全文摘要
本發(fā)明提供一種存儲(chǔ)器件。此器件包含第一元件，其為第一電極元件(通常為平面的)，并具有內(nèi)接觸表面。此外，另有一覆蓋層，與第一電極元件之間具有間隔，以及相變化元件，其接觸表面與第一電極接觸表面及覆蓋層相接觸，而該相變化元件的側(cè)向尺寸大小，小于第一與第二電極元件。還有第二電極元件延伸穿過覆蓋層，以與相變化元件產(chǎn)生接觸，以及介質(zhì)材料所構(gòu)成的側(cè)壁，延伸穿過第一電極元件與覆蓋層；這樣，相變化元件、第一電極的接觸表面、以及側(cè)壁，即可限定出與相變化元件相鄰的絕熱單元。
文檔編號(hào)H01L27/24GK101022151SQ20061016031
公開日2007年8月22日 申請(qǐng)日期2006年11月21日 優(yōu)先權(quán)日2005年11月21日
發(fā)明者賴二琨, 何家驊, 謝光宇 申請(qǐng)人:旺宏電子股份有限公司