專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近來，為了降低布線的電阻并提高對成為不合格布線起因的遷移例如電遷移(EM)和應(yīng)力遷移(SM)的抵抗力，已經(jīng)使用Cu代替Al作為半導(dǎo)體器件的布線。
很難通過用于Al的RIE(反應(yīng)離子蝕刻)制造Cu。因此，使用下列鑲嵌方法來形成Cu布線。具體地說，在絕緣膜的表面上形成凹槽和孔，在絕緣膜上形成Cu膜以便在凹槽和孔中埋入Cu，然后通過化學(xué)機(jī)械拋光除去Cu膜的不必要部分。結(jié)果，形成布線。
作為根據(jù)鑲嵌方法的Cu膜形成方法，廣泛地使用電解鍍敷方法。為了提高掩埋特性并實(shí)現(xiàn)Cu膜表面的平坦，除了Cu離子之外，還向用于電解鍍敷的鍍敷溶液混合規(guī)定量的添加劑例如促進(jìn)劑、抑制劑和勻平劑。添加劑作為雜質(zhì)被包括在Cu膜中。
但是，如果Cu膜中的雜質(zhì)濃度高，由于熱處理，雜質(zhì)可以沉積，在布線中產(chǎn)生孔洞(void)。這里，如果在上層的過孔插塞(via-plug)或者緊接在接觸插塞下面的部分中形成孔洞，則在過孔插塞或者接觸插塞處引起導(dǎo)電失效，可能導(dǎo)致初始電特性失效。
同時(shí)，如果Cu膜中的雜質(zhì)濃度低，因?yàn)镃u膜具有均勻的結(jié)晶結(jié)構(gòu)，所以微孔洞迅速地?cái)U(kuò)散，并且應(yīng)力遷移(SM)的可靠性顯著地降低。
已公開了在下層的布線中形成絕緣材料的虛(dummy)圖形以包圍上層的過孔，從而防止在緊接在過孔下面的部分中產(chǎn)生孔洞的技術(shù)(見JP-A2004-327666(KOKAI))。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面的半導(dǎo)體器件包括半導(dǎo)體襯底；第一絕緣膜，設(shè)置在所述半導(dǎo)體襯底上；第二絕緣膜，設(shè)置在所述第一絕緣膜上；布線，設(shè)置在所述第一絕緣膜中并具有插塞連接部分；插塞，設(shè)置在所述第二絕緣膜中并連接至所述插塞連接部分；多個(gè)第一虛布線，設(shè)置在所述第一絕緣膜中所述插塞連接部分附近的第一區(qū)域中；以及多個(gè)第二虛布線，設(shè)置在所述第一絕緣膜中除了所述插塞連接部分之外的所述布線附近的第二區(qū)域中，且至少其寬度小于所述第一虛布線的寬度或者其圖形覆蓋率大于所述第一虛布線的圖形覆蓋率。
根據(jù)本發(fā)明的另一個(gè)方面的半導(dǎo)體器件包括半導(dǎo)體襯底；第一絕緣膜，設(shè)置在所述半導(dǎo)體襯底上；第二絕緣膜，設(shè)置在所述第一絕緣膜上；布線，設(shè)置在所述第一絕緣膜中并具有插塞連接部分；插塞，設(shè)置在所述第二絕緣膜中并連接至所述插塞連接部分；多個(gè)虛布線，設(shè)置在所述第一絕緣膜中第一區(qū)域之外但在所述布線附近除了所述第一區(qū)域之外的第二區(qū)域中，并具有小于等于0.5μm的寬度和大于等于25％的圖形覆蓋率，所述第一區(qū)域由這樣的距離限定，該距離是與連接所述插塞連接部分和所述插塞的區(qū)域的中心相距所述布線寬度的一半加上至少0.5μm所得到的距離。


圖1是根據(jù)第一實(shí)施例半導(dǎo)體器件的示意性垂直截面圖。
圖2是根據(jù)第一實(shí)施例半導(dǎo)體器件的示意性水平截面圖。
圖3A和圖3B是根據(jù)第一實(shí)施例其它半導(dǎo)體器件的示意性水平截面圖。
圖4A至圖4C是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖。
圖5A至圖5C是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖。
圖6A至圖6C是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖。
圖7A至圖7C是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖。
圖8A至圖8C是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖。
圖9是示意性示出根據(jù)第一實(shí)施例半導(dǎo)體器件的制造工藝的平面圖。
圖10是示出根據(jù)第一實(shí)施例光刻數(shù)據(jù)的產(chǎn)生方法的流程的流程圖。
圖11A和圖11B是示意性示出根據(jù)第一實(shí)施例光刻數(shù)據(jù)產(chǎn)生狀態(tài)的圖。
圖12A和圖12B是示意性示出根據(jù)第一實(shí)施例光刻數(shù)據(jù)產(chǎn)生狀態(tài)的圖。
圖13A和圖13B是示意性示出根據(jù)第一實(shí)施例光刻數(shù)據(jù)產(chǎn)生狀態(tài)的圖。
圖14是示出根據(jù)第一實(shí)施例在鍍敷膜形成速度和鍍敷膜中的雜質(zhì)濃度之間關(guān)系式的曲線圖。
圖15是根據(jù)第二實(shí)施例半導(dǎo)體器件的示意性垂直截面圖。
圖16是根據(jù)第二實(shí)施例半導(dǎo)體器件的示意性水平截面圖。
圖17是示意性示出根據(jù)第二實(shí)施例半導(dǎo)體器件的制造工藝的平面圖。
具體實(shí)施例方式
(第一實(shí)施例)將參照

第一實(shí)施例。圖1是根據(jù)該實(shí)施例半導(dǎo)體器件的示意性垂直截面圖，圖2是根據(jù)該實(shí)施例半導(dǎo)體器件的示意性水平截面圖，以及圖3A和圖3B是根據(jù)該實(shí)施例其它半導(dǎo)體器件的示意性水平截面圖。
如圖1所示，半導(dǎo)體器件具有半導(dǎo)體襯底1，該半導(dǎo)體襯底1具有例如有源元件如晶體管(未示出)和氧化物膜(未示出)，且層間絕緣膜2作為第一絕緣膜形成在半導(dǎo)體襯底1上。
層間絕緣膜2的實(shí)例包括具有低介電常數(shù)的絕緣膜(低k膜)和SiO2膜。具有低介電常數(shù)的絕緣膜的實(shí)例包括有機(jī)Si氧化物膜、有機(jī)樹脂膜和多孔Si氧化物膜。
在層間絕緣膜2中，第一層布線3、多個(gè)第一虛布線4和多個(gè)第二虛布線5形成為具有彼此基本上相同的平面。第一層布線3用作實(shí)布線，但是第一虛布線4和第二虛布線5不用作實(shí)布線。
第一層布線3等由布線層6和覆蓋布線層6的側(cè)面和底面的阻擋金屬膜7構(gòu)成。布線層6的構(gòu)成材料是例如金屬材料例如Cu、Ag或Au，阻擋金屬膜7的構(gòu)成材料是例如導(dǎo)電材料例如Ta、Ti、TaN、TiN、NbN、WN或VN。阻擋金屬膜7可以由上述材料的疊層形成。
第一層布線3由過孔插塞連接部分3a和過孔插塞非連接部分3b構(gòu)成，過孔插塞連接部分3a包括連接到稍后說明的過孔插塞10的區(qū)域A(以下稱為“過孔插塞連接區(qū)域”)，過孔插塞非連接部分3b是除了過孔插塞連接部分3a以外的第一層布線3的部分。
過孔插塞連接部分3a的雜質(zhì)濃度低于過孔插塞非連接部分3b的雜質(zhì)濃度。這里，“雜質(zhì)”指的是具有C、O、S、Cl和N的至少任何一種的物質(zhì)。第一層布線3最好具有大于等于0.3μm的寬度。
如圖2所示，在過孔插塞連接部分3a附近形成第一虛布線4。具體地說，在位于過孔插塞連接部分3a附近的第一區(qū)域B上形成第一虛布線4。第一區(qū)域B是在這樣的距離范圍內(nèi)的區(qū)域，該距離是與過孔插塞連接區(qū)域A的中心相距第一層布線3的寬度的一半長度加上大于等于0.5μm所得到的距離。第一虛布線4具有約2至3μm的寬度和約25至50％的圖形覆蓋率。
在過孔插塞非連接部分3b附近形成第二虛布線5。具體地說，在第二區(qū)域C中形成第二虛布線5，該第二區(qū)域C位于第一區(qū)域B之外且在包括與其相距小于0.5μm的范圍的過孔插塞非連接部分3b附近。第二虛布線5也形成在第一區(qū)域B之外和第二區(qū)域C之外的區(qū)域中。
第二虛布線5至少寬度小于第一虛布線4的寬度且圖形覆蓋率大于第一虛布線4的圖形覆蓋率。這里，本實(shí)施例的虛布線的圖形覆蓋率指的是單個(gè)虛布線的每單位虛布線圖形覆蓋率。具體地說，第一虛布線4的圖形覆蓋率指的是單個(gè)第一虛布線4的占有面積與區(qū)域D的面積的比率，以及第二虛布線5的圖形覆蓋率指的是單個(gè)第二虛布線5的占有面積與區(qū)域E的面積的比率。
第二虛布線5的寬度優(yōu)選小于等于0.5μm，更優(yōu)選大于等于0.01μm并且小于等于0.3μm。并且，第二虛布線5優(yōu)選具有大于等于25％的圖形覆蓋率。此外，為了在形成第二虛布線5之后獲得層間絕緣膜2的表面平坦性，第二虛布線5更優(yōu)選具有大于等于25％且小于等于70％的圖形覆蓋率。
圖2示出了第二虛布線5的寬度小于第一虛布線4的寬度，并且第二虛布線5的圖形覆蓋率大于第一虛布線4的圖形覆蓋率。但是，在第二虛布線5的寬度小于第一虛布線4的寬度的情況下，如圖3A所示，第二虛布線5的圖形覆蓋率可以不大于第一虛布線4的圖形覆蓋率。在第二虛布線5的圖形覆蓋率大于第一虛布線4的圖形覆蓋率的情況下，如圖3B所示，第二虛布線5的寬度可以不小于第一虛布線4的寬度。
在圖3A中，例如，第一虛布線4具有約1μm見方的尺寸和約25％的圖形覆蓋率，而第二虛布線5具有約0.3μm見方的尺寸和約25％的圖形覆蓋率。
并且，如圖3B所示，例如，第一虛布線4具有約0.3μm見方的尺寸和約20％的圖形覆蓋率，而第二虛布線5具有約0.3μm見方的尺寸和約50％的圖形覆蓋率。
在層間絕緣膜2上形成帽(cap)絕緣膜8。帽絕緣膜8的構(gòu)成材料是例如SiC、SiO2或Si3N4。
在帽絕緣膜8上形成層間絕緣膜9作為第二絕緣膜。層間絕緣膜9的構(gòu)成材料與層間絕緣膜2的構(gòu)成材料相同。
在層間絕緣膜9中形成過孔插塞10和第二層布線11。過孔插塞10位于過孔插塞連接區(qū)域A的第一層布線3正上方并連接到第一層布線3的過孔插塞連接部分3a。第二層布線11通過孔插塞10電連接至第一層布線3。
過孔插塞10由布線層12和覆蓋布線層12的側(cè)面和底面的阻擋金屬膜13形成。布線層12的構(gòu)成材料與布線層6的構(gòu)成材料相同，并且阻擋金屬膜13的構(gòu)成材料與阻擋金屬膜7的構(gòu)成材料相同。
在層間絕緣膜9上形成帽絕緣膜14。帽絕緣膜14的構(gòu)成材料與帽絕緣膜8的構(gòu)成材料相同。應(yīng)當(dāng)注意，在圖1所示的半導(dǎo)體器件中略去了鈍化膜、電極襯墊等。
可以通過以下方法制造該半導(dǎo)體器件。圖4A至圖8C是示意性示出本實(shí)施例半導(dǎo)體器件的制造工藝的垂直截面圖，以及圖9是示意性示出本實(shí)施例半導(dǎo)體器件的制造工藝的平面圖。
首先，如圖4A所示，通過例如CVD方法(化學(xué)氣相沉積)或者涂敷方法在例如半導(dǎo)體襯底1上形成層間絕緣膜2。
在形成層間絕緣膜2之后，如圖4B所示，通過光刻和反應(yīng)離子蝕刻(RIE)在層間絕緣膜2上形成布線槽2a、多個(gè)第一虛布線槽2b和多個(gè)第二虛布線槽2c。
如圖9所示，在包括用于利用過孔插塞10連接的區(qū)域F(以下稱為“預(yù)定過孔插塞連接區(qū)”)的區(qū)域中形成布線槽2a。布線槽2a最好具有大于等于0.3μm的寬度。最好大于等于0.3μm的原因在于，如果寬度小于0.3μm，則根據(jù)布線槽2a本身確定膜形成速度。此時(shí)，存在即使形成第二虛布線槽2c也不會(huì)降低將要作為過孔插塞非連接部分3b且稍后說明的鍍敷膜16的膜形成速度的可能性。
在第一區(qū)域B中形成第一虛布線槽2b，該第一區(qū)域B具有與預(yù)定過孔插塞連接區(qū)域F的中心相距布線槽2a的寬度的一半長度加上大于等于0.5μm的范圍。第一區(qū)域B優(yōu)選最大為在對與預(yù)定過孔插塞連接區(qū)域F的中心相距布線槽2a的寬度的一半長度加上200μm的范圍內(nèi)。這是因?yàn)椋词姑芗卦O(shè)置虛布線槽，如果范圍超過200μm，則對成為稍后說明的過孔插塞連接部分3a的鍍敷膜16的膜形成速度的影響很小。第一虛布線槽2b具有約2至3μm的寬度和約25至50％的圖形孔徑比。
在第二區(qū)域C中形成第二虛布線槽2c。第二虛布線槽2c至少寬度小于第一虛布線槽2b的寬度或者其圖形孔徑比大于第一虛布線槽2b的圖形孔徑比。
這里，本實(shí)施例的虛布線溝槽的圖形孔徑比意味著單個(gè)虛布線槽的每單位虛布線槽的圖形孔徑比。具體地說，第一虛布線槽2b的圖形孔徑比意味著單個(gè)第一虛布線槽2b的占有面積與區(qū)域D的面積的比率。第二虛布線槽2c的圖形孔徑比意味著單個(gè)第二虛布線槽2c的占有面積與區(qū)域E的面積的比率。通過將稍后將說明的鍍敷膜16埋入第一虛布線溝槽2b中來形成第一虛布線4，從而圖形孔徑比和圖形覆蓋率基本上同義。
第二虛布線槽2c的寬度優(yōu)選小于等于0.5μm，更優(yōu)選大于等于0.01μm且小于等于0.3μm。并且，第二虛布線槽2c的圖形孔徑比優(yōu)選大于等于25％，更優(yōu)選大于等于25％且小于等于70％。
為了形成布線槽2a，首先在層間絕緣膜2上形成使第一層布線3的圖形轉(zhuǎn)移的抗蝕劑圖形。使用該抗蝕劑圖形作為掩模，通過RIE蝕刻層間絕緣膜2以在層間絕緣膜2上形成布線槽2a。在層間絕緣膜2上形成布線槽2a之后，通過灰化等除去抗蝕劑圖形。
在形成布線槽2a之后，如圖4C所示，通過例如濺射方法或者CVD方法在層間絕緣膜2上形成阻擋金屬膜7。在形成阻擋金屬膜7之后，如圖5A所示，通過例如濺射方法在阻擋金屬膜7上形成用于在電解鍍敷時(shí)使電流經(jīng)過的籽晶膜15。作為籽晶膜15的構(gòu)成材料，例如，可以使用金屬材料例如Cu、Ag或Au。
在形成籽晶膜15之后，如圖5B所示，通過電解鍍敷方法在籽晶膜15上形成鍍敷膜16。作為鍍敷膜16的構(gòu)成材料，例如，可以使用金屬材料例如Cu、Ag或Au。除了金屬離子例如Cu離子外，還將預(yù)定量的添加劑例如促進(jìn)劑、抑制劑和勻平劑混合到用于電解鍍敷的鍍敷溶液。
在形成鍍敷膜16之后，如圖5C所示，對其上形成有鍍敷膜16的半導(dǎo)體襯底1進(jìn)行熱處理(退火)以生長籽晶膜15和鍍敷膜16的晶體，從而形成布線膜6。
在形成布線膜6之后，如圖6A所示，通過拋光例如化學(xué)機(jī)械拋光(CMP)除去層間絕緣膜2上的布線膜6和阻擋金屬膜7的不必要部分，從而保留在布線槽2a、第一虛布線槽2b和第二虛布線槽2c中的布線膜6和阻擋金屬膜7。
從而，在布線槽2a內(nèi)形成第一層布線3，在第一虛布線槽2b內(nèi)形成第一虛布線4，以及在第二虛布線槽2c內(nèi)形成第二虛布線5。
在形成第一層布線3之后，如圖6B所示，通過例如CVD方法在層間絕緣膜2上形成帽絕緣膜8。
在形成帽絕緣膜8之后，如圖6C所示，通過例如CVD方法(化學(xué)氣相沉積)或者涂敷方法在帽絕緣膜8上形成層間絕緣膜9。
在形成層間絕緣膜9之后，如圖7A所示，通過光刻和反應(yīng)離子蝕刻(RIE)在層間絕緣膜9上形成過孔9a和布線槽9b等。
過孔9a形成在預(yù)定過孔插塞連接區(qū)域F正上方，并且布線槽9b與過孔9a連通。貫穿帽絕緣膜8形成過孔9a。
在形成過孔9a之后，如圖7B所示，通過例如濺射方法或CVD方法在層間絕緣膜9上形成阻擋金屬膜13。在形成阻擋金屬膜13之后，如圖7C所示，通過例如濺射方法在阻擋金屬膜13上形成用于在電解鍍敷時(shí)使電流經(jīng)過的籽晶膜17。
在形成籽晶膜17之后，如圖8A所示，通過電解鍍敷方法在籽晶膜17上形成鍍敷膜18。
在形成鍍敷膜18之后，如圖8B所示，對其上形成有鍍敷膜18的半導(dǎo)體襯底1進(jìn)行熱處理(退火)以生長籽晶膜17和鍍敷膜18的晶體，從而形成布線膜12。
在形成布線膜12之后，如圖8C所示，通過拋光例如化學(xué)機(jī)械拋光除去層間絕緣膜9上的布線膜12和阻擋金屬膜13的不必要部分，從而保留在過孔9a和布線槽9b中的布線膜12和阻擋金屬膜13。
從而，在過孔9a內(nèi)形成在過孔插塞連接區(qū)域A中連接到第一層布線3的過孔插塞10，在布線槽9b內(nèi)形成通過過孔插塞10電連接至第一層布線3的第二層布線11。
在形成過孔插塞10之后，通過例如CVD方法在層間絕緣膜10上形成帽絕緣膜14。從而，形成圖1所示的半導(dǎo)體器件。
以上說明了通過光刻形成使第一層布線3的圖形轉(zhuǎn)移的抗蝕劑圖形，通過利用用作掩模的該抗蝕劑圖形的RIE，蝕刻層間絕緣膜2以在層間絕緣膜2上形成布線槽2a。
根據(jù)通過例如以下方法產(chǎn)生的光刻數(shù)據(jù)形成該抗蝕劑圖形。根據(jù)光刻數(shù)據(jù)形成光掩模，并使用該光掩模曝光抗蝕劑以形成抗蝕劑圖形。下面將要說明的第一層布線3是虛的并不實(shí)際地形成在層間絕緣膜2上。因此，下面的″設(shè)置″和″刪除″意味著向掩模設(shè)計(jì)數(shù)據(jù)(布線數(shù)據(jù))增加和從其刪除對應(yīng)于布線等的數(shù)據(jù)。
圖10是示出根據(jù)本實(shí)施例的光刻數(shù)據(jù)的產(chǎn)生方法的流程的流程圖，以及圖11A至圖13B是示意性示出根據(jù)本實(shí)施例的光刻數(shù)據(jù)產(chǎn)生狀態(tài)的圖。
首先，如圖10和圖11A所示，從數(shù)據(jù)庫獲得第一層布線3的設(shè)計(jì)布局(layout)(S100)。然后，計(jì)算第一層布線3的圖形覆蓋率(S101)。
然后，確定條件例如第二虛布線5的寬度和圖形覆蓋率(S102)，并根據(jù)該確定的條件，在除了在第一層布線3的布局上如圖11B所示的第一層布線3之外的區(qū)域的整個(gè)表面上產(chǎn)生第二虛布線5(S103)。第二虛布線5產(chǎn)生在除了第一層布線3之外的區(qū)域的整個(gè)表面上，因此第二虛布線5自然地還存在于不僅第二區(qū)域C而且第一區(qū)域B中。
隨后，從數(shù)據(jù)庫在第一層布線3和第二虛布線5的布局上獲得過孔插塞10的設(shè)計(jì)布局，如圖12A所示(S104)。
然后，如圖12B所示設(shè)定第一區(qū)域B(S105)，并如圖13A所示除去存在于第一區(qū)域B中的第二虛布線5(S106)。
最后，確定條件例如第一虛布線4的寬度和圖形覆蓋率(S107)，并根據(jù)該確定的條件，如圖13B所示在第一區(qū)域B中產(chǎn)生第一虛布線4(S108)。
鍍敷膜的膜形成速度和鍍敷膜中的雜質(zhì)濃度是密切相關(guān)的。圖14是示出根據(jù)本實(shí)施例在鍍敷膜的膜形成速度和鍍敷膜中的雜質(zhì)濃度之間的關(guān)系的曲線圖。圖14的曲線圖表明，隨著鍍敷膜的膜形成速度降低，鍍敷膜中的雜質(zhì)濃度變高。因此，通過在希望降低鍍敷膜中的雜質(zhì)濃度的部分處提高鍍敷膜的膜形成速度和通過在希望提高雜質(zhì)濃度的部分處降低鍍敷膜的膜形成速度，可以部分地控制鍍敷膜中的雜質(zhì)濃度。
這里，通過在布線槽附近形成虛布線槽，可以降低鍍敷膜的膜形成速度。換句話說，在鍍敷時(shí)，降低膜形成活化能且促進(jìn)膜形成的添加劑不僅附著到布線槽的內(nèi)壁而且附著到虛布線槽的內(nèi)壁，從而虛布線槽中的電阻降低，并且大量地供給電流。因此，當(dāng)鍍敷時(shí)供給的電流恒定時(shí)，當(dāng)虛布線槽在布線槽附近形成時(shí)供給布線槽中的電流降低。結(jié)果，布線槽中的鍍敷膜的膜形成速度降低。
在其中在布線槽附近形成虛布線槽的情況下，膜形成速度根據(jù)虛布線槽的尺寸可變。換句話說，如上所述，添加劑附著到虛布線槽的內(nèi)壁，從而隨著虛布線槽的內(nèi)壁具有更大的面積，布線槽中的鍍敷膜的膜形成速度降低。這里，隨著虛布線槽的寬度減小和密集地設(shè)置虛布線槽，虛布線槽的內(nèi)壁的面積總體上變大。結(jié)果，布線槽中的鍍敷膜的膜形成速度可以降低。
當(dāng)在第一區(qū)域B中形成第一虛布線槽2b的情況下形成鍍敷膜16時(shí)，在布線槽2a內(nèi)在成為過孔插塞連接部分3a的部分處以相對高的膜形成速度形成鍍敷膜16。因此，在該部分中可以形成具有低雜質(zhì)濃度的鍍敷膜16。同時(shí)，當(dāng)在至少其寬度小于第一虛布線槽2b的寬度或者其圖形孔徑比大于第一虛布線槽2b的圖形孔徑比的第二虛布線槽2c形成在第二區(qū)域C的狀態(tài)下形成鍍敷膜16時(shí)，在布線槽2a中成為過孔插塞非連接部分3b的部分處以低的膜形成速度形成鍍敷膜16，從而可以在相關(guān)部分中形成具有高雜質(zhì)濃度的鍍敷膜16。從而，本實(shí)施例可以提供使初始電特性改善和應(yīng)力遷移的可靠性改善的效果。
近年來，使層間絕緣膜多孔或減薄以降低其電容率。然而，當(dāng)使層間絕緣膜多孔時(shí)，層間絕緣膜的機(jī)械強(qiáng)度降低。同時(shí)，本實(shí)施例在第一區(qū)域B中形成具有超過0.5μm的寬度或小于25％的圖形覆蓋率的第一虛布線4。因此，增大了層間絕緣膜2的表面上的金屬覆蓋率，且可以防止層間絕緣膜2的機(jī)械強(qiáng)度降低。但是，在形成第一虛布線4之后，考慮到獲得層間絕緣膜2的表面的平坦性，希望第一虛布線4具有小于等于100μm的寬度。
此外，本實(shí)施例還在第一區(qū)域B之外和第二區(qū)域C之外的區(qū)域中形成第二虛布線5。因此，可以進(jìn)一步提高層間絕緣膜2的表面的金屬覆蓋率，并可以進(jìn)一步防止層間絕緣膜2的機(jī)械強(qiáng)度降低。
不必在第一區(qū)域B之外和第二區(qū)域C之外的區(qū)域中形成第二虛布線5。并且，可以在第一區(qū)域B之外和第二區(qū)域C之外的區(qū)域中形成其寬度和圖形覆蓋率不同于第二虛布線5的寬度和圖形覆蓋率的虛布線。
(實(shí)驗(yàn))下面將說明實(shí)驗(yàn)。在該實(shí)驗(yàn)中，檢查在其中在布線槽附近形成虛布線槽的狀態(tài)下形成鍍敷膜的情況下布線的初始不合格率和應(yīng)力遷移的不合格率。并且，觀察過孔插塞連接區(qū)域和過孔插塞非連接部分中的布線的外形。
在實(shí)驗(yàn)1至3中，使用具有這樣的結(jié)構(gòu)的樣品，其中用具有0.1μm直徑的過孔插塞連接具有5μm寬度和250nm深度的第一層布線與具有0.18μm寬度和300nm深度的第二層布線。
通過與上述實(shí)施例中基本上相同的制造方法制造具有上述結(jié)構(gòu)的樣品。具體地說，在具有有源元件的Si襯底(半導(dǎo)體襯底)上形成厚度為20nm的氧化物膜，然后通過CVD方法形成厚度為300nm的具有低介電常數(shù)的SiOC基絕緣膜(層間絕緣膜)。然后，通過光刻工藝和RIE工藝形成具有5μm寬度和250nm深度的布線槽和虛布線槽。隨后，通過長拋濺射方法(LTS)形成厚度為30nm的Ta膜(阻擋金屬膜)和厚度為80nm的Cu膜(籽晶膜)。然后，通過電解鍍敷方法形成厚度為800nm的Cu膜(鍍敷膜)，并在150℃下對其進(jìn)行30分鐘的熱處理。此外，通過CMP拋光鍍敷膜以形成具有5μm寬度和250nm深度的第一層布線和虛布線。
此外，通過等離子體CVD方法形成厚度為50nm的SiC膜(帽膜)，并形成厚度為800nm的SiOC膜(層間絕緣膜)。然后，通過光刻工藝和RIE工藝形成具有0.1μm直徑的過孔以及具有0.18μm寬度和300nm深度的布線槽。隨后，通過長拋濺射方法(LTS)形成厚度為20nm的Ta膜(阻擋金屬膜)和厚度為80nm的Cu膜(籽晶膜)。然后，通過電解鍍敷方法形成厚度為800nm的Cu膜(鍍敷膜)，并在150℃下對其進(jìn)行30分鐘的熱處理。此外，通過CMP拋光鍍敷膜以形成具有0.1μm直徑的過孔插塞以及具有0.18μm寬度和300nm深度的第二層布線。
然后，通過等離子體CVD方法形成厚度為70nm的SiC膜(帽膜)，然后形成厚度為600nm的d-TEOS(鈍化膜)和厚度為400nm的p-SiN(鈍化膜)。最后，進(jìn)行Al襯墊工藝過程以在表面上形成電極襯墊以便不將Cu暴露于空氣。
這里，實(shí)驗(yàn)1中使用的樣品具有以1μm間隔形成在第一區(qū)域中的3μm見方的虛布線和以0.1μm間隔形成在第二區(qū)域中的0.1μm見方的虛布線。實(shí)驗(yàn)2中使用的樣品具有以1μm間隔形成在第一區(qū)域和第二區(qū)域中的3μm見方的虛布線。實(shí)驗(yàn)3中使用的樣品具有以0.1μm間隔形成在第一區(qū)域和第二區(qū)域中的0.1μm見方的虛布線。
制備多個(gè)實(shí)驗(yàn)1至3的樣品，并且，為了檢查初始次品，測量布線的電阻值。并且，將其測量的電阻值是預(yù)定數(shù)值或者更高的樣品確定為具有初始次品，將確定為具有初始次品的樣品數(shù)目相對于每一實(shí)驗(yàn)的樣品數(shù)目的百分?jǐn)?shù)確定為初始不合格率。
為了檢查應(yīng)力遷移失效，進(jìn)行應(yīng)力遷移加速試驗(yàn)。用在230℃下擱置800小時(shí)的樣品進(jìn)行應(yīng)力遷移加速試驗(yàn)。并且，將在應(yīng)力遷移加速試驗(yàn)之后其電阻值相對于在應(yīng)力遷移加速試驗(yàn)之前的電阻值增加了10％的樣品確定為具有應(yīng)力遷移失效。這里，經(jīng)歷應(yīng)力遷移加速試驗(yàn)的樣品不包括確定為具有初始次品的樣品，并且將確定為具有應(yīng)力遷移失效的樣品的數(shù)目相對于每一實(shí)驗(yàn)的除了具有初始次品的樣品之外的樣品的百分?jǐn)?shù)確定為應(yīng)力遷移不合格率。
此外，通過雙束設(shè)備(FIB-SEM)對其截面檢查在檢查應(yīng)力遷移加速試驗(yàn)之前在過孔插塞連接區(qū)域和過孔插塞非連接部分處的第一層布線。
將參考表1說明實(shí)驗(yàn)結(jié)果。
(表1)

如表1所示，在實(shí)驗(yàn)2中初始不合格率是0％，并且在過孔插塞連接區(qū)域中沒有發(fā)現(xiàn)微孔洞。在實(shí)驗(yàn)2中，應(yīng)力遷移不合格率是40％，并且在過孔插塞非連接部分中發(fā)現(xiàn)微孔洞。推斷因?yàn)樵诔蔀檫^孔插塞連接部分的部分和成為過孔插塞非連接部分的部分處的鍍敷膜具有高的膜形成速度，所以出現(xiàn)這種情況，并且因?yàn)樵谙鄬Υ蟮奶摬季€槽形成在第一區(qū)域和第二區(qū)域中的狀態(tài)下形成鍍敷膜，所以在這些部分處的鍍敷膜中的雜質(zhì)量很小。
在實(shí)驗(yàn)3中，初始不合格率是4％，并且在過孔插塞連接區(qū)域中發(fā)現(xiàn)微孔洞。在實(shí)驗(yàn)3中，在過孔插塞非連接部分中發(fā)現(xiàn)微孔洞，而應(yīng)力遷移不合格率是1％。推斷因?yàn)樵诔蔀檫^孔插塞連接部分的部分和成為過孔插塞非連接部分的部分處的鍍敷膜具有低的膜形成速度，所以出現(xiàn)這種情況，并且因?yàn)樵谙鄬π〉奶摬季€槽形成在第一區(qū)域和第二區(qū)域中的狀態(tài)下形成鍍敷膜，所以在這些部分處的鍍敷膜中的雜質(zhì)量很大。
同時(shí)，在實(shí)驗(yàn)1中，初始不合格率是0％，并且在過孔插塞連接區(qū)域中沒有發(fā)現(xiàn)微孔洞。推斷因?yàn)樵诔蔀檫^孔插塞連接部分的部分處的鍍敷膜具有高的膜形成速度，所以出現(xiàn)這種情況，并且因?yàn)樵谙鄬Υ蟮奶摬季€槽形成在第一區(qū)域中的狀態(tài)下形成鍍敷膜，所以在該部分處的鍍敷膜中的雜質(zhì)量很小。
并且，在實(shí)驗(yàn)1中，在過孔插塞非連接部分中發(fā)現(xiàn)微孔洞，但應(yīng)力遷移不合格率是1％。推斷因?yàn)樵诔蔀檫^孔插塞非連接部分的部分處的鍍敷膜具有低的膜形成速度，所以出現(xiàn)這種情況，并且因?yàn)樵谙鄬π〉奶摬季€槽形成在第二區(qū)域中的狀態(tài)下形成鍍敷膜，所以在該部分處的鍍敷膜中的雜質(zhì)量很大。
在具有如圖3A和圖3B所示的尺寸和圖形覆蓋率的虛布線形成在第一區(qū)域和第二區(qū)域終的情況下，獲得與實(shí)驗(yàn)1的結(jié)果基本上相同的結(jié)果。
(第二實(shí)施例)將參考

第二實(shí)施例。在本實(shí)施例中將說明在第一區(qū)域中沒有布置虛布線的實(shí)例。應(yīng)注意，用相同的參考標(biāo)號表示以與第一實(shí)施例的相同方式使用的相同的構(gòu)件，將省略對與第一實(shí)施例中所述的內(nèi)容重疊的內(nèi)容的說明。圖15是根據(jù)本實(shí)施例的半導(dǎo)體器件的示意性垂直截面圖，以及圖16是根據(jù)本實(shí)施例的半導(dǎo)體器件的示意性水平截面圖。
如圖15和圖16所示，在本實(shí)施例中在第二區(qū)域C中形成具有小于等于0.5μm的寬度和大于等于25％的圖形覆蓋率的多個(gè)虛布線25。但是，虛布線25沒有形成在第一區(qū)域B中。虛布線25或者其它虛布線沒有形成在第一區(qū)域B中。虛布線25的寬度和虛布線25的圖形覆蓋率與圖2示出的第二虛布線5的寬度和第二虛布線5的圖形覆蓋率類似。根據(jù)本實(shí)施例的圖形覆蓋率與根據(jù)第一實(shí)施例的圖形覆蓋率同義。
可以通過以下方法制造該半導(dǎo)體器件。圖17是示意性示出根據(jù)本實(shí)施例的半導(dǎo)體器件的制造工藝的平面圖。在形成第一層布線之后的工藝與第一實(shí)施例的相同，所以省略對其的說明。
如圖17所示，通過例如CVD方法等在半導(dǎo)體襯底1上形成層間絕緣膜2，然后通過光刻等在層間絕緣膜2上形成布線槽2a、虛布線槽2d等。
在包括預(yù)定過孔插塞連接區(qū)域F的位置處形成布線槽2a。在第二區(qū)域C中形成虛布線槽2d。虛布線槽2d的寬度和虛布線槽2d的圖形孔徑比與圖9示出的第二虛布線槽2c的寬度和第二虛布線槽2c的圖形孔徑比相同。根據(jù)本實(shí)施例的圖形孔徑比與根據(jù)第一實(shí)施例的圖形孔徑比同義。
在形成布線槽2a之后，通過例如濺射方法等在層間絕緣膜2上形成阻擋金屬膜7，然后通過例如濺射方法在阻擋金屬膜7上形成籽晶膜15。
在形成籽晶膜15之后，通過電解鍍敷方法在籽晶膜15上形成鍍敷膜16，并對半導(dǎo)體襯底1進(jìn)行熱處理(退火)以形成布線膜6。然后，通過CMP拋光除去在層間絕緣膜2上的布線膜6和阻擋金屬膜7的不必要部分。從而，在布線槽2a中形成第一層布線3，并且在虛布線槽2d中形成虛布線25。
在本實(shí)施例中，在第一區(qū)域B中不形成虛布線槽例如虛布線槽2d，并且在第二區(qū)域C中形成虛布線槽2d以形成鍍敷膜16。因此，可以獲得與第一實(shí)施例基本上相同的效果。這里，在本實(shí)施例中，在第一區(qū)域B中不形成虛布線，所以可以在布線槽2a中在成為過孔插塞連接部分的部分處形成其雜質(zhì)濃度低于第一實(shí)施例中的雜質(zhì)濃度的鍍敷膜16。
(其它實(shí)施例)本發(fā)明不局限于上述實(shí)施例的內(nèi)容，在不脫離本發(fā)明的精神和范圍的情況下可以適當(dāng)?shù)匦薷莫?dú)立構(gòu)件的結(jié)構(gòu)、材料、設(shè)置等。例如，在上述實(shí)施例中說明了過孔插塞10連接到第一層布線3，但是可以使用接觸插塞代替過孔插塞10。并且，在上述實(shí)施例中說明了第一層布線3和第二層布線11，但是實(shí)施例不局限于第一層布線3和第二層布線11。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；第一絕緣膜，設(shè)置在所述半導(dǎo)體襯底之上；第二絕緣膜，設(shè)置在所述第一絕緣膜之上；布線，設(shè)置在所述第一絕緣膜中并具有插塞連接部分；插塞，設(shè)置在所述第二絕緣膜中并連接到所述插塞連接部分；多個(gè)第一虛布線，設(shè)置在所述第一絕緣膜中所述插塞連接部分附近的第一區(qū)域中；以及多個(gè)第二虛布線，設(shè)置在所述第一絕緣膜中除了所述插塞連接部分之外所述布線附近的第二區(qū)域中，且至少其寬度小于所述第一虛布線的寬度或者其圖形覆蓋率大于所述第一虛布線的圖形覆蓋率。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述布線具有大于等于0.3μm的寬度。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第一區(qū)域由這樣的距離限定，該距離是與連接所述插塞連接部分和所述插塞的區(qū)域的中心相距所述布線寬度的一半加上至少0.5μm所得到的距離。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第二虛布線的寬度小于所述第一虛布線的寬度，且所述第二虛布線的圖形覆蓋率大于所述第一虛布線的圖形覆蓋率。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第一虛布線至少具有大于0.5μm的寬度或者小于25％的圖形覆蓋率。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括多個(gè)第三虛布線，設(shè)置在所述第一絕緣膜中包圍所述第一區(qū)域和所述第二區(qū)域的第三區(qū)域中。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中所述第三虛布線至少其寬度小于所述第一虛布線的寬度或者其圖形覆蓋率大于所述第一虛布線的圖形覆蓋率。
8.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；第一絕緣膜，設(shè)置在所述半導(dǎo)體襯底之上；第二絕緣膜，設(shè)置在所述第一絕緣膜之上；布線，設(shè)置在所述第一絕緣膜中并具有插塞連接部分；插塞，設(shè)置在所述第二絕緣膜中并連接到所述插塞連接部分；多個(gè)虛布線，設(shè)置在所述第一絕緣膜中所述第一區(qū)域之外但在所述布線附近除了所述第一區(qū)域之外的第二區(qū)域中，并具有小于等于0.5μm的寬度和大于等于25％的圖形覆蓋率，所述第一區(qū)域由這樣的距離限定，該距離是與連接所述插塞連接部分和所述插塞的區(qū)域的中心相距所述布線寬度的一半加上至少0.5μm所得到的距離。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中所述布線具有大于等于0.3μm的寬度。
10.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中所述虛布線具有大于等于0.01μm且小于等于0.3μm的寬度。
11.根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中所述虛布線具有大于等于25％且小于等于70％的圖形覆蓋率。
12.根據(jù)權(quán)利要求8的半導(dǎo)體器件，還包括多個(gè)另外的虛布線，設(shè)置在所述第一區(qū)域中，且至少其寬度大于設(shè)置在所述第二區(qū)域中的所述虛布線的寬度或者其圖形覆蓋率小于設(shè)置在所述第二區(qū)域中的所述虛布線的圖形覆蓋率。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中設(shè)置在所述第一區(qū)域中的所述另外的虛布線的寬度大于設(shè)置在所述第二區(qū)域中的所述虛布線的寬度，且設(shè)置在所述第一區(qū)域中的所述另外的虛布線的圖形覆蓋率小于設(shè)置在所述第二區(qū)域中的所述虛布線的圖形覆蓋率。
14.一種制造半導(dǎo)體器件的方法，包括以下步驟在半導(dǎo)體襯底之上形成第一絕緣膜；在所述第一絕緣膜上形成布線槽和多個(gè)虛布線槽，所述布線槽具有預(yù)定位置，所述多個(gè)虛布線槽設(shè)置在第一區(qū)域之外但在所述布線槽附近除了所述第一區(qū)域之外的第二區(qū)域中，并具有小于等于0.5μm的寬度和大于等于25％的圖形孔徑比，所述第一區(qū)域由這樣的距離限定，該距離是與所述預(yù)定位置相距所述布線槽寬度的一半加上至少0.5μm所得到的距離；通過鍍敷在所述布線槽中形成布線并在所述虛布線槽中形成多個(gè)虛布線；在形成有所述布線和所述虛布線的所述第一絕緣膜之上形成第二絕緣膜；在所述第二絕緣膜中形成具有設(shè)置在所述預(yù)定位置處的中心的孔；以及在所述孔中形成插塞。
15.根據(jù)權(quán)利要求14的制造半導(dǎo)體器件的方法，其中所述布線具有大于等于0.3μm的寬度。
16.根據(jù)權(quán)利要求14的制造半導(dǎo)體器件的方法，其中所述虛布線具有大于等于0.01μm且小于等于0.3μm的寬度。
17.根據(jù)權(quán)利要求14的制造半導(dǎo)體器件的方法，其中所述虛布線具有大于等于25％且小于等于70％的圖形覆蓋率。
18.根據(jù)權(quán)利要求14的制造半導(dǎo)體器件的方法，還包括以下步驟形成多個(gè)另外的虛布線溝槽，其設(shè)置在所述第一區(qū)域中，且至少其寬度大于設(shè)置在所述第二區(qū)域中的所述虛布線槽的寬度或者其圖形孔徑比小于設(shè)置在所述第二區(qū)域中的所述虛布線槽的圖形孔徑比；通過鍍敷在所述另外的虛布線槽中形成另外的虛布線。
19.根據(jù)權(quán)利要求18的制造半導(dǎo)體器件的方法，其中設(shè)置在所述第一區(qū)域中的所述另外的虛布線槽的寬度大于設(shè)置在所述第二區(qū)域中的所述虛布線槽的寬度，且設(shè)置在所述第一區(qū)域中的所述另外的虛布線槽的圖形孔徑比小于設(shè)置在所述第二區(qū)域中的所述虛布線槽的圖形孔徑比。
20.根據(jù)權(quán)利要求14的制造半導(dǎo)體器件的方法，其中通過使用掩模形成所述布線槽和所述虛布線槽，所述掩模通過以下步驟獲得準(zhǔn)備表示所述布線的布線數(shù)據(jù)；向所述布線數(shù)據(jù)添加表示將要設(shè)置在除了所述布線之外的區(qū)域中的虛布線的數(shù)據(jù)；從對其添加了所述數(shù)據(jù)的所述布線數(shù)據(jù)刪除表示在所述第一區(qū)域中的所述虛布線的數(shù)據(jù)；以及根據(jù)從其刪除了所述數(shù)據(jù)的所述布線數(shù)據(jù)形成所述掩模。
全文摘要
一種半導(dǎo)體器件，具有半導(dǎo)體襯底；第一絕緣膜，設(shè)置在所述半導(dǎo)體襯底之上；第二絕緣膜，設(shè)置在所述第一絕緣膜之上；布線，設(shè)置在所述第一絕緣膜中并具有插塞連接部分；插塞，設(shè)置在所述第二絕緣膜中并連接到所述插塞連接部分；多個(gè)第一虛布線，設(shè)置在所述第一絕緣膜中的所述插塞連接部分附近的第一區(qū)域中；多個(gè)第二虛布線，設(shè)置在所述第一絕緣膜中除了所述插塞連接部分之外的所述布線附近的第二區(qū)域中，且至少其寬度小于所述第一虛布線的寬度或者其圖形覆蓋率大于所述第一虛布線的圖形覆蓋率。
文檔編號H01L21/768GK1953171SQ200610162720
公開日2007年4月25日 申請日期2006年10月23日 優(yōu)先權(quán)日2005年10月21日
發(fā)明者森田敏行, 西岡岳 申請人:株式會(huì)社東芝