專利名稱：柵控二極管非易失性存儲器制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可編程可擦除非易失性存儲器，特別是具有偏壓安排的電荷儲存存儲器，其可極靈敏地讀取存儲單元的電荷儲存結(jié)構(gòu)內(nèi)容。
背景技術(shù)：
在各式現(xiàn)代化設(shè)備中，使用了以電荷儲存結(jié)構(gòu)為基礎(chǔ)的電可編程可擦除非易失性存儲器技術(shù)，例如電可擦除編程只讀存儲器(EEPROM)及閃存。一些存儲單元結(jié)構(gòu)作為EEPROM及閃存。隨著集成電路尺寸的縮小，由于工藝的調(diào)整彈性及簡化，也相對提升對于以電荷陷獲介質(zhì)層為基礎(chǔ)的存儲單元結(jié)構(gòu)的關(guān)注。舉例而言，以電荷陷獲介質(zhì)層為基礎(chǔ)的各式存儲單元結(jié)構(gòu)包含PHINES、氮化物只讀存儲器(NROM)、及硅氧氮氧硅非易失性存儲器(SONOS)。這些存儲單元結(jié)構(gòu)在電荷陷獲介質(zhì)層(例如氮化硅)中，利用陷獲電荷以儲存數(shù)據(jù)。隨著陷獲到越多負(fù)凈電荷，存儲單元的臨界電壓也隨之增加?？蓮碾姾上莴@層移除負(fù)電，或增加正電，進而降低存儲單元的臨界電壓。
傳統(tǒng)存儲單元結(jié)構(gòu)依賴具有源極、漏極與柵極的晶體管結(jié)構(gòu)。然而，常見的晶體管結(jié)構(gòu)具有源極及漏極擴散區(qū)，其是被自校準(zhǔn)柵極兩側(cè)向分開的。此種側(cè)向分開為無法進一步縮小非易失性存儲器的一個主要因素。
因此，需要可進一步縮小及可高靈敏讀取的非易失性存儲單元。

發(fā)明內(nèi)容
本發(fā)明公開一種柵控二極管非易失存儲器器件、柵控二極管非易失存儲器器件陣列、操作柵控二極管非易失存儲器器件及柵控二極管非易失存儲器器件陣列的方法、及制造柵控二極管非易失存儲器器件及柵控二極管非易失存儲器陣列的方法。
此柵控二極管非易失存儲器器件具有電荷儲存結(jié)構(gòu)、介質(zhì)結(jié)構(gòu)及二極管結(jié)構(gòu)。電荷儲存結(jié)構(gòu)材料的示例包含浮動?xùn)艠O材料、電荷陷獲材料及納米晶體材料。視電荷儲存結(jié)構(gòu)的臨界電壓體系而定，電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)儲存一位或多位。
介質(zhì)結(jié)構(gòu)的至少一部份在電荷儲存結(jié)構(gòu)及二極管結(jié)構(gòu)之間，且至少一部份在電荷儲存結(jié)構(gòu)與柵極電壓源，如字線之間。二極管結(jié)構(gòu)具有第一節(jié)點及第二節(jié)點，以一結(jié)分隔該第一節(jié)點及該第二節(jié)點。示例的二極管結(jié)為同質(zhì)結(jié)、異質(zhì)結(jié)及漸變異質(zhì)結(jié)。包含第一節(jié)點及第二節(jié)點的二極管結(jié)構(gòu)的示例包含肖特基二極管及pn二極管。
第一節(jié)點及第二節(jié)點的至少一部份鄰近一個或多個儲存介質(zhì)結(jié)構(gòu)。二極管結(jié)構(gòu)具有一截面，其中，第二節(jié)點具有相對端，這些相對端以絕緣介質(zhì)層與鄰近的器件分隔。盡管此絕緣介質(zhì)隔離第二節(jié)點的相對端，但第二節(jié)點可能與相鄰器件連接。舉例來說，若相鄰器件也是柵控二極管非易失存儲器器件，第二節(jié)點超越絕緣介質(zhì)層的較低部分，可能通過每一相鄰器件的第二節(jié)點而與相鄰器件連接。在這種方式中，同一位線結(jié)合流經(jīng)二極管結(jié)構(gòu)原本以絕緣介質(zhì)層分隔的電流。在其它實施例中，第二節(jié)點連接一位線，此位線不同于連接該相鄰器件的第二節(jié)點的位線。在這個例子中，第二節(jié)點不具有超越絕緣介質(zhì)層而與相鄰器件連接的較低部分。
額外的邏輯電路可施加偏壓安排，以確定電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)，及測量流經(jīng)處于反向偏置的二極管結(jié)構(gòu)的讀取電流，以確定電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。讀取電流包含帶至帶讀取電流分量。
以邏輯電路施加的偏壓安排在柵控二極管非易失存儲器器件中產(chǎn)生多個電壓差，如柵極電壓源(典型地為字線)與二極管結(jié)構(gòu)的第二節(jié)點之間的電壓差，及在二極管結(jié)構(gòu)的第一節(jié)點及第二節(jié)點之間的另一電壓差。由此偏壓安排產(chǎn)生的這些電壓差產(chǎn)生足夠的帶至帶隧穿電流，供測量讀取電流，以確定電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。在此時，這些電壓差不會改變電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。在一示例中，柵極與第二節(jié)點之間的電壓差至少約為10伏特，且在第一節(jié)點與第二節(jié)點之間的電壓差至少為2伏特。
除了偏壓安排供讀取柵控二極管非易失存儲器器件的內(nèi)容之外，可施加其它偏壓安排以改變柵控二極管非易失存儲器器件的內(nèi)容。舉例來說，其它偏壓安排通過在電荷儲存結(jié)構(gòu)增加凈正電荷及在電荷儲存結(jié)構(gòu)增加凈負(fù)電荷，以調(diào)整電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。用于在電荷儲存結(jié)構(gòu)內(nèi)增加凈正電荷的示例電荷移動機制為帶至帶熱空穴隧穿及負(fù)富勒—諾得漢隧穿。電子移動可以在電荷儲存結(jié)構(gòu)及二極管結(jié)構(gòu)之間，或在電荷儲存結(jié)構(gòu)與柵極之間，或在兩者之間。
用于在電荷儲存結(jié)構(gòu)內(nèi)增加凈負(fù)電荷的例示電荷移動機制為帶至帶熱電子隧穿及負(fù)富勒—諾得漢隧穿。電子移動可以在電荷儲存結(jié)構(gòu)及二極管結(jié)構(gòu)之間，或在電荷儲存結(jié)構(gòu)與柵極電壓源之間，或在兩者之間。
非易失存儲器器件集成電路的例示包含柵控二極管非易失存儲器器件陣列。在一些實施例中，為了增加儲存密度，多個陣列各自垂直移置以將之結(jié)合。視使用的地址體系而定，柵極電壓源(典型地為字線)、二極管結(jié)構(gòu)的第一節(jié)點及二極管結(jié)構(gòu)的第二節(jié)點在垂直移置的不同陣列之間相互連接或分隔。一般來說，相互連接的程度較大，則簡化地址及制造、但代價是提高了額外電路充電及放電所消耗的電力。
在相互連接的體系中，不同陣列的字線相互連接，但是不同陣列的第一節(jié)點及第二節(jié)點則分隔。在其它相互連接的體系中，不同陣列的字線分隔，但是不同陣列的第一節(jié)點及第二節(jié)點相互連接。在其它相互連接的體系中，不同陣列的字線及不同陣列的第一節(jié)點及第二節(jié)點分隔。
柵控二極管非易失存儲器單元陣列的一些實施例包含二極管行、柵極列及非易失儲存結(jié)構(gòu)。每一二極管行具有第一節(jié)點行及第二節(jié)點行，以結(jié)分隔。第二節(jié)點的相對端以絕緣介置層與鄰近器件分隔。柵極列與二極管行在交會處重迭。這些交會處為非易失儲存結(jié)構(gòu)的位置。這些非易失儲存結(jié)構(gòu)典型為非易失儲存結(jié)構(gòu)行的一部份。
每一非易失儲存結(jié)構(gòu)具有電荷儲存結(jié)構(gòu)及一個或多個儲存介質(zhì)結(jié)構(gòu)。介質(zhì)結(jié)構(gòu)至少一部份在電荷儲存結(jié)構(gòu)及特定二極管行之間的交會處，至少一部份在電荷儲存結(jié)構(gòu)及特定柵極行之間的交會處，以及至少一部份與特定二極管行的第一節(jié)點行及第二節(jié)點行在交接處相鄰。
盡管此絕緣介質(zhì)隔離第二節(jié)點行的相對端，但第二節(jié)點行仍可能與相鄰器件連接。舉例來說，在超越絕緣介質(zhì)層的第二節(jié)點行的較低部分，可通過相鄰二極管行的第二節(jié)點行與相鄰二極管行連接。在此方式中，同一位線結(jié)合流經(jīng)二極管結(jié)構(gòu)原本以絕緣介質(zhì)層分隔的電流。在其它實施例中，第二節(jié)點行連接一位線，此位線不同于連接該相鄰二極管行的第二節(jié)點行的位線。在這個例子中，第二節(jié)點行不具有超越絕緣介質(zhì)層而與相鄰二極管行連接的較低部分。
在一些實施例中，襯底區(qū)域為半導(dǎo)體襯底中的阱。在其它實施例中，襯底區(qū)域僅為半導(dǎo)體襯底。
在其它實施例中，非易失存儲器單元具有浮動?xùn)艠O設(shè)計或納米晶體設(shè)計。在其它實施例中，非易失存儲器單元具有電荷陷獲材料設(shè)計。
本發(fā)明的一實施例為提供一種非易失性存儲器器件集成電路的制造方法，該器件包括有著第一二極管節(jié)點及第二二極管節(jié)點的二極管。此方法包含以下步驟形成該集成電路的隔離介質(zhì)區(qū)域，以分隔該器件與鄰近的器件的步驟。
施加第一類型的電荷于該集成電路內(nèi)，以形成該第一二極管節(jié)點于該隔離介質(zhì)區(qū)域之間的步驟，該集成電路的該第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，該第二二極管節(jié)點與相鄰的器件由該隔離介質(zhì)區(qū)域分隔，該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，該結(jié)被該隔離介質(zhì)區(qū)域覆蓋。
移除一部份覆蓋該結(jié)的該隔離介質(zhì)區(qū)域的步驟。
形成電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)于該集成電路上的步驟，該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間。
形成該柵極電壓源于該集成電路上的步驟。
本發(fā)明的另一實施例為提供一種制造非易失性存儲器器件陣列于集成電路中的方法，每一該器件包括有著第一二極管節(jié)點及第二二極管節(jié)點的二極管。此方法包含以下的步驟形成該集成電路的隔離介質(zhì)行的步驟，以分隔該器件與鄰近行的器件。
施加第一類型的電荷于該集成電路內(nèi)，以形成該第一二極管節(jié)點于該隔離介質(zhì)行之間的步驟。該集成電路的每一該第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，每一該器件的該第二二極管節(jié)點與相鄰的器件由該隔離介質(zhì)行分隔，每一該器件的該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，每一該器件的該結(jié)被該隔離介質(zhì)行覆蓋。
移除一部份覆蓋每一該器件的該結(jié)的該隔離介質(zhì)行的步驟。
形成每一該器件的電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)的步驟。該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間。
形成字線以提供該柵極電壓源于該集成電路的每一該器件上的步驟。
其它的實施例單元包括利用本發(fā)明所公開的工藝而形成的產(chǎn)品。
申請人在此將一些相關(guān)的專利申請并入?yún)⒖忌暾堄?004年12月28日的美國專利申請?zhí)?1/024,239、申請于2004年12月28日的美國專利申請?zhí)?1/023,747、申請于2004年12月28日的美國專利申請?zhí)?1/024,075、申請于2004年10月26日的美國專利申請?zhí)?0/973,176、申請于2004年09月09日的美國暫時專利申請?zhí)?0/608,528、申請于2004年09月09日的美國暫時專利申請?zhí)?0/608,455、申請于2004年10月26日的美國專利申請?zhí)?0/973,593、申請于2005年07月28日的美國專利申請?zhí)?1/191,365、申請于2005年07月28日的美國專利申請?zhí)?1/191,366、申請于2005年07月28日的美國專利申請?zhí)?1/191,329、申請于2005年07月28日的美國專利申請?zhí)?1/191,367、申請于2005年12月09日的美國專利申請?zhí)?1/298,912、申請于2005年12月09日的美國專利申請?zhí)?1/299,310。
通過參考下列附圖、實施方法及權(quán)利要求書將可了解本發(fā)明的其它方面及優(yōu)點。


圖1為柵控二極管非易失性存儲器單元的簡化圖。
圖2A、圖2B及圖2C為柵控二極管非易失性存儲器單元的簡化圖，顯示了各式材料的電荷儲存結(jié)構(gòu)。
圖3A、圖3B、圖3C及圖3D為柵控二極管非易失性存儲器單元的簡化圖，顯示了各式二極管結(jié)構(gòu)的實施例，例如pn二極管及肖特基。
圖4A及圖4B為柵控二極管非易失性存儲器單元的簡化圖，顯示具有同質(zhì)結(jié)的pn二極管實施例。
圖5為柵控二極管非易失性存儲器單元的簡化圖，顯示具有異質(zhì)結(jié)的pn二極管實施例。
圖6A及圖6B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了電子隧穿注入。
圖7A及圖7B為柵控二極管非易失性存儲器單元操作的簡化圖，進行帶至帶的熱電子注入。
圖8A及圖8B為柵控二極管非易失性存儲器單元操作的簡化圖，進行空穴隧穿注入。
圖9A及圖9B為柵控二極管非易失性存儲器單元操作的簡化圖，進行帶至帶的熱空穴注入。
圖10A及圖10B為柵控二極管非易失性存儲器單元操作的簡化圖，進行帶至帶檢測，其具有不同數(shù)量的正凈電荷或負(fù)凈電荷的電荷儲存結(jié)構(gòu)特征。
圖11A及圖11B為柵控二極管非易失性存儲器單元操作的簡化圖，進行帶至帶檢測，其具有不同數(shù)量的正凈電荷或負(fù)凈電荷的電荷儲存結(jié)構(gòu)特征，且其二極管節(jié)點排列不同于圖10A及圖10B。
圖12A及圖12B為具有及沒有相互連接的第二節(jié)點的相鄰柵控二極管非易失性存儲器單元的簡化圖。
圖13A及圖13B為柵控二極管非易失性存儲器單元陣列的簡化圖，其具有相互連接的第二節(jié)點行，進行價電子帶至傳導(dǎo)帶的檢測。
圖14A及圖14B為柵控二極管非易失性存儲器單元陣列的簡化圖，其不具相互連接的第二節(jié)點行，進行價電子帶至傳導(dǎo)帶的檢測。
圖15A及圖15B為柵控二極管非易失性存儲器單元陣列的簡化圖，其具相互連接的第二節(jié)點行，進行價電子帶至傳導(dǎo)帶的檢測，其中，此二極管結(jié)構(gòu)的摻雜安排不同于圖13A、13B、14A及14B。
圖16A及圖16B為柵控二極管非易失性存儲器單元陣列的簡化圖，其不具有相互連接的第二節(jié)點行，進行價電子帶至傳導(dǎo)帶的檢測，其中，此二極管結(jié)構(gòu)的摻雜安排不同于圖13A、13B、14A及14B。
圖17A及圖17B為不具相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中在所選擇的單元上執(zhí)行電子隧穿注入。
圖18A、圖18B及圖18C為不具有相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中在選擇的單元執(zhí)行帶至帶熱空穴注入。
圖19A、圖19B及圖19C為多個陣列的柵控二極管非易失存儲器單元的分解圖，在不同的陣列之間具有不同方式相互連接的字線、第一節(jié)點行及第二節(jié)點行。
圖20為集成電路的簡單圖式，其具有柵控二極管非易失存儲器單元的陣列及控制電路。
圖21A至圖21H說明多個陣列的柵控二極管非易失存儲器單元的簡單工藝流程圖。
圖22A及圖22B為不具有相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中在選擇的單元執(zhí)行帶至帶檢測。
圖23A至圖23H說明一個陣列的柵控二極管非易失存儲器單元的簡單工藝流程圖。
圖24為利用圖24A到H工藝所形成的一個陣列的柵控二極管非易失存儲器單元的簡單示意圖。
主要器件符號說明6、8阱區(qū)10 襯底12 光阻圖案14 淺溝渠16 絕緣氧化層18 離子布值20 擴散位線22 較淺的絕緣氧化層24 上氧化層26 氮化硅
28 下氧化層30 氧/氮/氧化(ONO)層32 字線102節(jié)點104節(jié)點106電荷儲存與介質(zhì)結(jié)合結(jié)構(gòu)110介電質(zhì)108柵極結(jié)構(gòu)202電荷陷獲材料結(jié)構(gòu)204浮動?xùn)?06電荷儲存結(jié)構(gòu)302第一節(jié)點304第二節(jié)點312第一節(jié)點314第二節(jié)點322第一節(jié)點324第二節(jié)點332第一節(jié)點334第二節(jié)點402第一節(jié)點404第二節(jié)點412第一節(jié)點414第二節(jié)點502第一節(jié)點504第二節(jié)點506過渡層結(jié)602第一節(jié)點603第一節(jié)點604第二節(jié)點605第二節(jié)點
606 電荷儲存結(jié)構(gòu)607 電荷儲存結(jié)構(gòu)608 柵極結(jié)構(gòu)1204第二節(jié)點1205第二節(jié)點1214共同節(jié)點結(jié)構(gòu)1900陣列1902陣列1910陣列1912陣列1920陣列1922陣列2000存儲器陣列2001列解碼器2002字線2003行解碼器2004位線2005總線2006方塊2007總線2008偏壓安排供應(yīng)電壓2009偏壓安排狀態(tài)機2011數(shù)據(jù)輸入線2015數(shù)據(jù)輸出線2050集成電路2102半導(dǎo)體襯底2104氧化層2112多晶硅層2113多晶硅結(jié)構(gòu)2114第二節(jié)點
2116氧化層2118氮化層2121n+型第一節(jié)點2123介質(zhì)結(jié)構(gòu)2132柵極多晶硅具體實施方式
圖1為柵控二極管非易失性存儲器單元的簡化圖。節(jié)點102及104形成由結(jié)分隔的二極管。結(jié)合的電荷儲存及介質(zhì)結(jié)構(gòu)106大致上包圍此二極管的第一節(jié)點102。此結(jié)合的電荷儲存及介質(zhì)結(jié)構(gòu)106的一部份也與此二極管的第二節(jié)點104相鄰。在此截面圖中，在此二極管第二節(jié)點104兩側(cè)的介質(zhì)110隔絕了二極管第二節(jié)點104與鄰近的器件，例如其它的柵控二極管非易失性存儲器單元。
圖2A、圖2B及圖2C為柵控二極管非易失性存儲器單元的簡化圖，顯示了各式材料的電荷儲存結(jié)構(gòu)。在圖2A中，電荷陷獲材料結(jié)構(gòu)202局部儲存電荷，此以接近二極管結(jié)的電荷陷獲材料上方的正電表示。氧化結(jié)構(gòu)則位于電荷陷獲材料結(jié)構(gòu)202與柵極結(jié)構(gòu)之間，同時也位于電荷陷獲材料結(jié)構(gòu)202及二極管結(jié)構(gòu)之間。介于電荷陷獲材料結(jié)構(gòu)202與柵極結(jié)構(gòu)間的介質(zhì)結(jié)構(gòu)，包含厚度5至10納米的二氧化硅及氮氧化硅，或其它包含氧化鋁的高介電常數(shù)材料。位于電荷陷獲材料結(jié)構(gòu)202及二極管結(jié)構(gòu)之間的代表性的介質(zhì)結(jié)構(gòu)包含約2到10納米厚的二氧化硅及氮氧化硅，或其它類似的高介電常數(shù)材料。
電荷陷獲結(jié)構(gòu)包含厚度約3至9納米的氮化硅，或其它包含金屬氧化物的高介電常數(shù)材料，例如氧化鋁、氧化鉿或其它材料。
在某些實施例中，柵極結(jié)構(gòu)包含功函數(shù)大于n型硅本征功函數(shù)的材料，其約大于4.1eV，而且較佳地約大于4.25eV，包括大于5eV。柵極材料包含p型多晶硅、氮化鈦、鉑及其它高功函數(shù)的金屬及材料。其它適用于實施例的相對高功函數(shù)的材料，包含金屬，例如釕(Ru)、銥(Ir)、鎳(Ni)、鈷(Co)，金屬合金，例如鈦化釕(Ru-Ti)、鎳化鈦(Ni-Ti)，金屬氮化物及金屬氧化物，例如氧化釕(RuO2)，但不限于此。高功函數(shù)柵極材料與典型的n型多晶硅柵極相比，會造成電子隧穿的高注入勢壘。以二氧化硅作為外部介質(zhì)的n型多晶硅柵極，其注入勢壘約為3.15eV。因此，在所示技術(shù)的實施例中，作為柵極或外部介質(zhì)的材料，則具有高于3.15eV的注入勢壘，例如高于3.4eV，以高于4eV為佳。對于具二氧化硅外部介質(zhì)的p型多晶硅柵極，注入勢壘約為4.25eV，而相對于以二氧化硅作為外部介質(zhì)的n型多晶硅柵極的單元，聚集單元的臨界電壓約降低2伏特。
圖2B顯示柵控二極管非易失性存儲器單元，與圖2A的柵控二極管非易失性存儲器單元相似，但具有浮動?xùn)艠O204，浮動?xùn)艠O通常以多晶硅制成。圖2C顯示柵控二極管非易失性存儲器單元，與圖2A的柵控二極管非易失性存儲器單元相似，但具有納米微粒電荷儲存結(jié)構(gòu)206。
每一電荷儲存結(jié)構(gòu)可儲存一位或多位。舉例而言，若每一電荷儲存結(jié)構(gòu)儲存兩位，那么柵控二極管非易失性存儲器單元會儲存四個不連續(xù)階的電荷。
在某些實施例中，編程指使更多正凈電荷儲存于電荷陷獲結(jié)構(gòu)中，例如在電荷儲存結(jié)構(gòu)中增加空穴或移除電子；而擦除則指使更多負(fù)凈電荷儲存于電荷儲存結(jié)構(gòu)中，例如在電荷陷獲結(jié)構(gòu)中增加電子或移除空穴。然而，在另一實施例中，編程指使儲存于電荷儲存結(jié)構(gòu)中的凈電荷值更負(fù)，而擦除指使儲存于電荷儲存結(jié)構(gòu)中的凈電荷值更正。使用各式電荷移動機制，例如帶至帶隧穿引導(dǎo)熱載流子注入，電場引導(dǎo)隧穿及直接由襯底隧穿。
圖3A、圖3B、圖3C及圖3D為柵控二極管非易失性存儲器單元的簡化圖，顯示了各式二極管結(jié)構(gòu)的實施例，例如pn二極管與肖特基二極管。在圖3A及圖3B中，二極管結(jié)構(gòu)為pn二極管。在圖3A中，被電荷儲存及介質(zhì)結(jié)合結(jié)構(gòu)所圍繞的第一節(jié)點302，為n型摻雜，而且第二節(jié)點304為p型摻雜。圖3B的柵控二極管非易失性存儲器單元交換了圖3A的節(jié)點材料，因此被電荷儲存及介質(zhì)結(jié)合結(jié)構(gòu)所圍繞的第一節(jié)點312，為p型摻雜，而且第二節(jié)點314為n型摻雜。在圖3C及圖3D中，二極管結(jié)構(gòu)為肖特基二極管。圖3C中，被電荷儲存及介質(zhì)結(jié)合結(jié)構(gòu)所圍繞的第一節(jié)點322，為金屬材料，第二節(jié)點324為半導(dǎo)體材料。圖3D的柵控二極管非易失性存儲器單元交換了圖3C的節(jié)點材料，因此被電荷儲存及介質(zhì)的結(jié)合結(jié)構(gòu)所圍繞的第一節(jié)點332，為半導(dǎo)體材料，第二節(jié)點334為金屬材料。
圖4A及圖4B為柵控二極管非易失性存儲器單元的簡化圖，顯示具有同質(zhì)結(jié)的pn二極管實施例。在圖4A中，二極管結(jié)構(gòu)的第一節(jié)點402及第二節(jié)點404兩者皆為硅。圖4B中，二極管結(jié)構(gòu)的第一節(jié)點412及第二節(jié)點414兩者皆為鍺。由于和硅相比，鍺具有較小的帶隙，因此利用圖4B的柵控二極管非易失性存儲器單元的結(jié)構(gòu)，可產(chǎn)生比圖4A大的帶至帶電流。無論作為同質(zhì)結(jié)二極管結(jié)構(gòu)的材料是什么，二極管結(jié)構(gòu)可為單晶或多晶。由于可于垂直方向沉積多層存儲單元，因此多晶設(shè)計可有較大的存儲單元密度。
圖5為柵控二極管非易失性存儲器單元的簡化圖，顯示具有異質(zhì)結(jié)的pn二極管實施例。被電荷儲存及介質(zhì)結(jié)合結(jié)構(gòu)所圍繞的第一節(jié)點502為鍺。第二節(jié)點504為硅。第一節(jié)點502及第二節(jié)點504以漸變的過渡層結(jié)506連接。
圖6A及圖6B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了電子隧穿注入。在圖6A中，電子隧穿注入機制使電子由偏置為10V的柵極結(jié)構(gòu)608移至電荷儲存結(jié)構(gòu)606。二極管第一節(jié)點偏置為10V或浮動，及二極管第二節(jié)點604偏置為10V。在圖6B中，電子隧穿注入機制使電子由偏置為-10V或浮動的二極管第一節(jié)點602，移至電荷儲存結(jié)構(gòu)606。柵極結(jié)構(gòu)608偏置為10V，及二極管第二節(jié)點604偏置為-10V。
圖7A及圖7B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了帶至帶的熱電子注入。在圖7A中，帶至帶的熱電子注入使電子由二極管結(jié)構(gòu)移至電荷儲存結(jié)構(gòu)606。n型第一二極管節(jié)點602偏置為0V，柵極結(jié)構(gòu)608偏置為10V，而電子-空穴對的空穴則流入的p+型第二節(jié)點604偏置為-5V。在圖7B中，帶至帶的熱電子注入使電子由二極管結(jié)構(gòu)移至電荷儲存結(jié)構(gòu)606。n型第二二極管節(jié)點604偏置為0V，柵極結(jié)構(gòu)608偏置為10V，而電子-空穴對的空穴所流入的p+型第一節(jié)點602偏置為-5V。
圖8A及圖8B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了空穴穿遂注入。在圖8A中，空穴穿遂注入機制使空穴由偏置為10V的柵極結(jié)構(gòu)608移至電荷儲存結(jié)構(gòu)606。第一二極管節(jié)點偏置為-10V或浮動，及第二二極管節(jié)點604偏置為-10V。在圖8B中，空穴穿遂注入機制使空穴由偏置為10V或浮動的第一二極管節(jié)點602，移至電荷儲存結(jié)構(gòu)606。柵極結(jié)構(gòu)608偏置為-10V，及第二二極管節(jié)點604偏置為10V。
圖9A及圖9B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了帶至帶的熱空穴注入。在圖9A中，帶至帶的熱空穴注入使空穴由二極管結(jié)構(gòu)移至電荷儲存結(jié)構(gòu)606。p型第一二極管節(jié)點602偏置為0V，柵極結(jié)構(gòu)608偏置為-10V，及電子-空穴對的電子流入的n+型第二節(jié)點604偏置為5V。在圖9B中，帶至帶的熱空穴注入使電子由二極管結(jié)構(gòu)移至電荷儲存結(jié)構(gòu)606。p型第二二極管節(jié)點604偏置為0V，柵極結(jié)構(gòu)608偏置為-10V，及電子-空穴對的電子所流入的n+型第一節(jié)點602偏置為5V。
由于結(jié)合了垂直及側(cè)向電場，流過二極管結(jié)構(gòu)的帶至帶電流，以極高的準(zhǔn)確度確定了電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。較大垂直及側(cè)向電場可引起較大的帶至帶電流。偏壓安排提供于不同的端點，因此使能帶可充分彎曲，以產(chǎn)生二極管結(jié)構(gòu)中帶至帶的電流，且同時能保持二極管節(jié)點間的電位差夠低，使得編程或擦除不會發(fā)生。
在偏壓安排的各種實施例中，二極管結(jié)構(gòu)逆向偏置。此外，此柵極結(jié)構(gòu)的偏置導(dǎo)致能帶能夠足夠地彎曲，而使整個二極管結(jié)構(gòu)上均能發(fā)生帶至帶的隧穿。在二極管結(jié)構(gòu)節(jié)點之一的高摻雜濃度，使空間電荷區(qū)域產(chǎn)生較高的電荷密度，而使空間電荷區(qū)域的長度縮短，當(dāng)其上的電壓改變時，能提供顯著的能帶彎曲。在二極管結(jié)構(gòu)結(jié)的一側(cè)上，價電子帶中的電子會遂穿禁帶(forbidden gap)，至二極管結(jié)構(gòu)結(jié)另一側(cè)的傳導(dǎo)帶，并朝電位坡下方漂移，深入n型二極管結(jié)構(gòu)節(jié)點。相似地，空穴會朝電位坡上方漂移，以遠離n型二極管結(jié)構(gòu)節(jié)點，及朝向p型二極管節(jié)點。
柵極結(jié)構(gòu)電壓可控制二極管結(jié)構(gòu)中鄰近介質(zhì)結(jié)構(gòu)這部份的電壓，此介質(zhì)結(jié)構(gòu)介于二極管結(jié)構(gòu)及電荷儲存結(jié)構(gòu)之間。隨著柵極結(jié)構(gòu)電壓更負(fù)，二極管結(jié)構(gòu)鄰近介質(zhì)結(jié)構(gòu)這部份的電壓也會變得更負(fù)，進而使此二極管結(jié)構(gòu)產(chǎn)生較深的帶彎曲。作為至少一些下列因素的結(jié)合的結(jié)果，帶至帶的電流更多(1)使彎曲能量帶一側(cè)的被占據(jù)的電子能階，與彎曲能量帶另一側(cè)的未被占據(jù)電子能階的重迭增加，(2)介于被占據(jù)電子能階及未被占據(jù)的電子能階間的勢壘寬度變窄(Sze，半導(dǎo)體器件物理(Physics of Semiconductor Devices)，1981)。
儲存于電荷儲存結(jié)構(gòu)的負(fù)凈電荷或正凈電荷進一步影響帶彎曲的程度。根據(jù)高斯定理，當(dāng)提供負(fù)電壓至與于二極管結(jié)構(gòu)相關(guān)的的柵極結(jié)構(gòu)時，鄰近于具有較高凈負(fù)電荷的電荷儲存結(jié)構(gòu)的部份二極管結(jié)構(gòu)會產(chǎn)生較強電場。相似地，當(dāng)提供正電壓至與于二極管結(jié)構(gòu)相關(guān)的柵極結(jié)構(gòu)時，鄰近于具有較高凈正電荷值的電荷儲存結(jié)構(gòu)的部份二極管結(jié)構(gòu)會產(chǎn)生較強電場。
不同的讀取偏壓安排，以及編程和擦除偏壓安排嚴(yán)格地保持平衡。就讀取而言，二極管結(jié)構(gòu)終端間的電位差不應(yīng)使多數(shù)的電荷載流子通過介質(zhì)到電荷儲存結(jié)構(gòu)，進而影響電荷儲存狀態(tài)。相反地，對于編程及擦除而言，二極管結(jié)構(gòu)終端間的電位差應(yīng)足夠使多數(shù)的電荷載流子通過介質(zhì)，進而利用帶至帶熱載流子注入影響電荷儲存狀態(tài)圖10A及圖10B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了帶至帶檢測，其具有不同數(shù)量的正凈電荷或負(fù)凈電荷的電荷儲存結(jié)構(gòu)特征。在圖10A及圖10B中，帶至帶檢測機制在二極管結(jié)構(gòu)中，產(chǎn)生了電子-空穴對。所產(chǎn)生的電子流入偏置為2V的n+型第一二極管節(jié)點602，而產(chǎn)生的空穴則流入偏置為0V的p型第二二極管節(jié)點604。柵極結(jié)構(gòu)608則偏置為-10V。在圖10A中，利用介于n+型第一二極管節(jié)點602及p型第二二極管節(jié)點604間的二極管結(jié)構(gòu)結(jié)，電荷儲存結(jié)構(gòu)606相對儲存較多的負(fù)凈電荷。在圖10B中，利用介于n+型第一二極管節(jié)點602及p型第二二極管節(jié)點604間的二極管結(jié)構(gòu)結(jié)，電荷儲存結(jié)構(gòu)606相對儲存較多的正凈電荷。與圖10B相比，圖10A在二極管結(jié)構(gòu)中會產(chǎn)生較大的帶彎曲及較大的帶至帶檢測電流。
圖11A及圖11B為柵控二極管非易失性存儲器單元操作的簡化圖，顯示了帶至帶檢測，其具有不同數(shù)量的正凈電荷或負(fù)凈電荷的電荷儲存結(jié)構(gòu)特征，但是其二極管節(jié)點排列不同于圖10A及圖10B。尤其是，被電荷儲存及介質(zhì)的結(jié)合結(jié)構(gòu)所圍繞的二極管結(jié)構(gòu)的第一節(jié)點602為p+型，而二極管結(jié)構(gòu)的第二節(jié)點604為n型。帶至帶檢測機制在二極管結(jié)構(gòu)中，產(chǎn)生了電子-空穴對。所產(chǎn)生的空穴流入偏置為-2V的p+型第一二極管節(jié)點602，而產(chǎn)生的電子則流入偏置為0V的n型第二二極管節(jié)點604。柵極結(jié)構(gòu)608則偏置為10V。在圖11A中，利用介于p+型第一二極管節(jié)點602及n型第二二極管節(jié)點604間的二極管結(jié)構(gòu)結(jié)，電荷儲存結(jié)構(gòu)606相對儲存較多的負(fù)凈電荷。在圖11B中，利用介于p+型第一二極管節(jié)點602及n型第二二極管節(jié)點604間的二極管結(jié)構(gòu)結(jié)，電荷儲存結(jié)構(gòu)606相對儲存較多正凈電荷。與圖11A相比，圖10B在二極管結(jié)構(gòu)中會產(chǎn)生較大的帶彎曲及較大的帶至帶檢測電流。
在其它實施例中，較濃的摻雜節(jié)點為二極管結(jié)構(gòu)的第二節(jié)點，而較淡的摻雜節(jié)點為大致上被電荷儲存及介質(zhì)的結(jié)合結(jié)構(gòu)所圍繞的二極管結(jié)構(gòu)的第一節(jié)點。
圖12A及圖12B為具有及沒有相互連接的第二節(jié)點相鄰柵控二極管非易失性存儲器單元的簡化圖。在圖12A中，相鄰柵控二極管非易失性存儲器單元分別具有第二節(jié)點1204及1205。相鄰的柵控二極管易失存儲器單元的兩個第二節(jié)點1204及1205皆延伸超越使第二節(jié)點1204及1205的上半部分隔的氧化層，且連接至共同節(jié)點結(jié)構(gòu)1214。此共同節(jié)點結(jié)構(gòu)作為用于相鄰的柵控二極管易失存儲器單元的同一位線。在圖12B中，相鄰的柵控二極管易失存儲器單元的第二節(jié)點1204及1205皆未延伸超越使第二節(jié)點1204及1205分隔的氧化層。每一個第二節(jié)點1204及1205作為獨立的位線，且兩個第二節(jié)點1204及1205并未作為同一位線。
圖13A及圖13B為柵控二極管非易失性存儲器單元陣列的簡化圖，其具相互連接的第二節(jié)點行，以進行價電子帶至傳導(dǎo)帶的檢測。實質(zhì)上由結(jié)合的電荷儲存及介質(zhì)構(gòu)圍繞的第一節(jié)點行為n型，而二極管結(jié)構(gòu)的第二節(jié)點行為p型。相鄰的柵控二極管易失存儲器單元的第二節(jié)點行皆延伸超越使第二節(jié)點行的上半部分隔的氧化層，且連接至共同位線結(jié)構(gòu)。在圖13A中，二極管結(jié)構(gòu)的第一節(jié)點行顯示為位線標(biāo)號DL1至DL6，第二節(jié)點行顯示為位線標(biāo)號CL，且字線顯示為字線標(biāo)號WL1至WL6。在圖13B中，將電壓施加于二極管行及字線。第一節(jié)點行DL3偏置為2伏特，且剩余的第一節(jié)點行偏置為0伏特。第二節(jié)點行偏置為0伏特。字線WL5偏置為-10伏特，且剩余的字線偏置為0伏特。由此，在字線WL5及第一節(jié)點行DL3的交會處的柵極二極管存儲器單元，執(zhí)行帶至帶檢測操作。通過測量流經(jīng)第一節(jié)點行DL3或第二節(jié)點行CL的電流，以確定柵極二極管存儲器單元的電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。
圖14A及圖14B為柵控二極管非易失性存儲器單元陣列的簡化圖，其不具相互連接的第二節(jié)點行，來進行價電子帶至傳導(dǎo)帶的檢測。和圖13A及圖13B中第二節(jié)點行的相互連接共同位線結(jié)構(gòu)不同，在圖14A及圖14B中二極管結(jié)構(gòu)的相鄰第二節(jié)點行作為獨立的位線。在圖14A中，二極管結(jié)構(gòu)的第二節(jié)點行顯示為位線標(biāo)號CL1至CL6。在圖14B中，將電壓施加于二極管行及字線。第一節(jié)點行DL3偏置為2伏特，且其余的第一節(jié)點行偏置為0伏特。第二節(jié)點行偏置為0伏特。字線WL5偏置為-10伏特，且其余的字線偏置為0伏特。由此，在字線WL5及第一節(jié)點行DL3/第二節(jié)點行CL3的交會處的柵極二極管存儲器單元，執(zhí)行帶至帶檢測操作。通過測量流經(jīng)第一節(jié)點行DL3或第二節(jié)點行CL3的電流，以確定柵極二極管存儲器單元的電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。
圖15A及圖15B為柵控二極管非易失性存儲器單元陣列的簡化圖，其具相互連接的第二節(jié)點行，以進行價電子帶至傳導(dǎo)帶的檢測，其中，此二極管結(jié)構(gòu)的摻雜安排不同于圖13A、圖13B、圖14A及圖14B。在圖15A及圖15B中，大致上由結(jié)合的電荷儲存及介質(zhì)結(jié)構(gòu)圍繞的二極管結(jié)構(gòu)的第一節(jié)點行結(jié)構(gòu)為p型，且第二節(jié)點行結(jié)構(gòu)為n型。與圖13A、圖13B相似，二極管結(jié)構(gòu)的相鄰第二節(jié)點行皆延伸超越使第二節(jié)點行的上半部分隔的氧化層，且連接至共同位線結(jié)構(gòu)。在圖15A中，二極管結(jié)構(gòu)的第一節(jié)點行顯示為位線標(biāo)號為DL1至DL6，二極管結(jié)構(gòu)的第二節(jié)點行顯示為位線標(biāo)號為CL，且字線編號為WL1至WL6。在圖15B中，將電壓施加于二極管行及字線。第一節(jié)點行DL3偏置為-2伏特，且其余的第一節(jié)點行偏置為0伏特。第二節(jié)點行偏置為0伏特。字線WL5偏置為10伏特，且其余的字線偏置為0伏特。由此，在字線WL5及第一節(jié)點行DL3的交會處的柵極二極管存儲器單元，執(zhí)行帶至帶檢測操作。通過測量流經(jīng)第一節(jié)點行DL3或第二節(jié)點行CL的電流，以確定柵極二極管存儲器單元的電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。
圖16A及圖16B為柵控二極管非易失性存儲器單元陣列的簡化圖，其不具相互連接的第二節(jié)點行，來進行價電子帶至傳導(dǎo)帶的檢測，其中，此二極管結(jié)構(gòu)的摻雜安排與圖15A及圖15B相似。不像顯示于圖15A及圖15B中第二節(jié)點行的相互連接的位線結(jié)構(gòu)，在圖16A及圖16B二極管結(jié)構(gòu)中相鄰的第二節(jié)點行作為獨立的位線。在圖16A中，二極管結(jié)構(gòu)的第二節(jié)點行顯示為位線CL1至CL6。在圖16B中，將電置施加于二極管行及字線。第一節(jié)點行DL3偏置為-2伏特，且其余的第一節(jié)點行偏置為0伏特。第二節(jié)點行偏置為0伏特。字線WL5偏置為10伏特，且其余的字線偏置為0伏特。由此，在字線WL5及第一節(jié)點行DL3/第二節(jié)點行CL3的交會處的柵極二極管存儲器單元，執(zhí)行帶至帶檢測操作。通過測量流經(jīng)第一節(jié)點行DL3或第二節(jié)點行CL3的電流，以確定柵極二極管存儲器單元的電荷儲存結(jié)構(gòu)的電荷儲存狀態(tài)。
圖17A及圖17B為不具相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中，電子隧穿注入如同圖6般執(zhí)行，但是僅在所選擇的單元上執(zhí)行。在圖17A，電子隧穿注入機制使電子從偏置為-10伏特的柵極結(jié)構(gòu)608移動至電荷儲存結(jié)構(gòu)606及607。第一二極管節(jié)點602及603偏置為10伏特或浮動，第二二極管節(jié)點604及605偏置為10伏特。在圖17B，第一二極管節(jié)點602偏置為10伏特或浮動，但是第一二極管節(jié)點603偏置為-10伏特。電子隧穿注入機制選擇性地使電子從偏置為-10伏特的柵極結(jié)構(gòu)608移動至電荷儲存結(jié)構(gòu)606，而非電荷儲存結(jié)構(gòu)607。在其它實施例中，電子隧穿注入機制使電子從第一二極管節(jié)點至電荷儲存結(jié)構(gòu)，如圖6B所示，但在所選擇的單元上。在其它實施例中，空穴隧穿注入機制使空穴從柵極結(jié)構(gòu)移動至電荷儲存結(jié)構(gòu)，如圖8A所示，但在僅在所選擇的單元上執(zhí)行。在其它實施例中，熱空穴注入機制使空穴從第一二極管節(jié)點至電荷儲存結(jié)構(gòu)，如圖8B所示，但僅在所選擇的單元上執(zhí)行。
圖18A、18B及18C為不具有相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中，帶至帶熱空穴注入如同圖9B般執(zhí)行，但是僅在選擇的單元執(zhí)行。在圖18A，帶至帶熱空穴注入機制使空穴由二極管結(jié)構(gòu)移動至電荷儲存結(jié)構(gòu)606。p型第二二極管節(jié)點604及605偏置為0伏特，柵極結(jié)構(gòu)608偏置為-10伏特，且產(chǎn)生的電子洞對的電子流入偏置為5伏特的n+型第一節(jié)點602及603。在圖18B中，第一二極管節(jié)點602偏置為5伏特，但是第一二極管節(jié)點603偏置為0伏特。帶至帶熱空穴注入機制選擇性地使空穴從二極管結(jié)構(gòu)移動至電荷儲存結(jié)構(gòu)606，而非電荷儲存結(jié)構(gòu)607。圖18C也顯示帶至帶熱空穴注入，其選擇性地執(zhí)行于第一二極管節(jié)點602及第二二極管節(jié)點604所形成的二極管結(jié)構(gòu)，而非第一二極管節(jié)點603及第二二極管節(jié)點605所形成的二極管結(jié)構(gòu)(如圖18B所示)。然而，在圖18C中，第一二極管節(jié)點603偏置為5伏特，第二二極管節(jié)點偏置為5伏特。因為在第一二極管節(jié)點603及第二二極管節(jié)點605所形成的二極管結(jié)構(gòu)中，缺乏足夠的反向偏壓，因此，在此二極管結(jié)構(gòu)中帶至帶熱空穴注入機制仍缺乏。在其它實施例中，帶至帶熱空穴注入機制選擇性地使空穴從具有p型第一二極管節(jié)點及n+型第二二極管節(jié)點的二極管結(jié)構(gòu)，移動至電荷儲存結(jié)構(gòu)，如圖9A所示，但在所選擇的單元上執(zhí)行。在其它實施例中，帶至帶熱電子注入機制選擇性使電子從具有p+型第一二極管節(jié)點及n型第二二極管節(jié)點的二極管結(jié)構(gòu)，移動至電荷儲存結(jié)構(gòu)，如圖7B所示，但在所選擇的單元上執(zhí)行。在其它實施例中，帶至帶熱電子注入機制選擇性使電子從具有n型第一二極管節(jié)點及p+型第二二極管節(jié)點的二極管結(jié)構(gòu)，移動至電荷儲存結(jié)構(gòu)，如圖7A所示，但在所選擇的單元上執(zhí)行。
圖22A及22B為不具有相互連接的第二節(jié)點，相鄰的柵控二極管非易失存儲器單元的簡化圖，其中，帶至帶檢測如同圖10A及10B般執(zhí)行，但是僅在選擇的單元執(zhí)行。在圖22A，帶至帶熱空穴檢測機制在二極管結(jié)構(gòu)中產(chǎn)生電子空穴對，其中此二極管由偏置為2伏特的n+型第一二極管節(jié)點602及偏置為0伏特的p型第二二極管節(jié)點604所形成，產(chǎn)生的電子空穴對的電子流入n+型第一二極管節(jié)點602，且產(chǎn)生的空穴流入p型第二二極管節(jié)點604。帶至帶檢測電流表示凈正電荷或凈負(fù)電荷的數(shù)量，以描述電荷儲存結(jié)構(gòu)606的特征。柵極結(jié)構(gòu)608偏置為-10伏特。在偏置為0伏特的n+型第一二極管節(jié)點603及偏置為0伏特的p型第二二極管節(jié)點605所形成的二極管結(jié)構(gòu)中，用于指出電荷數(shù)量以描述電荷儲存結(jié)構(gòu)607特征的帶至帶檢測電流并未流動，這是因為沒有足夠的反向偏壓。圖22B也表示帶至帶檢測，其被選擇性地執(zhí)行于第一二極管節(jié)點602及第二二極管節(jié)點604所形成的二極管結(jié)構(gòu)，而非第一二極管節(jié)點603及第二二極管節(jié)點605所形成的二極管結(jié)構(gòu)，如圖22A所示。然而，在圖22B，第一二極管節(jié)點603偏置為2伏特，且第二二極管節(jié)點605偏置為2伏特。因為由第一二極管節(jié)點603及第二二極管節(jié)點605所形成的二極管結(jié)構(gòu)中仍缺乏足夠的反向偏置，帶至帶檢測機制仍然缺乏。在其它實施例中，帶至帶檢測機制選擇性地在具有p型第一二極管節(jié)點及n+型第二二極管節(jié)點(如第11A及圖11B所示)的二極管結(jié)構(gòu)中流動，但僅在所選擇的單元執(zhí)行。
圖19A、19B及19C為多個陣列的柵控二極管非易失存儲器單元的分解圖，在不同的陣列之間具有不同方式相互連接的字線、第一節(jié)點行及第二節(jié)點行。每一垂直配置的陣列如圖16A及圖16B顯示的陣列一般。雖然以絕緣氧化層1904分隔的這些垂直放置的多個陣列，為同一集成電路的一部份，將這多個陣列以分解圖顯示，以顯示出這多個陣列的所有字線及位線的標(biāo)示。
在圖19A中，不同陣列1900及1902的字線為相互連接。陣列1900的字線及陣列1902的字線皆標(biāo)示為WL1至WL6。然而，不同陣列的第一節(jié)點行及第二節(jié)點行是分隔的。陣列1900的第一節(jié)點行標(biāo)示為DL1至DL6，陣列1902的第一節(jié)點行標(biāo)示為DL7至DL12。陣列1900的第二節(jié)點行標(biāo)示為CL1至CL6，陣列1902的第二節(jié)點行標(biāo)示為CL7至CL12。
在圖19B中，不同陣列1910及1912的字線是分隔的。陣列1910的字線標(biāo)示為WL1至WL6，陣列1912的字線標(biāo)示為WL7至WL12。然而，不同陣列1910及1912的第一節(jié)點行及第二節(jié)點行為相互連接。陣列1910及陣列1912的第一節(jié)點行皆標(biāo)示為DL1至DL6，陣列1910及陣列1912的第二節(jié)點行皆標(biāo)示為CL1至CL6。
在圖19C中，不同陣列1920及1922的字線，及不同陣列1920及1922的第一節(jié)點行及第二節(jié)點行皆是分隔的。陣列1920的字線標(biāo)示為WL1-WL6，陣列1922的字線標(biāo)示為WL7-WL12。陣列1920的第一節(jié)點行標(biāo)示為DL1-DL6，陣列1922的第一節(jié)點行標(biāo)示為DL7-DL12。陣列1920的第二節(jié)點行標(biāo)示為CL1-CL6，陣列1922的第二節(jié)點行標(biāo)示為CL7-CL12。
在其它實施例中，多個陣列具有相互連接的第二節(jié)點行，使得多個陣列中特定一陣列具有共享位線結(jié)構(gòu)，供作為此陣列的第二節(jié)點行，或也可以作為所有陣列的第二節(jié)點行。在其它實施例中，第一節(jié)點行為n型，第二節(jié)點行為p型。
圖20為集成電路的簡單視圖，其具有柵控二極管非易失存儲器單元的陣列及控制電路。集成電路2050包含在半導(dǎo)體襯底上實現(xiàn)的存儲器陣列2000，其使用柵控二極管非易失存儲器單元。柵控二極管非易失存儲器單元陣列2000可能是獨立的單元、在陣列中相互連接或在多個陣列中相互連接的單元。行解碼器2001與多個字線2002連接，而多個字線2002在存儲器陣列2000中沿列安排。列解碼器2003與多個位線2004連接，而多個字線2004在存儲器陣列2000中沿行安排。在總線2005提供列解碼器2003及列解碼器2001地址。在方塊2006中的檢測放大器及數(shù)據(jù)輸入結(jié)構(gòu)通過數(shù)據(jù)總線2007而與列解碼器2003連接。通過數(shù)據(jù)輸入線2011而從集成電路2050上輸入/輸出端口提供數(shù)據(jù)，或從集成電路2050內(nèi)部或外部其它數(shù)據(jù)源提供數(shù)據(jù)給方塊2006中的數(shù)據(jù)輸入結(jié)構(gòu)。通過數(shù)據(jù)輸出線2015，可將方塊2006中檢測放大器的數(shù)據(jù)提供至集成電路2050上輸入/輸出端口，或至集成電路2050內(nèi)部或外部其它數(shù)據(jù)目的地。偏壓安排狀態(tài)機2009控制偏壓安排供應(yīng)電壓2008的運用，如擦除確認(rèn)及編程確認(rèn)電壓，及編程、擦除及讀取存儲器單元的安排，例如具有帶至帶電流。
圖21A到圖21H說明多個陣列的柵控二極管非易失存儲器單元的簡單工藝圖。圖21A顯示一結(jié)構(gòu)，此結(jié)構(gòu)具有p型多晶硅層2112于氧化層2104之上，氧化層2104于硅襯底2102之上。在圖21B中，形成犧牲氧化層2116及氮化層2118。執(zhí)行淺溝渠隔離工藝，產(chǎn)生多個p型多晶硅結(jié)構(gòu)2113。在圖21C中，將犧牲氧化層2116及氮化層2118移除。將多個p型多晶硅結(jié)構(gòu)2113進行離子植入，以產(chǎn)生柵控二極管非易失存儲器單元的p型第二節(jié)點2114及n+型第一節(jié)點2121。在圖21D中，形成結(jié)合的電荷儲存及介質(zhì)結(jié)構(gòu)2123與柵極多晶硅2132，完成柵控二極管非易失存儲器單元的第一陣列。在圖21E中，形成另一氧化層2104及另一p型多晶硅層2112。在圖21F至圖21H中，實質(zhì)上重復(fù)執(zhí)行圖21B至D圖的步驟，以形成柵控二極管非易失存儲器單元的另一陣列，從第一陣列垂直移置。
圖23A到H說明一個陣列的柵控二極管非易失存儲器單元的簡單工藝圖。圖23A顯示一襯底10上具有定義隔離鄰近器件的淺溝渠隔離的光阻圖案12。此襯底可以是p型或n型。圖23B顯示襯底10上的淺溝渠14在光阻圖案12之間蝕刻所形成。圖中的光阻圖案12已被除去。圖23C顯示絕緣氧化層16填入淺溝渠14內(nèi)以隔離鄰近的器件。圖23D顯示離子布值18。此離子布值18利用與不同的離子以產(chǎn)生襯底10內(nèi)深阱區(qū)8，和深阱區(qū)8內(nèi)的另一阱6。例如，假如襯底10是p型，則深阱區(qū)8是n型，而另一阱6也是p型?；蛘撸偃缫r底10是n型，則深阱區(qū)8是p型，而另一阱6也是n型。為了使圖形簡單起見，以下的圖示并不顯示多重阱區(qū)，也應(yīng)明了器件可以形成于阱區(qū)或是襯底之中。圖23E顯示擴散位線20也使用離子布值18形成于絕緣氧化層16之間。此擴散位線20使用與該阱區(qū)6(或是襯底10)電性類型相反的離子布值。圖23F顯示一部份的絕緣氧化層16被除去。此步驟利用浸泡酸或回蝕部份絕緣氧化層16以形成較淺的絕緣氧化層22。此較淺的絕緣氧化層22的表面低于擴散位線20與阱區(qū)6之間所形成的pn結(jié)。圖23G顯示包含上氧化層24、氮化硅26、下氧化層28的氧/氮/氧化(ONO)層30的形成。此氮化硅結(jié)構(gòu)在其它的實施例可被浮動?xùn)艠O或納米結(jié)晶所取代。因為此較淺的絕緣氧化層22的表面低于擴散位線20與阱區(qū)6之間所形成的pn結(jié)，此氧化/氮化/氧化(ONO)層30可以控制擴散位線20與阱區(qū)6之間所形成的pn結(jié)的電壓。圖23H顯示提供柵極電壓給器件的字線32的形成。n+或p+多晶硅薄膜被沉積然后蝕刻以形成多重字線。此柵極的材料可以是金屬柵極，如釕、鉬及鎢。
圖24為利用圖23A到H圖工藝所形成的一個陣列的柵控二極管非易失存儲器單元的簡單示意圖。
通過參考前面描述的技術(shù)及范例而公開本發(fā)明，應(yīng)該明白這些范例目的為說明而非限制，可預(yù)期本發(fā)明的其它變型及結(jié)合對本領(lǐng)域的技術(shù)人員是顯而易見的，這些變型及結(jié)合將涵蓋于本發(fā)明的精神及下列權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種非易失性存儲器器件集成電路的制造方法，該器件包括有著第一二極管節(jié)點及第二二極管節(jié)點的二極管，包含形成該集成電路的隔離介質(zhì)區(qū)域，以分隔該器件與鄰近的器件；施加第一類型的電荷于該集成電路內(nèi)，以形成該第一二極管節(jié)點于該隔離介質(zhì)區(qū)域之間，該集成電路的的該第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，該第二二極管節(jié)點與相鄰的器件由該隔離介質(zhì)區(qū)域分隔，該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，該結(jié)被該隔離介質(zhì)區(qū)域覆蓋；移除一部份覆蓋該結(jié)的該隔離介質(zhì)區(qū)域；形成電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)于該集成電路上，該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間；以及形成該柵極電壓源于該集成電路上。
2.如權(quán)利要求1所述的方法，其中該電荷儲存結(jié)構(gòu)有著由測量在反向偏置時介于該第一二極管節(jié)點與該第二二極管節(jié)點之間的電流所確定的電荷儲存狀態(tài)。
3.如權(quán)利要求1所述的方法，其中該第二二極管節(jié)點是該集成電路的阱區(qū)。
4.如權(quán)利要求1所述的方法，其中該第二二極管節(jié)點是該集成電路的襯底。
5.如權(quán)利要求1所述的方法，其中該第一二極管節(jié)點是存取該器件的位線的一部份。
6.如權(quán)利要求1所述的方法，其中由該第一二極管節(jié)點和該第二二極管節(jié)點所構(gòu)成的該二極管為肖特基二極管。
7.如權(quán)利要求1所述的方法，其中由該第一二極管節(jié)點和該第二二極管節(jié)點所構(gòu)成的該二極管為pn二極管。
8.如權(quán)利要求1所述的方法，其中該結(jié)為同質(zhì)結(jié)。
9.如權(quán)利要求1所述的方法，其中該結(jié)為異質(zhì)結(jié)。
10.如權(quán)利要求1所述的方法，其中該結(jié)為漸變結(jié)。
11.如權(quán)利要求1所述的方法，其中該電荷儲存結(jié)構(gòu)包含電荷陷獲材料。
12.如權(quán)利要求1所述的方法，其中該電荷儲存結(jié)構(gòu)包含浮動?xùn)艠O材料。
13.如權(quán)利要求1所述的方法，其中該電荷儲存結(jié)構(gòu)包含納米結(jié)晶材料。
14.如權(quán)利要求1所述的方法，其中該第一二極管節(jié)點和該第二二極管節(jié)點為至少為單晶、多晶和非晶之一。
15.一種于集成電路中的非易失性存儲器器件，包含該集成電路的隔離介質(zhì)區(qū)域，以分隔該器件與鄰近的器件；第一二極管節(jié)點于該隔離介質(zhì)區(qū)域之間，第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，該第二二極管節(jié)點與相連的器件由該隔離介質(zhì)區(qū)域分隔，該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，該結(jié)被該隔離介質(zhì)區(qū)域覆蓋；電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)于該集成電路上，該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間；以及該柵極電壓源于該集成電路上。
16.如權(quán)利要求15所述的器件，其中該電荷儲存結(jié)構(gòu)有著由測量在反向偏置時介于該第一二極管節(jié)點與該第二二極管節(jié)點之間的電流所確定的電荷儲存狀態(tài)。
17.一種在集成電路中制造非易失性存儲器器件陣列的方法，每一該器件包括有著第一二極管節(jié)點及第二二極管節(jié)點的二極管，包含形成該集成電路的隔離介質(zhì)行，以分隔該器件與鄰近行的器件；施加第一類型的電荷于該集成電路內(nèi)，以形成該第一二極管節(jié)點于該隔離介質(zhì)行之間，該集成電路的每一該第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，每一該器件的該第二二極管節(jié)點與相鄰的器件由該隔離介質(zhì)行分隔，每一該器件的該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，每一該器件的該結(jié)被該隔離介質(zhì)行覆蓋；移除一部份覆蓋每一該器件的該結(jié)的該隔離介質(zhì)行；形成每一該器件的電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)，該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間；以及形成字線以提供該柵極電壓源于該集成電路的每一該器件上。
18.如權(quán)利要求17所述的方法，其中該第一二極管節(jié)點為位線，該位線與存取該非易失性存儲器器件陣列的該字線互相垂直。
19.如權(quán)利要求17所述的方法，其中該電荷儲存結(jié)構(gòu)有著由測量在反向偏置時介于該第一二極管節(jié)點與該第二二極管節(jié)點之間的電流所確定的電荷儲存狀態(tài)。
20.一種在集成電路中的非易失性存儲器器件陣列，該陣列包含該集成電路的隔離介質(zhì)行，以分隔該器件與鄰近行的器件；第一二極管節(jié)點于該隔離介質(zhì)行之間，該集成電路的每一第二二極管節(jié)點與該相鄰的第一二極管節(jié)點有著相反的第二類型的電荷，每一該器件的該第二二極管節(jié)點與相鄰的器件由該隔離介質(zhì)行分隔，每一該器件的該第一二極管節(jié)點與該第二二極管節(jié)點由結(jié)分隔，每一該器件的該結(jié)被該隔離介質(zhì)行覆蓋；每一該器件的電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)，該電荷儲存結(jié)構(gòu)與一個或多個儲存介質(zhì)結(jié)構(gòu)覆蓋至少該結(jié)以及一部份鄰近于該結(jié)的該第一二極管節(jié)點與該第二二極管節(jié)點，所以該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該第一二極管節(jié)點與該第二二極管節(jié)點之間，且該一個或多個儲存介質(zhì)結(jié)構(gòu)至少一部份介于該電荷儲存結(jié)構(gòu)與該器件的柵極電壓源之間；以及字線以提供該柵極電壓源于該集成電路的每一該器件上。
21.如權(quán)利要求20所述的陣列，其中該第一二極管節(jié)點為位線，該位線與存取該非易失性存儲器器件陣列的該字線互相垂直。
22.如權(quán)利要求20所述的陣列，其中該電荷儲存結(jié)構(gòu)有著由測量在反向偏置時介于該第一二極管節(jié)點與該第二二極管節(jié)點之間的電流所確定的電荷儲存狀態(tài)。
全文摘要
一種具有電荷儲存結(jié)構(gòu)的柵控二極管非易失存儲器單元，包含具有額外柵極端的二極管結(jié)構(gòu)。示例的實施例包含獨立的存儲器單元、此類存儲器單元的陣列、操作此存儲器單元或存儲器單元的陣列的方法及其制造方法。
文檔編號H01L27/115GK1983565SQ20061016409
公開日2007年6月20日 申請日期2006年12月7日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者蔡文哲, 歐天凡, 賴二琨 申請人:旺宏電子股份有限公司