專利名稱：具有垂直分裂柵結(jié)構(gòu)的閃存裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。本發(fā)明尤其涉及一種具有垂直分裂柵(split gate)結(jié)構(gòu)的閃存裝置及其制造方法。
背景技術(shù)：
閃存是一種可編程只讀存儲器(PROM)，其中數(shù)據(jù)可以被電重寫。
由于存儲的信息在斷電時(shí)被保留，所以這種閃存被稱為非易失性存儲器。在此方面，這種閃存與動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)或靜態(tài)隨機(jī)存取存儲器(SRAM)不同。
根據(jù)單元陣列結(jié)構(gòu)，閃存可以被劃分為NOR型結(jié)構(gòu)和NAND型結(jié)構(gòu)，其中NOR型結(jié)構(gòu)的單元在位線(bit line)和地線(ground)之間是并聯(lián)排列的，而NAND型結(jié)構(gòu)的單元在位線和地線之間是串聯(lián)排列的。
由于在進(jìn)行讀取操作時(shí)，可以提供高速隨機(jī)存取，因此具有并聯(lián)結(jié)構(gòu)的NOR型閃存被廣泛用于啟動(dòng)移動(dòng)電話。
盡管讀取速度低，但是由于寫入速度高，因此具有串聯(lián)結(jié)構(gòu)的NAND型閃存適用于存儲數(shù)據(jù)，并且有利于最小化。
此外，閃存根據(jù)存儲單元的結(jié)構(gòu)可以被劃分為堆疊柵極型和分裂柵型，并且根據(jù)電荷存儲層的形狀可以被劃分為浮置柵極裝置和硅-氧化物-氮化物-氧化物-硅(SONOS)裝置。
同時(shí)，設(shè)計(jì)NOR型閃存，以使存儲單元并聯(lián)連接于位線。
因此，如果單元晶體管的閾值電壓比施加在未選擇的存儲裝置的控制柵電極上的電壓(通常，0V)低，則不管選擇的存儲裝置是開或關(guān)，電流都流過源極與柵極之間。因此，會(huì)發(fā)生這樣的故障，即所有存儲器裝置被讀取為開狀態(tài)。
此外，為了在運(yùn)行程序時(shí)通過溝道熱載流子注射產(chǎn)生所需電壓，需要一種高容量升壓電路。
為了解決這一問題，提出了一種通常被稱為分裂柵的柵結(jié)構(gòu)。圖1示意性地示出了存儲單元晶體管的一部份，其中形成具有兩重晶硅結(jié)構(gòu)的分裂柵。參照圖1，源極擴(kuò)散區(qū)12s和漏極擴(kuò)散區(qū)12d形成于襯底10的有源區(qū)中。浮置柵極16通過漏極擴(kuò)散區(qū)12d周圍的絕緣層14形成于襯底10的上方。此外，控制柵極22從上部延伸至浮置柵極16的側(cè)壁，并且在其一端上形成為平行于襯底10。控制柵極22通過柵間絕緣層18與浮置柵極16絕緣。在襯底10和控制柵極22之間插入隧道絕緣層20。
在如圖1所示的具有分裂柵結(jié)構(gòu)的存儲裝置中，當(dāng)電壓Vth和Vpp分別施加在控制柵極22和漏極擴(kuò)散區(qū)12d時(shí)，電流從源極擴(kuò)散區(qū)12s流向漏極擴(kuò)散區(qū)12d。產(chǎn)生電流的電子借助于來自浮置柵極16的靜電作用力，通過絕緣層注入浮置柵極16，從而運(yùn)行程序。此外，當(dāng)高電壓施加在控制柵極22上時(shí)，并且源極擴(kuò)散區(qū)和漏極擴(kuò)散區(qū)12s和12d接地時(shí)，在浮置柵極16中充電的電子借助于施加在控制柵極22上的高電壓，從浮置柵極16a產(chǎn)生Fowler-Nordheim(F-N)遂穿，從而擦除數(shù)據(jù)。
但是，在分裂柵裝置中，由于控制柵極的溝道是通過光刻工藝形成的，因此很難準(zhǔn)確控制溝道的長度。因此，當(dāng)驅(qū)動(dòng)控制柵極時(shí)，電壓和電流將不可避免地變化。此外，控制柵極的一端沿襯底表面平行形成，因此，在減小單元大小方面有局限。

發(fā)明內(nèi)容
因此，本發(fā)明旨在提供一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置及其制造方法，其中存儲單元的大小被顯著地減小。
根據(jù)本發(fā)明的一方面，提供一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置的制造方法。該方法包括以下步驟(a)在半導(dǎo)體襯底的有源區(qū)形成包括一對相對側(cè)壁的第一溝槽；(b)分別在該第一溝槽的該對側(cè)壁上形成一對相對的浮置柵極；(c)在該對浮置柵極之間暴露的第一溝槽中間處形成包括一對相對側(cè)壁的第二溝槽；(d)在成對的浮置柵極160a的該對側(cè)壁和該第二溝槽的該對側(cè)壁上形成一對相對的控制柵極；(e)在該對控制柵極之間暴露的第二溝槽底部形成共同源極擴(kuò)散區(qū)；以及(f)在鄰近于該對浮置柵極鄰近的有源區(qū)中形成漏極擴(kuò)散區(qū)。
該方法在步驟(b)之前還包括形成隧道絕緣層的步驟，其中該隧道絕緣層插入在該第一溝槽和該浮置柵極之間。該方法在步驟(d)之前還包括形成柵間介電層的步驟，其中該柵間介電層插入在該浮置柵極和該控制柵極之間。并且，該方法在步驟(e)之前還可以包括在成對控制柵極的第一側(cè)壁上形成一對相對的絕緣間隔件。另外，該方法在步驟(e)之前還可以包括在該對絕緣間隔件之間形成電連接于該共同源極擴(kuò)散區(qū)的共同源線。
根據(jù)本發(fā)明的另一方面，提供一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置。該閃存裝置包括第一溝槽，形成于半導(dǎo)體襯底的有源區(qū)中，并且包括一對相對的側(cè)壁；第二溝槽，形成于該第一溝槽的中間，從而比該第一溝槽深，并且包括一對相對的側(cè)壁；一對相對的浮置柵極，沿該第一溝槽的該對側(cè)壁形成；一對相對的控制柵極，沿成對的浮置柵極160a的該對側(cè)壁以及沿該第二溝槽的該對側(cè)壁形成；共同源極擴(kuò)散區(qū)，形成于該對控制柵極下方的有源區(qū)中；漏極擴(kuò)散區(qū)，形成于鄰近該對浮置柵極的有源區(qū)中；和共同源線，電連接于該共同源極擴(kuò)散區(qū)，并在該對控制柵極之間形成。
這里，閃存裝置還可以包括插入在該第一溝槽和該浮置柵極之間的隧道絕緣層，和插入在該浮置柵極和該控制柵極之間的柵間介電層。該閃存裝置還可以包括插入在該控制柵極和該第二溝槽之間的柵極絕緣層，和插入在該控制柵極和該共同源線之間的絕緣間隔件。


圖1為示出傳統(tǒng)的具有垂直分裂柵結(jié)構(gòu)的閃存裝置的剖視圖；以及圖2A至圖2I為解釋根據(jù)本發(fā)明的具有垂直分裂柵結(jié)構(gòu)的閃存裝置的制造方法的剖視圖。
具體實(shí)施例方式
以下，將參照附圖詳細(xì)說明根據(jù)本發(fā)明典型實(shí)施例的具有垂直分裂柵結(jié)構(gòu)的閃存裝置及其制造方法。
參照圖2A，例如淺溝道隔離(STI)層的隔離層(未示出)形成于硅半導(dǎo)體襯底100上，從而限定有源區(qū)。第一絕緣層140形成于襯底100上，接著通過光刻工藝和蝕刻工藝將第一溝槽100a形成于襯底100內(nèi)。在使用氮化硅層作為第一絕緣層140的情況下，可以形成氧化硅層作為第一絕緣層140和襯底100之間的緩沖層。在第一溝槽100a形成之后，通過離子注入工藝調(diào)整存儲單元的閾值電壓。因此，第一溝槽100a的內(nèi)壁被氧化以形成氧化硅層120作為隧道絕緣層。
在隧道絕緣層120形成之后，多晶硅層160形成于襯底100的上表面。當(dāng)多晶硅層160被回蝕時(shí)，如圖2B所示，一對相對的浮置柵極160a形成于第一溝槽100a的側(cè)壁上。此時(shí)，在回蝕多晶硅層160的過程中，可以去除形成于第一溝槽100a底部的氧化硅層120的一部分。在浮置柵極160a形成之后，通過去除氧化硅層120所暴露的硅襯底100的多晶硅和浮置柵極160a的多晶硅都被氧化，以形成另一氧化硅層180。
接下來，如圖2C所示，第二絕緣層200被填入形成氧化硅層180的這對浮置柵極160a之間。使用第二絕緣層200作為掩模再次實(shí)施離子注入工藝，從而在浮置柵極160a的上部注入摻雜劑。當(dāng)摻雜劑被注入浮置柵極160a中時(shí)，第一溝槽100a的底部被第二絕緣層200掩蓋，因此不影響通過調(diào)整閾值電壓達(dá)到的硅襯底的電荷平衡。
接下來，如圖2D所示，選擇性地去除第二絕緣層200，接著，通過氧化工藝，形成于浮置柵極160a上部的氧化硅層被附加形成，以具有更厚的厚度。在該氧化工藝中，在先前的工藝中被注入摻雜劑的浮置柵極160a的上部厚度可以形成為比浮置柵極160a側(cè)壁上形成的氧化硅層厚度要厚。因此，覆蓋氧化層180a以較厚的厚度形成于浮置柵極160a的上部，并且用作柵間介電層的側(cè)壁氧化層180b形成于浮置柵極160a的側(cè)壁上。
接著，如圖2E所示，使用覆蓋氧化物層180a作為掩模蝕刻第一溝槽100a的底部，從而形成第二溝槽100b。第二溝槽100b形成于第一溝槽100a的中間，并且其深度比第一溝槽100a的深度要深。對通過第二溝槽100b暴露的硅襯底100進(jìn)行氧化，從而形成柵極氧化物層220。接著，在襯底的上表面上再次淀積多晶硅層，接著對多晶硅層進(jìn)行回蝕，從而形成控制柵極240。如圖2F所示，控制柵極240從第二溝槽100b的側(cè)壁垂直延伸至浮置柵極160a的側(cè)壁。然后，為了增加控制柵極240的電導(dǎo)率，在控制柵極240的上部進(jìn)行離子注入工藝。
如圖2G所示，當(dāng)這對相對的控制柵極240的外壁被氧化時(shí)，較厚的氧化硅層260a形成于被注入摻雜劑的控制柵極240的上部，并且相對較薄的氧化硅層260b形成于其側(cè)壁上。
接下來，如圖2H所示，在襯底的上表面上淀積絕緣層，接著，通過回蝕工藝，將絕緣間隔件280分別形成于這對相對的控制柵極240的側(cè)壁上。接著，將摻雜劑注入在這對絕緣間隔件280之間曝光的第二溝槽100b的底部，從而形成共同源極擴(kuò)散區(qū)。相鄰于共同源極擴(kuò)散區(qū)的存儲單元是并聯(lián)連接的。接著，用導(dǎo)電材料填充絕緣間隔件280之間的間隙，從而形成共同源線300。共同源線300在與字線垂直的方向上延伸，以形成NOR型存儲陣列，其中通過個(gè)共同源線300將多個(gè)存儲單元并聯(lián)連接。
最后，如圖2I所示，去除在襯底上形成的第一絕緣層140，并且將摻雜劑注入暴露襯底的有源區(qū)中，從而形成漏極擴(kuò)散區(qū)D。
在觀察剖視圖時(shí)，通過上述方法形成的分裂柵結(jié)構(gòu)是與襯底垂直的，因此與傳統(tǒng)的分裂柵結(jié)構(gòu)相比，其可以極大地減少存儲單元的大小。
此外，浮置柵極可以在第一溝槽的側(cè)壁上自對準(zhǔn)，并且控制柵極也可以在第二溝槽的側(cè)壁和浮置柵極的側(cè)壁上自對準(zhǔn)。
因此，在不依賴光刻工藝的情況下，浮置柵極可以以很好的線寬形成，并且可以阻止由控制柵極誤排列引起的驅(qū)動(dòng)電壓的變化。
此外，在不使用傳統(tǒng)的自對準(zhǔn)源(SAS)技術(shù)下，共同源線是由電導(dǎo)材料形成的，因此源線的電阻可以極大地降低。
對于所屬領(lǐng)域技術(shù)人員明顯的是，可以對本發(fā)明做各種更改和變化。因此，本發(fā)明意在覆蓋提供的所附權(quán)利要求范圍內(nèi)的本發(fā)明的所有修改和變化以及其等效結(jié)構(gòu)。
權(quán)利要求
1.一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置的制造方法，該方法包括以下步驟(a)在半導(dǎo)體襯底的有源區(qū)形成包括一對相對側(cè)壁的第一溝槽；(b)分別在該第一溝槽的該對側(cè)壁上形成一對相對的浮置柵極；(c)在該對浮置柵極之間暴露的第一溝槽中間處形成包括一對相對側(cè)壁的第二溝槽；(d)在成對的浮置柵極160a的該對側(cè)壁和該第二溝槽的該對側(cè)壁上形成一對相對的控制柵極；(e)在該對控制柵極之間暴露的第二溝槽底部形成共同源極擴(kuò)散區(qū)；以及(f)在鄰近于該對浮置柵極鄰近的有源區(qū)中形成漏極擴(kuò)散區(qū)。
2.如權(quán)利要求1所述的方法，在步驟(b)之前還包括形成隧道絕緣層的步驟，其中該隧道絕緣層插入在該第一溝槽和該浮置柵極之間。
3.如權(quán)利要求1所述的方法，在步驟(d)之前還包括形成柵間介電層的步驟，其中該柵間介電層插入在該浮置柵極和該控制柵極之間。
4.如權(quán)利要求1所述的方法，在步驟(e)之前還包括在成對控制柵極的第一側(cè)壁上形成一對相對的絕緣間隔件。
5.如權(quán)利要求4所述的方法，在步驟(e)之前還包括在該對絕緣間隔件之間形成電連接于該共同源極擴(kuò)散區(qū)的共同源線。
6.一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置，該閃存裝置包括第一溝槽，形成于半導(dǎo)體襯底的有源區(qū)中，并且包括一對相對的側(cè)壁；第二溝槽，形成于該第一溝槽的中間，從而比該第一溝槽深，并且包括一對相對的側(cè)壁；一對相對的浮置柵極，沿該第一溝槽的該對側(cè)壁形成；一對相對的控制柵極，沿成對的浮置柵極160a的該對側(cè)壁以及沿該第二溝槽的該對側(cè)壁形成；共同源極擴(kuò)散區(qū)，形成于該對控制柵極下方的有源區(qū)中；漏極擴(kuò)散區(qū)，形成于鄰近該對浮置柵極的有源區(qū)中；和共同源線，電連接于該共同源極擴(kuò)散區(qū)，并在該對控制柵極之間形成。
7.如權(quán)利要求6所述的閃存裝置，還包括插入在該第一溝槽和該浮置柵極之間的隧道絕緣層。
8.如權(quán)利要求6所述的閃存裝置，還包括插入在該浮置柵極和該控制柵極之間的柵間介電層。
9.如權(quán)利要求6所述的閃存裝置，還包括插入在該控制柵極和該第二溝槽之間的柵極絕緣層。
10.如權(quán)利要求6所述的閃存裝置，還包括插入在該控制柵極和該共同源線之間的絕緣間隔件。
全文摘要
公開一種具有垂直分裂柵結(jié)構(gòu)的閃存裝置及其制造方法。該閃存裝置包括第一溝槽，形成于半導(dǎo)體襯底的有源區(qū)中，并且包括一對相對的側(cè)壁；第二溝槽，形成于該第一溝槽的中間，從而比該第一溝槽深，并且包括一對相對的側(cè)壁；一對相對的浮置柵極，沿該第一溝槽的該對側(cè)壁形成；一對相對的控制柵極，沿成對的浮置柵極160a的該對側(cè)壁以及沿該第二溝槽的該對側(cè)壁形成；共同源極擴(kuò)散區(qū)，形成于該對控制柵極下方的有源區(qū)中；漏極擴(kuò)散區(qū)，形成于鄰近該對浮置柵極的有源區(qū)中；和共同源線，電連接于該共同源極擴(kuò)散區(qū)，并在該對控制柵極之間形成。
文檔編號H01L27/115GK1992233SQ200610170189
公開日2007年7月4日 申請日期2006年12月25日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者金成診 申請人:東部電子股份有限公司