專利名稱：閃存器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件。更具體地，本發(fā)明涉及閃存器件及其制造方法。
背景技術(shù)：
一般而言，閃存是一種能夠電重寫數(shù)據(jù)的PROM(可編程ROM)。通過使用將可擦除PROM(EPROM)和電可擦除PROM(EEPROM)的優(yōu)點(diǎn)進(jìn)行組合的一個晶體管，使得閃存可執(zhí)行EPROM的程序輸入方案和EEPROM的擦除方案，在EPROM中，存儲單元包括一個晶體管，從而單元面積很小，然而，每次必須通過紫外線來擦除數(shù)據(jù)，在EEPROM中，可電擦除數(shù)據(jù)，然而，存儲單元包括兩個晶體管，從而單元面積變大。閃存的正確名稱是閃速EEPROM。由于存儲的信息即使在電源關(guān)閉的情況下也不可擦除，這與動態(tài)RAM(DRAM)或靜態(tài)RAM(SRAM)不同，所以閃存稱為非易失性存儲器。
閃存分為NOR型結(jié)構(gòu)和NAND型結(jié)構(gòu)，在NOR型結(jié)構(gòu)的閃存中，存儲單元在位線(bit line)和地線(ground)之間并聯(lián)排列，在NAND型結(jié)構(gòu)的閃存中，存儲單元在位線和地線之間串聯(lián)排列。由于具有并聯(lián)結(jié)構(gòu)的NOR型閃存可以在執(zhí)行讀取操作時執(zhí)行高速隨機(jī)訪問，所以NOR型閃存廣泛用于啟動便攜式電話。具有串聯(lián)結(jié)構(gòu)的NAND型閃存具有較低的讀取速度，但是卻具有較高的寫入速度，從而NAND型閃存適合用于存儲數(shù)據(jù)，其優(yōu)點(diǎn)在于小型化。閃存根據(jù)存儲單元的結(jié)構(gòu)分為疊置柵極型和分離柵極型，并且根據(jù)電荷存儲層的形狀分為浮置柵極器件和硅-氧化物-氮化物-氧化物-硅(SONOS)器件。
在這些器件中，由于柵極絕緣層包括氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)(該結(jié)構(gòu)由氧化硅層、氮化硅層和氧化硅層構(gòu)成)的電荷存儲層，以及由于以對應(yīng)于氮層的較深能級來捕獲電荷，所以SONOS型閃存具有比浮置柵極型閃存更優(yōu)的可靠性，并使其能夠以較低電壓執(zhí)行編程和擦除操作。
圖1示出普通SONOS型閃存的結(jié)構(gòu)。參照圖1，多層電荷存儲層18插入在襯底10和控制柵極20之間。通過疊置隧道氧化物層18a、氮化硅層18b和阻擋氧化物層18c來形成多層電荷存儲層18?？刂茤艠O20形成于多層電荷存儲層18上，并具有以間隔件的形式在其側(cè)壁上形成的側(cè)壁絕緣層22。
同時，在SONOS型閃存的情況下，如上述所形成的控制柵極20形成為字線。為了增加閃存的集成密度，構(gòu)成多個字線的控制柵極20必須具有很小的臨界尺寸(CD)。近來，控制柵極20的CD已經(jīng)縮小為納米量級。以這種方式，當(dāng)柵極寬度降低時，在柵極下面形成的溝道也被形成為很窄。當(dāng)溝道長度縮短時，所謂的較短溝道效應(yīng)可導(dǎo)致這樣一種現(xiàn)象，即大量電流突然流到漏極和源極之間。因此，閃存的閾值電壓被降低，從而導(dǎo)致故障。

發(fā)明內(nèi)容
本發(fā)明旨在解決在現(xiàn)有技術(shù)中出現(xiàn)的上述問題，本發(fā)明的目的在于提供一種具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的閃存器件及其制造方法，其即使在控制柵極的寬度很窄的情況下也能夠有效保持溝道的長度。
本發(fā)明的另一目的在于提供一種閃存器件的制造方法，其能夠在不執(zhí)行圖案化控制柵極的單獨(dú)處理的情況下形成具有納米量級的臨界尺寸(CD)的控制柵極。同時，現(xiàn)有技術(shù)必須使用昂貴的曝光設(shè)備在納米量級內(nèi)對控制柵極進(jìn)行圖案化。然而，根據(jù)本發(fā)明，可以在不使用納米曝光設(shè)備的情況下形成具有納米量級CD的控制柵極。
根據(jù)本發(fā)明的一個方案，提供一種閃存器件，包括源極和漏極擴(kuò)散區(qū)，其由形成在半導(dǎo)體襯底的有源區(qū)中的溝槽彼此分離；控制柵極，其從所述溝槽的內(nèi)部向上突出至高于所述半導(dǎo)體襯底；電荷存儲層，其包圍所述控制柵極，并被插入在所述溝槽的內(nèi)壁和所述控制柵極的外壁之間；和一對絕緣間隔件，其形成于所述控制柵極的相對側(cè)壁上，其中在所述絕緣間隔件和所述控制柵極之間插有所述電荷存儲層。這里，所述電荷存儲層具有氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。另外，從所述半導(dǎo)體襯底的表面至所述溝槽的底部的深度比所述源極和漏極擴(kuò)散區(qū)中的每個區(qū)域的深度深。
根據(jù)本發(fā)明的另一方案，提供一種閃存器件的制造方法。該方法包括以下步驟(a)在半導(dǎo)體襯底的有源區(qū)上形成硬掩模層；(b)對所述硬掩模層進(jìn)行圖案化，以形成第一溝槽；(c)在所述第一溝槽的內(nèi)壁上形成相互分離的一對硬掩模間隔件；(d)使用所述硬掩模層和所述硬掩模間隔件作為蝕刻掩模將所述半導(dǎo)體襯底蝕刻預(yù)定深度，以在所述半導(dǎo)體襯底上形成第二溝槽；(e)在所述一對硬掩模間隔件中的每個硬掩模間隔件的內(nèi)壁和所述第二溝槽上形成電荷存儲層；(f)在所述電荷存儲層上形成導(dǎo)電層，以掩埋在所述第二溝槽和所述一對硬掩模隔離件之間的間隙；和(g)去除所述硬掩模層和所述一對硬掩模間隔件，以形成控制柵極，其中在所述半導(dǎo)體襯底和所述控制柵極之間插有所述電荷存儲層。
根據(jù)如上所述的方法，其中，所述硬掩模層包括與形成所述一對硬掩模間隔件的材料相同的材料。在步驟(g)中，所述控制柵極從所述第二溝槽的內(nèi)部向上突出至高于所述半導(dǎo)體襯底；所述電荷存儲層包圍所述控制柵極，并被插入在所述溝槽的內(nèi)壁和所述控制柵極的外壁之間。另外，該方法還包括以下步驟在步驟(g)之后，在所述半導(dǎo)體襯底上形成輕摻雜漏極區(qū)，和由第二溝槽分離的源極和漏極擴(kuò)散區(qū)。該方法還包括以下步驟在控制柵極的相對側(cè)壁上形成一對絕緣間隔件，其中所述絕緣間隔件和所述控制柵極之間插有所述電荷存儲層。


圖1是具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的現(xiàn)有技術(shù)閃存器件的剖視圖；圖2是根據(jù)本發(fā)明的具有SONOS結(jié)構(gòu)的閃存器件的剖視圖；圖3A至3H是說明根據(jù)本發(fā)明的閃存器件的制造方法的剖視圖。
具體實(shí)施例方式
以下，將參照附圖詳細(xì)描述根據(jù)本發(fā)明的一種閃存器件制造方法，尤其是一種半導(dǎo)體器件的柵極的圖案化方法。
實(shí)施例1圖2是根據(jù)本發(fā)明的具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的閃存器件的剖視圖。
如圖2所示，溝槽15c以預(yù)定深度形成于半導(dǎo)體襯底10的由絕緣層(未示出)限定的有源區(qū)中。另外，控制柵極20從溝槽15c的內(nèi)部向上突出至高于半導(dǎo)體襯底10。具有氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)的電荷存儲層18包圍控制柵極20，并由此插入在溝槽15c的內(nèi)壁和控制柵極20的外壁之間。一對絕緣間隔件22形成于由電荷存儲層18所包圍的控制柵極20的側(cè)壁上。輕摻雜漏極(LDD)區(qū)10a在該對絕緣間隔件22下面的襯底中由溝槽15c相互隔離。另外，源極和漏極擴(kuò)散區(qū)10b分別形成于絕緣間隔件22的左右側(cè)上的襯底中。源極和漏極擴(kuò)散區(qū)10b也由溝槽15c相互隔離。
在上述結(jié)構(gòu)的閃存器件中，從襯底表面至溝槽15c的底部的深度比每個源極和漏極擴(kuò)散區(qū)10b的深度要深。以這種方式，由于源極和漏極擴(kuò)散區(qū)10b由溝槽15c相互隔離，所以溝道長度延長。在現(xiàn)有技術(shù)的閃存器件中，當(dāng)控制柵極20的寬度形成為納米量級時，由于縮短的溝道長度，可產(chǎn)生短溝道效應(yīng)。然而，在本發(fā)明上述結(jié)構(gòu)的閃存器件中，盡管控制柵極20的寬度形成為納米量級，但是溝道長度被延長，從而可有效防止短溝道效應(yīng)。
實(shí)施例2將參照圖3A至3H描述根據(jù)本發(fā)明的一種閃存器件的制造方法。
首先，參照圖3A，在形成絕緣層(未示出)以限定硅襯底10的有源器件區(qū)之后，氮化物層12形成于有源器件區(qū)上。氮化物層12用作防止對硅襯底10的損壞的緩沖層，其中在硅襯底10上直接形成氮化物層14時會出現(xiàn)這種損壞。
接下來，參照圖3B，通過光刻和蝕刻工藝對氮化物層14進(jìn)行圖案化，從而形成第一溝槽15a。通過第一溝槽15a來暴露氮化物層12的表面。
隨后，參照圖3C，一對硬掩模間隔件16形成于第一溝槽15a的相對內(nèi)壁上，并彼此相隔預(yù)定間隔。因此，在硬掩模間隔件16之間形成間隙15b。通過在氮化物層14上和在第一溝槽15a中形成硬掩模層，然后對該硬掩模層進(jìn)行回蝕刻，來形成硬掩模間隔件16。特別地，每個硬掩模間隔件16優(yōu)選地由與硬掩模層相同的氮化硅層構(gòu)成。
接下來，參照圖3D，使用氮化物層14和硬掩模間隔件16作為蝕刻掩模，將襯底10蝕刻預(yù)定深度，從而形成第二溝槽15c。此時，將第二溝槽15c形成為對應(yīng)于硬掩模間隔件16之間的間隙15b的寬度。特別地，第二溝槽15c優(yōu)選地形成為比在隨后工藝中待形成的源極和漏極擴(kuò)散區(qū)要深。
接下來，參照圖3E，在整個襯底10來沉積電荷存儲層18。更具體地，電荷存儲層18均勻地沉積在氮化物層14、硬掩模間隔件16和第二溝槽15c上。電荷存儲層18可包括ONO層，并以預(yù)定厚度形成在硬掩模間隔件16以及第二溝槽15c上。
接下來，參照圖3F，在電荷存儲層18上沉積導(dǎo)電層20a。更具體地，形成導(dǎo)電層20a，以掩埋由硬掩模間隔件16和第二溝槽15c限定的空間。這里，導(dǎo)電層20a可以由在其中摻雜雜質(zhì)的多晶硅構(gòu)成。
隨后，去除氮化物層14和硬掩模間隔件16，從而形成具有圖3G所示結(jié)構(gòu)的控制柵極20。電荷存儲層18和導(dǎo)電層20a可以形成在第二溝槽15c中、氮化物層14上以及間隙15b中。然而，可以將氮化物層14上形成的部分電荷存儲層18和部分導(dǎo)電層20a隨同氮化物層14一起去除。另外，優(yōu)選地使用濕蝕刻工藝，更優(yōu)選地使用可選擇性去除氮化硅層的磷酸溶液來去除氮化物層14。另外，當(dāng)硬掩模間隔件16由氮化硅層構(gòu)成時，可以將其與氮化物層14一起同時去除。
圖3G示出這樣一種狀態(tài)，即選擇性去除氮化物層14和硬掩模間隔件16，以形成電荷存儲層18和控制柵極20。另外，在圖3G中一起示出通過使用控制柵極20作為掩模將摻雜劑注入到襯底10中所形成的輕摻雜漏極(LDD)區(qū)10a。如圖3G所示，LDD區(qū)10a分別在襯底中所形成的兩個溝槽15c的左右側(cè)上相互隔離。
接下來，如圖3H所示，在控制柵極20的左右側(cè)壁上形成彼此相對的一對絕緣間隔件22。這里，將電荷存儲層18插入到控制柵極20和絕緣間隔件22之間。絕緣間隔件22可由氮化硅層形成。因此，氮化硅層形成于襯底的前表面上，然后經(jīng)過回蝕刻。接下來，通過使用絕緣隔離層22作為掩模來離子注入摻雜劑，在襯底中形成源極和漏極擴(kuò)散區(qū)10b。以此方式形成的源極和漏極擴(kuò)散區(qū)10b形成的深度比第二溝槽15c的深度要淺，從而使得源極和漏極擴(kuò)散區(qū)10b由第二溝槽15c相互隔離。
可以從以上說明中看出，根據(jù)本發(fā)明可以制造具有SONOS結(jié)構(gòu)的閃存器件，在這種結(jié)構(gòu)中，盡管形成的控制柵極的寬度很窄，但是可以有效保持溝道長度。因此，盡管形成具有納米量級寬度的控制柵極，可防止出現(xiàn)由于短溝道效應(yīng)而降低閾值電壓的現(xiàn)象。另外，因?yàn)榭墒褂糜惭谀ｉg隔件來調(diào)制控制柵極的CD，所以不需要單獨(dú)的圖案化處理。因此，可以在不使用納米量級曝光設(shè)備的情況下容易地形成具有納米量級CD的控制柵極。
盡管已參照本發(fā)明的某些優(yōu)選實(shí)施例示出和描述了本發(fā)明，但是所屬領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離由所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以對本發(fā)明進(jìn)行各種形式和細(xì)節(jié)上的改變。
權(quán)利要求
1.一種閃存器件，包括源極和漏極擴(kuò)散區(qū)，由形成在半導(dǎo)體襯底的有源區(qū)中的溝槽將所述源極和漏極擴(kuò)散區(qū)彼此分離；控制柵極，其從所述溝槽的內(nèi)部向上突出至高于所述半導(dǎo)體襯底；電荷存儲層，其包圍所述控制柵極，并被插入在所述溝槽的內(nèi)壁和所述控制柵極的外壁之間；和一對絕緣間隔件，其形成于所述控制柵極的彼此相對側(cè)壁上，其中在所述絕緣間隔件和所述控制柵極之間插有所述電荷存儲層。
2.根據(jù)權(quán)利要求1所述的閃存器件，其中所述電荷存儲層具有氧化物-氮化物-氧化物結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的閃存器件，其中從所述半導(dǎo)體襯底的表面至所述溝槽的底部的深度比所述源極和漏極擴(kuò)散區(qū)中的每個區(qū)域的深度深。
4.一種閃存器件的制造方法，該方法包括以下步驟(a)在半導(dǎo)體襯底的有源區(qū)上形成硬掩模層；(b)對所述硬掩模層進(jìn)行圖案化，以形成第一溝槽；(c)在所述第一溝槽的內(nèi)壁上形成相互分離的一對硬掩模間隔件；(d)使用所述硬掩模層和所述硬掩模間隔件作為蝕刻掩模將所述半導(dǎo)體襯底蝕刻預(yù)定深度，以在所述半導(dǎo)體襯底上形成第二溝槽；(e)在所述一對硬掩模間隔件中的每個硬掩模間隔件的內(nèi)壁和所述第二溝槽上形成電荷存儲層；(f)在所述電荷存儲層上形成導(dǎo)電層，以掩埋在所述第二溝槽和所述一對硬掩模隔離件之間的間隙；和(g)去除所述硬掩模層和所述一對硬掩模間隔件，以形成控制柵極，其中在所述半導(dǎo)體襯底和所述控制柵極之間插有所述電荷存儲層。
5.根據(jù)權(quán)利要求4所述的方法，其中所述硬掩模層包括與形成所述一對硬掩模間隔件的材料相同的材料。
6.根據(jù)權(quán)利要求4所述的方法，其中，在步驟(g)中，所述控制柵極從所述第二溝槽的內(nèi)部向上突出至高于所述半導(dǎo)體襯底。
7.根據(jù)權(quán)利要求4所述的方法，其中，在步驟(g)中，所述電荷存儲層包圍所述控制柵極，并被插入在所述溝槽的內(nèi)壁和所述控制柵極的外壁之間。
8.根據(jù)權(quán)利要求4所述的方法，還包括以下步驟在步驟(g)之后，在所述半導(dǎo)體襯底上形成輕摻雜漏極區(qū)。
9.根據(jù)權(quán)利要求4所述的方法，還包括以下步驟在步驟(g)之后，在所述控制柵極的相對側(cè)壁上形成一對絕緣間隔件，其中所述絕緣間隔件和所述控制柵極之間插有所述電荷存儲層。
10.根據(jù)權(quán)利要求4所述的方法，還包括以下步驟在所述半導(dǎo)體襯底上形成源極和漏極擴(kuò)散區(qū)。
全文摘要
本發(fā)明公開一種具有硅－氧化物－氮化物－氧化物－硅(SONOS)結(jié)構(gòu)的閃存器件及其制造方法。該閃存器件包括源極和漏極擴(kuò)散區(qū)，其由形成在半導(dǎo)體襯底的有源區(qū)中的溝槽彼此分離；控制柵極，其從所述溝槽的內(nèi)部向上突出至高于所述半導(dǎo)體襯底；電荷存儲層，其包圍所述控制柵極，并被插入在所述溝槽的內(nèi)壁和所述控制柵極的外壁之間；和一對絕緣間隔件，其形成于所述控制柵極的相對側(cè)壁上，其中在所述絕緣間隔件和所述控制柵極之間插有所述電荷存儲層。這里，所述電荷存儲層具有氧化物－氮化物－氧化物(ONO)結(jié)構(gòu)。另外，從所述半導(dǎo)體襯底的表面至所述溝槽的底部的深度比所述源極和漏極擴(kuò)散區(qū)中的每個區(qū)域的深度深。
文檔編號H01L21/28GK1992352SQ20061017124
公開日2007年7月4日 申請日期2006年12月21日 優(yōu)先權(quán)日2005年12月27日
發(fā)明者李相范 申請人:東部電子股份有限公司