專利名稱：層疊的集成電路芯片組裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一l^涉及集成電路芯片的封裝，尤其涉及在同一封裝中的多，成 電路芯片的封裝。
背景技術(shù)：
許多集成電路都加固于弓戰(zhàn)框架上，該弓踐框架構(gòu)成用于將封裝的集成電 路連接至印刷電路板上的其它電路的金屬化端子等等。通常，將單，成電路 芯片安裝在弓踐框架上，然后密封形^^裝好的器件。然而，現(xiàn)有技術(shù)都是教
導(dǎo)將多個(gè)集成電路芯片集成為單個(gè)的封裝。艦單個(gè)封裝好的器件允i權(quán)供多
種功能。此外，這種緊湊的布置與幾個(gè)分立的封裝器件相比，減小了所需的封 裝空間，同時(shí)再與多個(gè)分立的封裝器件所需的多個(gè)管腳相比，也減小了管腳數(shù)
(pin count)
將多個(gè)芯片集成為單個(gè)的封裝不是沒有限制，散熱是一個(gè)的問題，封裝總 的大小也是問題。JEDEC標(biāo)準(zhǔn)控制,成電路產(chǎn)業(yè)使用的封裝類型。當(dāng)可以使 用大封裝時(shí)，制造商們嘗試保持盡可能小的封裝尺寸，來維持市場(chǎng)競(jìng)爭(zhēng)力，增 加在印刷電路板上的電路密度。
在典型的使用多個(gè)芯片的集成電路封裝中，分別安裝芯片并使用結(jié)合至芯 片焊墊的導(dǎo)線在芯片之間提供互連是公知的。 一個(gè)或多個(gè)芯片的接觸墊可焊接 至金屬化引線框架的引線。然后該組謝牛經(jīng)過模塑工藝，其中將液化材料注入 至模子中，當(dāng)其固化時(shí)，對(duì)弓戰(zhàn)框架及與其貼附的芯片提供機(jī)械保護(hù)。
對(duì)于結(jié)合弓戰(zhàn)框架來層疊集成電路芯片有許多種技術(shù)。一些技術(shù)提出是在 Liu等人的美國(guó)專禾ljNos: 6919627; Pflughaupt等人的美國(guó)專禾ONos: 6897565; McMahon的美國(guó)專禾ljNos: 6890798; Oka等人的美國(guó)專禾ljNos: 6861760; Shim 等人的美國(guó)專禾ijNos: 6841858; Gann等人的美國(guó)專禾ljNos: 6806559; Coomer 的美國(guó)專禾ljNos: 6777648; Seo等人的美國(guó)專禾[jNos: 6759737禾PHur的美國(guó)專利 Nos: 6753207。
可以看出存在不使用結(jié)合導(dǎo)線集成多個(gè)芯片至集成電路封裝的技術(shù)需求。還存 接將芯片焊接在一起并且焊接到引線框架上以簡(jiǎn)化集成工藝及其容易 裝配的方法的另一種需求。

發(fā)明內(nèi)容
根據(jù)發(fā)明的原理和概念，公開一種封裝的集成電路，其中集成電路芯片一 個(gè)層疊到另一個(gè)上面，來提供不使用結(jié)合導(dǎo)線或預(yù)制件的低輪廓芯片組裝件。 并排設(shè)置底部的兩個(gè)集成電路芯片并且焊接至弓l線框架。將第三個(gè)集成電路芯 片層疊在底部的兩賴成電路芯片上，并且直接焊接至底部的兩個(gè)芯片。上部 的集成電路芯片不直接連接至弓l線框架。
根據(jù)發(fā)明的一個(gè)實(shí)施例，公開一種層疊的集成電路組裝件，其包括具有接 觸端子的引線框架結(jié)構(gòu)、具有結(jié)合至各自的引線框架接觸端子的底部接觸墊的 第1成電路。該集成電路封裝還包括具有結(jié)合至各自的引線框架接觸端子的 底部接觸墊的第二集成電路。將第一和第二集成電路并排放置在引線框架結(jié)構(gòu) 上，第一和第二集成電路^都至少具有一個(gè)上部接觸墊。還包括位于第一和 第二集成電路至少部分上面的第三集成電路，其中第三集成電路具有直接結(jié)合 至第一和第二集成電路的上部接觸的底部接觸墊。
根據(jù)發(fā)明的另一實(shí)施例，公開一種層疊的集成電路組裝件，其具有帶有接 觸端子的弓l線框架結(jié)構(gòu)、具有多個(gè)二極管的第一二極管陣列集成電路，該第一 二極管陣列集成電路具有與各自的二極管陽極對(duì)應(yīng)的底部接觸墊。將 部接 觸墊結(jié)合到各自的弓l線框架接觸端子，該二極管的陰極連接到公共上部接角峰。 還包括具有多個(gè)二極管的第二二極管陣列集成電路，該第二二極管陣列集成電 路具有與各自的所述二極管陰極對(duì)應(yīng)的底部接觸墊，將所述第二二極管陣列集 成電路的底部接角鵬連接到各自的弓l線框架接觸端子。將所述第二二極管陣列 集成電路的二極管陽極連接至公共上部接觸墊。將該第一和第二二極管陣列集 成電路并排放置在弓l線框架結(jié)構(gòu)上，并且該第一和第二二極管陣列集成電路的
底部接觸墊結(jié)合至該弓戰(zhàn)框架結(jié)構(gòu)。過壓保護(hù)集成電路疊置在i魏一和第二二 極管陣列集成電路的至少部分上面，該過壓集成電路具有底部接觸墊，該底部 接觸墊直接結(jié)合到第一和第二二極管陣列集成電路各自的上部接觸。
3^艮據(jù)發(fā)明的另一實(shí)施例，公開一種層疊的集成電路組裝件，其包括具有 接觸端子的引線框架結(jié)構(gòu)，并且至少一個(gè)底部集成電路芯片與其貼附。每個(gè)底 部集成電路芯片具有一個(gè)或多個(gè)直接結(jié)合到所述弓l線框架結(jié)構(gòu)上表面的底部接觸墊，每個(gè)底部集成電路具有一個(gè)或多個(gè)上部接觸墊。在該層疊的集成電路組 裝件中還包括至少一個(gè)疊置在底部集成電路芯片至少部分上的上部集成電路芯
片。該上部結(jié)成電路芯片具有一個(gè)或多個(gè)底部接觸墊，i繊部接觸墊直接結(jié)合 到底部集成電路芯片各自的上部接觸墊。最后，該層疊的集成電路組^f牛包括 無弓戰(zhàn)結(jié)合并且沒有預(yù)制件。 附圖
進(jìn)一步的特點(diǎn)和優(yōu)勢(shì)從以下更具體的，和其它實(shí)施例的描述將顯而易 見，如附圖所示，其中在齡視圖中對(duì)以的附圖標(biāo)記是指相同的部分、功能或
元件，其中


圖1示出形財(cái)發(fā)明的一個(gè)實(shí)施例電路的電路圖2是根據(jù)本發(fā)明的封裝的多芯片器件的等角圖(isometricview);
圖3alf] 3b是根據(jù)本發(fā)明的過壓j斜戶芯片底側(cè)和上偵恪自的等角圖4a和4b是根據(jù)本發(fā)明的一個(gè)二極管陣列芯片底偵,上側(cè)各自的等角亂
圖5是從兩個(gè)底部二極管陣列芯片上移去上部過壓保護(hù)芯片的等角圖6是本發(fā)明的過壓保護(hù)芯片的截面亂
圖7W卩7b是本發(fā)明的二極管陣列芯片的橫截面圖8a、 8b和8c是在模塑之前結(jié)合至引線框架的層疊芯片布置的側(cè)面、上部 和底部的各自視亂
圖9是根據(jù)本發(fā)明的封裝的多芯片器件的側(cè)視圖10是本發(fā)明二極管陣列芯片的另一實(shí)施例的橫截面圖。
發(fā)明詳細(xì)說明
現(xiàn)在參考圖l，顯示根據(jù)發(fā)明,實(shí)施例的多芯片電路10的平面圖。多芯 片電路10包括第一二極管陣列芯片12、過壓保護(hù)芯片16以及第二二極管陣列 芯片14。第一和第二二極管陣列芯片12和14形成連接至過壓保護(hù)芯片16的二 極管橋。多芯片電路10可同通信線路尖端(tip)和環(huán)形電路一起使用，用于其 過壓保護(hù)。由任一極性的過壓產(chǎn)生的電流安全地從尖端線路和/或環(huán)形線路傳到 地。
第一二極管陣列芯片12包括第一二極管18、第二二極管20和第三二t及管 22，所有的陰極都在公絲點(diǎn)23連接在一起。二極管18的陽極可連接到通信 線路的尖端導(dǎo)體。第三二極管22的陽極可連接到通信線路的環(huán)形導(dǎo)體。第二二極管20的陽極可連接至哋或其它的固定電位。
第二二極管陣列芯片14包括第一二極管24、第二二極管26和第三二極管 28，所有的陽極者陸公雜點(diǎn)29連接在一起。二極管24的陰極可連接到通信 線路的尖端導(dǎo)體。第三二極管28的陰極可連接到通信線路的環(huán)形導(dǎo)體。第二二 極管26的陰極可連接到地或其它的固定電位。
ilil保護(hù)芯片16包括第一過壓保護(hù)器件30，其與第二過壓保護(hù)器件32串 聯(lián)連接。該過壓保護(hù)器件30和32優(yōu)選的是單向器件。當(dāng)該單向過壓保護(hù)器件 30和32按所示的方式連接到二極管橋時(shí)，由任一極性的過壓產(chǎn)生的電流可沿相 同的方向ffl3131壓保護(hù)器件30和32傳導(dǎo)。過壓保護(hù)芯片16優(yōu)選能處理200amps 左右大浪涌電流的雙器件芯片。由于過壓保護(hù)器件30和32都是以相同的半導(dǎo) 體芯片構(gòu)造，所以電特性是相互匹配的。如果希望過壓保護(hù)大于例如300伏閾 值，那么每個(gè)器件30和32的轉(zhuǎn)折(breakover)電壓應(yīng)該選在大約150伏。串 自壓保護(hù)器件30和32對(duì)被保護(hù)電路呈現(xiàn)減小的電容是有效的。
根據(jù)本發(fā)明的重要特征，第一和第二二極管陣列芯片12和14以及過壓保 護(hù)芯片16都封裝在單個(gè)的集成電路封裝36中，如圖2中所示那樣。該封裝36 可以是本領(lǐng)域公知的SO-8型的JEDEC封裝。該SO-8封裝是8接觸端子封裝，其 中四個(gè)接觸端子A^寸裝36的相對(duì)側(cè)延伸。八個(gè)接觸端子之一如附圖標(biāo)記38所 示。接觸端子38以彎曲的方式顯示，用于焊接到形成在印刷電路板上的相應(yīng)焊 墊等。該SO-8低輪廓封裝36包括上面所述的三，成電路芯片12、 14和16。 SO-8封裝為4腿，也可j頓其它的封験型，包括QFN封裝、5 陣歹睡寸裝等 等。每種封裝都有不同的接觸端子構(gòu)造和布置。
過壓保護(hù)芯片16顯示在圖3a和3b中。圖3a示出了過壓保護(hù)芯片16的底部 視圖，圖3b示出了過壓保護(hù)芯片16的頂部視圖。過壓《尉戶芯片16制作為約0.105 英寸乘約0.160英寸的硅半導(dǎo)體芯片或管芯。芯片16的厚度，包括金屬化區(qū)域， 大約為0.010英寸。形鵬硅芯片中的是兩個(gè)Sidactoril壓保護(hù)器件30和32，如 圖1所示。輸入接觸墊顯示為40，輸出接觸墊顯示為42。在芯片層疊工藝期間 將輸入接觸墊40連接至第一二極管陣列芯片12的接點(diǎn)23 (圖l)。在芯片層 疊工藝期間將輸出接觸墊42連接至第二二極管陣列芯片14的接點(diǎn)29。輸AS1 輸出接觸墊40和42為所示的矩形。圖3b中ajl保護(hù)芯片16上部面積大的接觸 墊44起熱沉的作用。如果需要，該上部面積大的接觸墊44可用來提供至兩個(gè)過壓保護(hù)器件30和32之間的內(nèi)部接點(diǎn)的導(dǎo)電路徑。另外，面積大的接觸墊44 可用于允許所有有^,0接觸墊，以及器件30和32之間中心接點(diǎn)，形成在芯片 16的同一側(cè)。該技術(shù)在Casey等的美國(guó)專禾ljN0.6448589中有更為具體的描述。
圖4a和4b示出了根據(jù)本發(fā)明構(gòu)造的二極管陣列芯片12。該二極管陣列芯片 12包括具有三個(gè)接觸墊46、 48和50的上表面。該接觸墊46連接至二極管18 的陽極(圖l)。該接觸墊48連接至二極管22的陽極。該接觸墊50連接至二 極管20的陽極。二極管20的接觸墊50大約是二極管18和22的接觸墊46和 48 *的兩倍面積。這是因?yàn)槎O管20的有效半導(dǎo)體面積也大約是二極管18 和22針的兩倍。這為二極管20提供兩倍的載流能力。如果過壓出現(xiàn)在尖端 和環(huán)形通信線路導(dǎo)體上，那么二極管18和22的載流必須31il二極管26傳輸?shù)?地。對(duì),也，如果相反極性的過壓同時(shí)施加于尖端和環(huán)形導(dǎo)體，二極管24和28 的載流將M:二極管20至地。二極管陣列芯片12另一側(cè)上的單個(gè)接觸墊52構(gòu) 成金屬區(qū)，其基本覆蓋該二極管陣列芯片12的 ^靦。該接觸墊52內(nèi)部連 接至公共接點(diǎn)23 (圖l)。
另一二極管陣列芯片14具有以基本上相同的方式構(gòu)造的金屬化接觸。二極 管陣列芯片14的單個(gè)面積大的接觸墊內(nèi)部連接至公共陽極接點(diǎn)29。接地二極管 26的有效半導(dǎo)體區(qū)基本上是另兩個(gè)二極管24和28的兩倍大。下面介紹二極管 陣列芯片12和14的制造。
三賴成電路芯片12、 14和16由焊接或其它電性結(jié)合技術(shù)電性結(jié)合在一 起，以如圖5所示的方式。雖然 焊接連接，也可使用其它的結(jié)合技術(shù)，例 如填充了鎳或銀的環(huán)氧樹脂以及其它結(jié)合劑。圖5中，顯^1壓保護(hù)芯片16定 向?yàn)槊娣e大的接觸44在上面。兩個(gè)矩形接觸40和42 (圖3a)在過壓保護(hù)芯片 16的底部。兩個(gè)二，及管陣列芯片12和14定向?yàn)槊娣e大的接觸52和54面朝上。 二極管陣列芯片12的上部接觸52被焊接到,保護(hù)芯片16的底部接觸40。 二 極管陣列芯片14的上部接觸54被焊接到過壓保護(hù)芯片16的底部接觸42。正如 下面的具體描述，二極管陣列芯片12的三個(gè)陽極接觸和二極管陣列芯片14的 三個(gè)陰極接觸被分別焊接至引線框架的接觸端子。該引線框架包括圖2中所示 的接觸端子38。在本發(fā)明的 形式中，過壓保護(hù)芯片16上部的面積大的接觸 44制成無電性接觸。由此提供兩層層疊的集成電路芯片12、 14和16，其中兩 個(gè)芯片12和14是并排的。圖6在實(shí)線內(nèi)示出例如為圖1描述的芯片16的雙31壓^J戶器件的橫截面圖。 輸入金屬接觸40用于第一過壓保護(hù)器件30 0輸出金屬接觸42用于第二過壓保 護(hù)器件32。面積大的金屬接觸44覆蓋芯片16的^T^面。金屬接觸44由兩個(gè) fflEi^^戶器件30和32共用，并且在它們之間提供互連。在發(fā)明的,形式中， 金屬接觸44沒有連接至引線框架。然而，金屬接觸44用于接觸兩個(gè)串聯(lián)的過 壓保護(hù)器件30和32之間的接點(diǎn)或節(jié)點(diǎn)。
如果需要制造具有用在芯片16同一側(cè)的三個(gè)接觸40、 42和44的芯片16， 那么根據(jù)Casey等的美國(guó)專禾ijN0.6448589的教導(dǎo)就能完成。顯示在虛線中的部 ^31壓保護(hù)芯片16定義了,保護(hù)芯片16的上和下表面之間的導(dǎo)電路徑。接 觸墊44經(jīng)由P+半導(dǎo)體區(qū)41延伸至金屬接觸43，該金屬接觸43形成在芯片16 的與輸入接觸墊40和輸出接觸墊42相同的一側(cè)上。以下面描述的與圖10有關(guān) 的方式，ffl31二極管芯片陣列芯片12，在接觸墊44和引線框架之間形成連接。 具有這樣的布置，不需要結(jié)合導(dǎo)線(bondingwire)或預(yù)制件在上部芯片和引線 框架之間形成連接。
M:壓保護(hù)芯片16的另一個(gè)半導(dǎo)體區(qū)也可以根據(jù)專利，589的教導(dǎo)來制造， 其公開在此引入作為參考。雖然專利中說明的過壓保護(hù)^l件是雙向型的，但是 僅單向載流能力是必要的。過壓保護(hù)器件30和32雌為兩個(gè)端子Sidactoril壓 保護(hù)器件，盡管根據(jù)本發(fā)明的教導(dǎo)可以使用其它的瞬態(tài)電壓抑制器。
二豐及管陣列芯片12顯示在圖7a的橫截面圖中。開始的芯片材料，型的。 P型雜質(zhì)擴(kuò)散至IJN型芯片的一個(gè)表面。然后，該芯片的表面經(jīng)過掩膜和刻蝕工藝， 用^M材料的PMM向下亥I她至IJN型襯底。這將P型層的島隔離為各自3te的 二極管18、 20和22 ,所有都具有由N型襯底定義的公共陰極。鈍化玻璃材料 49形成僅在二極管陣列芯片12 —側(cè)上的刻蝕區(qū)中。當(dāng)多個(gè)芯片一個(gè)層疊在另一 個(gè)上時(shí)該特征是重要的。芯片12的半導(dǎo)體表面經(jīng)過金屬化工藝，形成三個(gè)上部 接觸46、 48和50，以及底部公共陰極接觸52。如上記錄，公共接觸52定義圖 l所示的接點(diǎn)23。接地二極管20 (中間的)的有效載流面積大約是尖端二極管 18的二倍大和環(huán)形二極管22的二倍大。另一方面表明，尖端和環(huán)形二極管18 和22結(jié)合起來的載流能力幾乎等于過壓保護(hù)器件30和32的浪涌電流能力和接 地二極管26的載流能力。二極管18和22的載流能力不同于過壓保護(hù)^l件30 和32以及接地二極管26的載流能力，因?yàn)橥瑫r(shí)出現(xiàn)在尖端和環(huán)形線路上的正極性的過壓會(huì)弓胞3Iil尖端和環(huán)形二極管18和20的電流在節(jié)點(diǎn)23合并，并且 最后的電流會(huì)通過導(dǎo)電的過壓保護(hù)器件30和32和接地二極管26。對(duì),也構(gòu)造 接地二極管20的尺寸，用于傳輸尖端和環(huán)形二極管24和28以及過壓保護(hù)器件 30和32合并的負(fù)極性電流。重要地，二極管18和22的面積不大于最小化器件 電容所需的。通纏小化半導(dǎo)mi件的電容，這樣的器件可用于高鵬用。
圖7b示出了二極管陣歹l」芯片14的橫截面圖。該二極管陣列芯片14的結(jié)構(gòu) 類似于上面所述的二極管陣列芯片12的結(jié)構(gòu)，除了開始材料敘型材料，N型材 料的薄層形成在其上。各自的二極管24、 26和28 (圖1)的上部接觸由新己56、 60和58表示。底部接觸54定義二極管24、 26和28的公共陽極(接點(diǎn)29)。
圖8a^出了圖8b的芯片結(jié)構(gòu)的端視圖，圖8c是圖8b的底部視圖。該芯片 結(jié)構(gòu)是結(jié)合至引線框架部{牛62、 64和66之后的。在圖8a、 8b和8c中，僅僅顯 示引線框架部件62、 64和66至封裝器件的環(huán)，脂模塑線。實(shí)際上，引線框 架部件62、 64和66延伸到S0-8環(huán)氧樹脂體的外部，并且根據(jù)JEDEC標(biāo)準(zhǔn)形成， 因此與圖2中顯示的類似。應(yīng)該注意到，雖然僅僅顯示了弓戰(zhàn)框架部件62、 64 和66，但在組裝工藝期間弓戰(zhàn)框架部俗呆持貼附到弓l線框架載體(未示出)， 同許多其它的用于其它的芯片組裝件的弓l線框架部件一起。允許通過不同的組 裝臺(tái)連續(xù)地處里多個(gè)芯片組裝件。
在將芯片12、 14和16—起層疊在引線框架上的制造工藝中，引線框架首 先經(jīng)過絲網(wǎng)印刷或分布工藝，其中焊膏選擇性地沉積到弓l線框架部件的位置上， 該位置需要方1S兩個(gè)二極管陣列芯片12和14。在引線框架部件62、 64和66 上沉積焊膏來使二極管陣列芯片12焊接到其上。同時(shí)，在引線框架部件62、 64 和66上沉積焊膏來使另一二極管陣列芯片14焊接到其上。
自動(dòng)化設(shè)備然后選取相應(yīng)的二極管陣列芯片12和14，并且將它們放置在引 線框架部件62、 64和66上具有絲網(wǎng)印刷的焊膏的位置上。弓戰(zhàn)框架部件62、 64和66上的二極管陣列芯片12、 14和16的位置顯示在圖8c中。二極管陣列 芯片12和14每個(gè)都可以旋轉(zhuǎn)180度(關(guān)于豎軸)，對(duì)結(jié)果沒有影響，因?yàn)樾?片12的接觸46和48提供互換功能。接下來，將焊膏絲網(wǎng)印刷到二極管陣列芯 片12和14的上部面積大的接角4 52和54。
該引線框架然后進(jìn)行到另一個(gè)芯片選取臺(tái)，在該 取腿保護(hù)芯片16并 且將其放置在兩個(gè)二極管陣列芯片12和14的上面。當(dāng)優(yōu)選為單向工作器件時(shí)，,保護(hù)芯片16的定位是重要的。如果使用雙向工作器件來提供過壓的保護(hù)， 那么關(guān)于豎軸的芯片定位不是關(guān)鍵的。在過壓保護(hù)芯片16層疊在兩個(gè)并排二極 管陣列芯片12和14上面之后，組裝件進(jìn)行到另一個(gè)絲網(wǎng)印刷臺(tái)，在這里該過 壓保護(hù)芯片16的上部面積大的接觸44在其上沉積焊膏。由于芯片16的上部接 觸44沒有外部電性接觸，多余的焊料有助于芯片組對(duì)牛的散熱。
對(duì)該過程作個(gè)替換，^J1保護(hù)芯片16可以首先焊接到兩個(gè)二極管陣列芯片 12和14。然后在組裝工藝中，被預(yù)先焊接在一起的芯片12、 14和16的單個(gè)層 疊的設(shè)置可以自動(dòng)地被選取并且被放置在弓l線框架上用于隨后的回流焊。
一旦按上面所述處理芯片組裝件，該組裝件在弓戰(zhàn)框架i^l過回流焊工藝 行進(jìn)，在回流焊工藝中熔融焊膏并且將各自的表面焊接結(jié)合到一起。也就是說， 將弓戰(zhàn)框架部件62、 64和66焊接到兩個(gè)二極管陣列芯片12和14各自的接觸 墊上。同時(shí)，將過壓保護(hù)芯片16的底部接觸40和42焊接到二極管陣列芯片12 和14的上部接觸52和54上。最后，回流沉積在過壓《斜戶芯片16的上部面積 大的接觸44上的焊膏。 一旦將三個(gè)芯片12、 14和16焊接在一起并焊接到引線 框架部件62、 64和66，組裝件表現(xiàn)為如圖8a中所示的樣子。這是包括電性連
接在一起并且沒有〗頓結(jié)合導(dǎo)線或預(yù)制件的三個(gè)芯片的低輪廓組裝件。該芯片 組裝件(沒有引線框架)僅大約0.020英寸高，因jtbM合用于SO-8封裝，如圖 2和9所示。如上記錄，雖然SO-8封裝4頓在優(yōu)選實(shí)施例中，然而也可使用其 它的封裝，包^QFN封裝等等。
在回流焊工藝之后，弓戰(zhàn)框架和貼附在其上的芯片組裝件經(jīng)過去焊齊膽洗， 任何殘留的焊劑將被移除。接下來，利用傳統(tǒng)的電子元件模塑環(huán)氧樹脂材料密 封該芯片組裝件和引線框架。密封體如圖9中顯示為參考標(biāo)記68。使用的模塑 ^t于制作SO-8封裝是有效的。該芯片組謝牛的低輪廓特性使SO-8封裝可被 使用。 一旦模塑成SO-8封裝，該封裝10的接觸端子或引線從引線框架載體分 離(singulate)出來，接觸端子形成為圖2所示的形狀，并且將該器件10從引 線框架載，走。最后，在該封裝10的接觸端子38上電鍍焊料組分。
注意到圖8c，雖然使用八個(gè)接觸端子，其與S08封裝是一致的，但是更少 的接觸端子也是必需的。普遍^^六個(gè)接觸端子提供至通信或其它，線路的 地和尖端和環(huán)形導(dǎo)體的連接。確實(shí)，當(dāng)將兩個(gè)尖端接觸端子常規(guī)地連接至同一 通信線路導(dǎo)體，并且兩個(gè)環(huán)形接觸端子常規(guī)地ii接至同一通f言線路環(huán)形導(dǎo)體時(shí)，僅三個(gè)不同的封，觸端子是必要的。單個(gè)接地接觸端子也是必要的。然而，
多個(gè)接觸端子的^ffi使在)lffi保護(hù)器件30和32和二極管傳導(dǎo)期間產(chǎn)生的熱容 易地?cái)U(kuò)散至掛裝10連接的印刷電路板上。
圖10描述了二極管陣列70，其非常類似于圖7a，除了芯片70包括位于芯 片70相對(duì)側(cè)的接觸墊74和76之間的導(dǎo)電路徑72。 i亥P+半導(dǎo)體區(qū)72從芯片70 的其它區(qū)隔離。然而，使用從芯片70的一側(cè)到另一側(cè)的導(dǎo)電路徑，在圖6所 示的ffi保護(hù)芯片16的接A鵬43至弓踐框架部件之間提供連續(xù)性。換句話說， 當(dāng)圖6中的芯片16層疊在圖10中芯片70上面以便芯片16的接觸墊43焊接到 芯片70的接觸墊74以及^^觸墊76焊接到弓l線框架部件時(shí)，在過壓保護(hù)芯 片16的上部接觸墊44和弓戰(zhàn)框架部件之間產(chǎn)生內(nèi)部連接。如上記錄，該連接 在芯片內(nèi)部，并且不使用結(jié)合導(dǎo)線或金屬預(yù)制件制作。
上述內(nèi)部接觸路徑的使用可用于許多其它類型的層疊集成電路芯片，以在 底部芯片和弓l線框架之間^f共連接。該內(nèi)部導(dǎo)電路徑也用于上部芯片和底部芯 片，以經(jīng)由底部芯片在上部芯片上表面禾吲線框架之間提供導(dǎo)電路徑。
根據(jù)前述，公開一種技術(shù)，以及相應(yīng)的器件，其在小型封裝中不必用導(dǎo)線 結(jié)合或預(yù)制件組合層疊的集成電路芯片。上部或底部芯片的至少之一具有平坦
的并且適合于焊接至其它芯片的界面表面。所Wi/o接觸墊都位于底部芯片上，
由此育,容易連接至引線框架。在這種方式中，電流從引線框架流至臓部芯片， 然后到達(dá)上部芯片并且回至臓部芯片，在這里電流接著流到另一個(gè)弓踐框架部 件。上部芯片不需要直接連接至引線框架，由此有助于連接和組裝工藝。
雖然參照具體電路和半導(dǎo)體結(jié)構(gòu)己經(jīng)公開發(fā)明的優(yōu)選和其它實(shí)施例，但是 可以理解在不脫離由所附權(quán)利要求定義的本發(fā)明精神和范圍下，由于工程選擇 的原因可以作出許多具體變化。
權(quán)利要求
1.一種層疊集成電路組裝件，包括具有八個(gè)端子的引線框架，其中四個(gè)端子在所述層疊集成電路組裝件的一側(cè)上，四個(gè)端子在所述層疊集成電路組裝件的相對(duì)側(cè)上；具有上部接觸墊和排成一行的三個(gè)底部接觸墊的第一二極管陣列集成電路，第二底部接觸墊具有約兩倍于第一底部接觸墊和第三底部接觸墊的表面面積；所述第一底部接觸墊連接至所述引線框架的第一端子，所述第二底部接觸墊連接至所述引線框架的第二和第三端子，所述第三底部接觸墊連接至所述引線框架的第四端子；具有上部接觸墊和排成一行的三個(gè)底部接觸墊的第二二極管陣列集成電路，所述第二二極管陣列集成電路的第二底部接觸墊具有約兩倍于所述第二二極管陣列集成電路的第一底部接觸墊和第三底部接觸墊的表面面積；所述第二二極管陣列集成電路的所述第一底部接觸墊連接至所述引線框架的第五端子，所述第二二極管陣列集成電路的所述第二底部接觸墊連接至所述引線框架的第六和第七端子，所述第二二極管陣列集成電路的所述第三底部接觸墊連接至所述引線框架的第八端子；以及位于所述第一和第二二極管陣列集成電路的至少一部分上的晶閘管集成電路，所述晶閘管集成電路具有兩個(gè)底部接觸墊，其直接結(jié)合至所述第一和第二二極管陣列集成電路的各自的上部接觸墊，而不使用預(yù)制件或?qū)Ь€。
2. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，其中所述第一二極管陣列集成電 路和所述第二二極管陣列集成電路一起構(gòu)成二極管橋。
3. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，其中所述第三晶閘管集成電路包 括至少一4Sffi保護(hù)器件。
4. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，其中所述引線框架形成在S0-8 封裝或QFN封裝之一中。
5. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，所述第一和第二二極管陣列集成 電路^僅包括三^h底部接觸墊和單個(gè)上部接觸墊。
6. 根據(jù)權(quán)利要求5的層疊集成電路組對(duì)牛，其中所述晶閘管集成電路僅包括兩個(gè)底部接觸墊。
7. 根據(jù)t又利要求5的層疊集成電路組裝件，其中所述第一和第二二極管陣列 集成電路的該單個(gè)上部接觸墊基本上延伸過所述第一和第二二極管陣列集成電 路的旨上表面。
8. 根據(jù)權(quán)利要求7的層疊集成電路組裝件，其中所述晶閘管集成電路的該底 部接觸墊每個(gè)具有基本與所述第一和第二二極管陣列集成電路每個(gè)的各自上部 接觸墊的面積相同的面積。
9. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，其中所述第一和第二二極管陣列 集成電路^僅包括與該晶閘管集成電路接觸的單個(gè)接觸墊。
10. 根據(jù)權(quán)利要求1的層疊集成電路組劍牛，其中所述引線框架構(gòu)造為4妙萬 述第一和第五端子連接在一起，所述第二第三、第六和第七端子連接在一起， 以及所述第四和第八端子連接在一起。
11. 根據(jù)權(quán)利要求l的層疊集成電路組裝件，還包括 與所述第一二極管陣列集成電路的第二接觸墊關(guān)聯(lián)的二極管，具有大約兩倍于與所述第一二極管陣列集成電路的所述第一禾嘴三接觸墊關(guān)聯(lián)的各自二極 管的載流能力；以及與所述第二二極管陣列集成電路的第二接觸墊關(guān)聯(lián)的二極管，具有大約兩 倍于與所述第二二極管陣列集成電路的所述第一和第三接觸墊關(guān)聯(lián)的各自二極 管的載流能力。
12. 根據(jù)權(quán)利要求1的層疊集成電路組裝件，其中所述第一二極管陣列集成 電路形成在P型襯底中，所述第二二極管陣列集成電路形成在N型襯底中。
13. —種層疊集成電路組裝件，包括 具有接觸端子的引線框架結(jié)構(gòu)；具有多個(gè)二極管的第一二極管陣列集成電路，所述第一二極管陣列集成電路具有與所述二極管的各自陽極對(duì)應(yīng)的底部接觸墊，所述底部接觸墊結(jié)合至各自弓l線框架接觸端子，以及所述二極管的陰極連接至所述第一二極管陣列集成電路的公共上部接觸墊；具有多個(gè)二極管的第二二極管陣列集成電路，所述第二二極管陣列集成電 路具有與所述第二二極管陣列集成電路的所述二極管的各自陰極對(duì)應(yīng)的底部接觸墊，所述第二二極管陣列集成電路的所述底部接觸墊結(jié)合至各自弓l線框架接觸端子，以及所述第二二極管陣列集成電路的所述二極管的陽極連接至所述第 二二極管陣列集成電路的公共上部接觸墊；所述第一和第二二極管陣列集成電路并排放置^^f述弓l線框架結(jié)構(gòu)上，所 述第一和第二二極管陣列集成電路的該底部接觸墊結(jié)合至所述弓l線框架結(jié)構(gòu)； 以及疊置^^f述第一和第二二極管陣列集成電路的至少一部分上的aE保護(hù)集 成電路，所艦壓保護(hù)集成電路具有直接結(jié)合至所述第一和第二二極管陣列集 成電路的各自上部接觸的底部接觸墊。
14. 根據(jù)權(quán)禾腰求13的層疊集成電路組裝件，其中所述集成電路和接觸墊布置為，流過該第一二極管陣列集成電路的電流流過過壓保護(hù)集成電路，然后 流過該第二二極管陣列集成電路。
15. 根據(jù)權(quán)利要求13的層疊集成電路組裝件，其中所述過壓保護(hù)集成電路 包括兩個(gè)串m接的過壓保護(hù)器件。
16. 根據(jù)權(quán)利要求15的層疊集成電路組裝件，其中每個(gè)所述ilffi保護(hù)器件 包括兩端Sidactor:^件。
17. 根據(jù)權(quán)利要求13的層疊集成電路組裝件，其中每個(gè)所述第一和第二二 極管陣列集成電5^括三個(gè)二極管。
18. 根據(jù)權(quán)利要求13的層疊集成電路組裝件，其中將所述集成電路和所述 弓l線框架結(jié)構(gòu)封裝在SO-8封裝或QFN封裝之一中。
19. 一種層疊集成電路組裝件，包括 具有第一、第二和第三金屬條的引線框架；具有分別連接至所述引線框架的第一、第二和第三金屬條的三^^底部接觸 墊的第一集成電路，所述第一集成電路的整個(gè)上表面基本上包括上部接觸墊； 具有基本上與所述第一集成電路相同布置的上部和底部接觸墊的第二集成電路，所述第二集成電路的所鵬部接觸墊分別連接至所述弓踐框架的所述第 一、第二和第三金屬條，所述第一和第二集成電路并排布置在所述引線框架上; 以及具有兩個(gè)伸長(zhǎng)的底部接觸墊的第三集成電路，#^底部接觸墊大約與所述 第一和第二集成電路的上部接觸墊尺寸相同，所述第三集成電路的底部接觸墊分別連接至所述第一和第二集成電路的上部接觸墊，由此層疊布置不使用預(yù)制件或?qū)Ь€。
全文摘要
將集成電路芯片(12、14、16)的層疊設(shè)置(10)結(jié)合至引線框架部件(62、64、66)。兩個(gè)并排的集成電路芯片(12、14)具有結(jié)合至帶有接觸端子(38)的引線框架部件(62、64、66)的底部接觸墊(46、48、50、56、58、60)。兩個(gè)并排的集成電路(12、14)具有結(jié)合至疊置集成電路芯片(16)的上部接觸墊(52、54)。不使用結(jié)合導(dǎo)線或預(yù)制件實(shí)現(xiàn)低輪廓集成電路組裝件(10)，并且其適用于SO-8封裝。
文檔編號(hào)H01L23/02GK101517733SQ200680038798
公開日2009年8月26日 申請(qǐng)日期2006年10月19日 優(yōu)先權(quán)日2005年10月19日
發(fā)明者C·A·沃斯 申請(qǐng)人:力特保險(xiǎn)絲有限公司