專利名稱：用于存儲器件的多芯片模塊和封裝疊置方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機系統(tǒng)。更具體而言，本發(fā)明涉及基于閃速存儲器的 半導(dǎo)體盤片驅(qū)動器以及采用多芯片模塊(MCM)和封裝疊置技術(shù)來支持微型 化和存儲器可擴展性的方法。
背景技術(shù)：
基于閃速存儲器的半導(dǎo)體盤片驅(qū)動器通常為接口控制器、DMA控制器、 處理器采用獨立封裝，并且為閃存器件、FPROM和RAM采用獨立封裝。這一 當(dāng)前的方法限制了整個存儲器件的微型化。為了進(jìn)一步實現(xiàn)微型化，需要 疊置芯片模塊和封裝。芯片模塊和封裝級的疊置使有限面積內(nèi)的容量最大 化，從而進(jìn)一步實現(xiàn)了對整個存儲器件的微型化。因此，從策略的角度提 出了一種疊置芯片模塊和封裝的技術(shù)，從而支持沿垂直和水平兩方向的微 型化和存儲器可擴展性。

發(fā)明內(nèi)容
在本發(fā)明的示范性實施例示出的疊置技術(shù)中，將半導(dǎo)體管芯安裝到模 塊內(nèi)，使之變成起著基本構(gòu)建塊作用的MCM。在基板內(nèi)組合這些模塊和管芯
將創(chuàng)建具有特定功能或者一定范圍的存儲容量的封裝。疊置這些封裝，以 提高容量或者添加功能。采用不同的現(xiàn)有技術(shù)，例如，倒裝、引線鍵合、 MCM、模塊疊置、先進(jìn)封裝等的組合完成高度可靠的模塊到模塊、封裝到封 裝的互連和可擴展性。單個封裝可以依賴于所采用的管芯的存儲容量和封
裝內(nèi)疊置的模塊的數(shù)量而具有寬范圍的容量。在所提出的封裝疊置技術(shù)中，
封裝內(nèi)疊置的模塊起著用于封裝級疊置的構(gòu)建塊(building block)的作 用。通過疊置多個封裝來創(chuàng)建期望的存儲容量，通過疊置不同的封裝來創(chuàng) 建期望的功能。可以既沿垂直取向又沿水平取詢完成擴展。所述技術(shù)還在 于引腳分配。小容量微型存儲器件可以采用垂直擴展，同時具有較大外形 因子的高容量器件能夠采用垂直和水平擴展二者來使容量最大化。利用這 一技術(shù)，在小封裝器件內(nèi)實現(xiàn)了大容量存儲器件，而更大的外形因子則實 現(xiàn)了更大的存儲容量。
本發(fā)明利用了模塊和封裝級的現(xiàn)有疊置技術(shù)。其使小區(qū)域內(nèi)的容量最 大化，實現(xiàn)了微型化變換。在創(chuàng)建能夠在最終^f裝之前得到單獨測試并且 能夠容易地更換的基本構(gòu)建塊的過程中釆用了模塊化方法，從而使該技術(shù) 可靠，并且成本效率高。可以通過管芯容量以及疊置模塊和/或封裝的變化 來配置寬范圍的容量。根據(jù)板面積和期望的容量，既沿垂直方向又沿水平 方向?qū)崿F(xiàn)了擴展。


為了闡述本發(fā)明的上述特征、優(yōu)點和目的，并使其得到詳細(xì)理解，可 以通過參考在附圖中對其給出了圖示的實施例更為詳細(xì)地說明本發(fā)明，盡 管上文己經(jīng)給出了簡要總結(jié)。
但是，應(yīng)當(dāng)指出，附圖僅示出了本發(fā)明的典型實施例，因此不應(yīng)將其 視為對本發(fā)明的范圍的限制，因為本發(fā)明可以容許其他具有等同效果的實 施例。
圖la示出了根據(jù)本發(fā)明的示范性實施例的用于高性能、高容量器件的 可疊置系統(tǒng)的方框圖。
圖lb示出了根據(jù)本發(fā)明的示范性實施例的用于較低性能、較低容量的 器件的可疊置系統(tǒng)的方框圖。
圖2a、 2b、 2c示出了根據(jù)本發(fā)明的示范性實施例的SDRAM模塊的頂部 和底部視圖以及疊置的多個SDRAM模塊的截面圖。
圖3a、 3b、 3c示出了根據(jù)本發(fā)明的示范性實施例的閃存模塊(flash module)的頂部和底部視圖以及疊置的多個閃存模塊的截面圖。
圖4a、 4b示出了根據(jù)本發(fā)明的示范性實施例的第一高端控制器模塊的 頂部和底部視圖。
圖5a、 5b示出了根據(jù)本發(fā)明的示范性實施例的存儲器模塊的頂部和底 部視圖。
圖6a、 6b示出了根據(jù)本發(fā)明的示范性實施例的第一低端控制器模塊的 頂部和底部視圖。 .
圖7a、 7b示出了根據(jù)本發(fā)明的示范性實施例的第二高端控制器模塊的 頂部和底部視圖。
圖8a、 8b示出了根據(jù)本發(fā)明的示范性實施例的第二低端控制器模塊的 頂部和底部視圖。
圖9示出了根據(jù)本發(fā)明的示范性實施例的進(jìn)一步疊置于所述控制器模 塊上的疊置SDRAM模塊。這一構(gòu)造用于高端應(yīng)用。該圖還示出了球如何占 據(jù)(have)用于模塊間連接的對應(yīng)焊盤。
圖IO示出了根據(jù)本發(fā)明的示范性實施例的進(jìn)一步疊置在存儲器模塊上 的疊置閃存模塊。該圖還示出了球如何占據(jù)用于模塊間連接的對應(yīng)焊盤。
圖11示出了根據(jù)本發(fā)明的示范性實施例的針對第一高端控制器模塊和 存儲器模塊的可能的疊置選項。采用基板接口將一組疊置模塊附著到另一 組疊置模塊。
圖12a是根據(jù)本發(fā)明的示范性實施例的圖11所示的疊置技術(shù)的軸測分 解圖。該圖不包括多個等同的疊置。
圖12b是根據(jù)本發(fā)明的示范性實施例的采用針柵陣列(PGA)而不是球 柵陣列(BGA)的另一封裝疊置技術(shù)。這被用于簡單的更換和擴展。
圖13示出了根據(jù)本發(fā)明的示范性實施例的具有疊置閃存模塊的低端控 制器模塊配置。該圖還示出了球如何占據(jù)用于模塊間連接的對應(yīng)焊盤。
圖14是根據(jù)本發(fā)明的示范性實施例的圖11所示的疊置技術(shù)的軸測分 解圖。
圖15a、 15b示出了根據(jù)本發(fā)明的示范性實施例的帶有疊置存儲器模塊 的第二高端控制器模塊配置。所述圖還示出了球如何占據(jù)用于模塊間連接 的對應(yīng)焊盤。
圖16是根據(jù)本發(fā)明的示范性實施例的圖14所示的疊置技術(shù)的軸測分
解圖。
圖17a、 17b示出了根據(jù)本發(fā)明的示范性實施例的帶有疊置存儲器模塊 的第二低端控制器模塊配置。所述圖還示出了球如何占據(jù)用于模塊間連接 的對應(yīng)焊盤。
圖18是根據(jù)本發(fā)明的示范性實施例的圖17所示的疊置技術(shù)的軸測分 解圖。
圖19示出了根據(jù)本發(fā)明的示范性實施例的能夠選擇多重疊置模塊內(nèi)的 特定層的引腳分配和連接技術(shù)。
圖20a示出了根據(jù)本發(fā)明的示范性實施例的另一引腳分配技術(shù)，其采 用了旋轉(zhuǎn)疊置取向，從而允許疊置四個代表不同總線接口的等同模塊。
圖20b示出了根據(jù)本發(fā)明的示范性實施例的旋轉(zhuǎn)疊置技術(shù)的四個疊置 模塊的截面圖，并且示出了其引腳是如何匹配的。
圖21a示出了根據(jù)本發(fā)明的示范性實施例的另一種引腳分配和連接技 術(shù)，其能夠連接疊置體中的多個模塊的串聯(lián)鏈?zhǔn)酵贰?br> 圖21b示出了根據(jù)本發(fā)明的示范性實施例如何將串聯(lián)鏈?zhǔn)竭B接從一個 疊置位置選路連接(route)到另一疊置位置，其允許單獨或同時應(yīng)用垂直 和水平擴展。
具體實施例方式
圖la是根據(jù)本發(fā)明的第一示范性實施例的閃速存儲系統(tǒng)的方框圖。所 述方框圖示出了整個高端系統(tǒng)，其被模塊化、疊置和封裝，以實現(xiàn)該技術(shù) 的期望特征。所述系統(tǒng)的核心為主控制器處理器101，其與閃速存儲器、閃 速PROM和SDRAM存儲器塊連接。根據(jù)期望容量，將SDRAM配置成單個存儲 體(bank) 102到最多四個存儲體。諸如102的每一存儲體包括三個SDRAM。 通過諸如105的閃存接口控制器控制諸如107的閃存裝置。每一控制器支 持諸如閃存總線All 106的四個閃存總線，每一閃存總線最多支持8個閃 存器件。主控制器處理器通過諸如B總線104的4個不同的總線支持四個 閃存接口控制器。所述四個帶有其對應(yīng)的閃存器件的閃存接口控制器包括 存儲器組108。主控制器處理器能夠支持一個存儲器組到最多15個存儲器 組。也就是說最多支持1920個閃存器件。
圖lb示出了根據(jù)本發(fā)明的第二示范性實施例的閃速存儲系統(tǒng)的方框 圖。所述方框圖示出了整個低端系統(tǒng)，所述系統(tǒng)被模塊化、疊置和封裝，
以實現(xiàn)該技術(shù)的期望特征。由于低端系統(tǒng)不需要很多存儲容量，因而SDRAM 可以是一個存儲體109或者根本不存在，并且所支持的閃存器件也最少僅 為兩組閃存總線。 一組閃存總線110由四條閃存總線構(gòu)成，每條閃存總線 支持8個閃存器件。也就是說最多支持64個閃存器件。
由諸如SDRAM、 FPR0M、閃速存儲器、閃存接口控制器和主控制器處理 器等基礎(chǔ)管芯來創(chuàng)建單個和多個芯片模塊，使之成為本發(fā)明給出的疊置技 術(shù)的基本構(gòu)建塊。參考作為SDRAM模塊的頂視圖的圖2a，將三個SDRAM管 芯201置于單個基板203內(nèi)，使之成為用作基本構(gòu)建塊之一的SDRAM模塊。 在圖1中示出了作為單個存儲體102的SDRAM模塊，其由連接到SDRAM接 口 103的SDRAM 00、 SDRAM 01和SDRAM 02構(gòu)成。將需要連接到控制器模 塊和其他SDRAM模塊的所有信號分別分配到底部球204和頂部焊盤202 二 者內(nèi)。作為SDRAM模塊的底部視圖的圖2b示出了底部球204,在SDRAM管 芯的焊盤下創(chuàng)建三個狹縫，以容納底部引線鍵合。圖2c是疊置模塊的截面 圖。頂部焊盤202和底部球204起著所有SDRAM模塊之間以及到控制器模 塊的垂直互連的作用。通過根據(jù)產(chǎn)品應(yīng)用改變SDRAM管芯容量和疊置數(shù)量 將得到寬范圍的總SDRAM容量。主控制器處理器的SDRAM接口技術(shù)要求限 定了 SDRAM器件組織、容量以及存儲體的限制。旨在用于本發(fā)明的這一示 范性實施例的主控制器處理器支持32位寬的最大4存儲體的SDRAM配置。
圖3a為頂視圖，其示出了處于單個基板303內(nèi)的四個閃存管芯301，
其成為也是基本構(gòu)建塊的閃存模塊。將需要與存儲器模塊和其他閃存模塊 連接(interface)的所有信號分別分配到底部球304和頂部焊盤302當(dāng)中。 在圖3c中，閃存模塊被疊置。最大疊置數(shù)量取決于閃存接口控制器技術(shù)要 求。頂部焊盤302和底部球304起著疊置的閃存模塊之間以及到存儲器模 塊的垂直互連的作用。通過根據(jù)產(chǎn)品應(yīng)用和容量要求改變閃存管芯容量和 疊置數(shù)量將得到寬范圍的總閃存容量。按照閃存接口控制器的技術(shù)要求限 定閃存器件組織和容量限制。旨在用于本發(fā)明的這一示范性實施例的閃存 接口控制器支持每條閃存總線8個閃存器件，因而最多允許疊置8個閃存 模塊。
圖4a示出了本發(fā)明的第一示范性實施例的頂視圖，其被示出為第一高 端控制器模塊配置。將單個FPR0M管芯401置于基板404的中心。焊盤由 兩個部分構(gòu)成， 一個如402所示用于SDRAM模塊接口，而另一個如403所 示用于存儲器接口模塊。這一技術(shù)能夠?qū)崿F(xiàn)在單個封裝內(nèi)多重疊置SDRAM 模塊和存儲器模塊二者。圖4b示出了控制器模塊的底部視圖。將單個主控 制器處理器管芯406置于基板的中心。控制器模塊變成了封裝的基礎(chǔ)模塊。 球405用于連接到通常為印刷電路板(PCB)的主基板。
圖5a示出了也為基本構(gòu)建塊的存儲器模塊的頂視圖。將單個閃存接口 控制器管芯501置于基板504的中心。焊盤由兩個部分構(gòu)成， 一個如502 所示用于閃存模塊接口，而另一個如503所示用于其他存儲器模塊接口。 這一技術(shù)能夠?qū)崿F(xiàn)在單個封裝內(nèi)對閃存模塊和存儲器模塊進(jìn)行多重疊置。 存儲器模塊變成了封裝的基礎(chǔ)模塊。圖5b示出了存儲器模塊的底部視圖。 根據(jù)所期望的配置類型，將存儲器模塊球505用于連接到主基板PCB、控制 器模塊或者其他存儲器模塊。
圖6a示出了本發(fā)明的第二示范性實施例的頂視圖，其被示出為第一低 端控制器模塊配置。將兩個SDRAM 601和單個FPROM 602置于模塊的頂部。 這一配置具有靈活性。在低性能應(yīng)用中可以不設(shè)置SDRAM。主控制器處理器 內(nèi)的內(nèi)部SRAM將接管SDRAM的功能。將主控制器處理器605置于模塊的底 部。這一配置不允許疊置對于低容量應(yīng)用來說不必要的SDRAM。將閃存模塊 疊置到頂部，從而連接到焊盤603?；?04與閃存模塊具有相同的尺寸， 從而使其最終封裝更小。采用底部球606與主PCB連接。
圖7a示出了本發(fā)明的第一示范性實施例的頂視圖，其被示出為第二高 端控制器模塊配置，其中，將四個存儲器模塊701安裝到彼此相鄰的分離 的位置上。為多個疊置配置分配存儲器模塊接口焊盤704。在存儲器模塊接 口焊盤的中間安裝3個SDRAM管芯702。每一區(qū)域?qū)?yīng)于一個SDRAM存儲 體703，該封裝中總共最多具有4個SDRAM存儲體。在圖7b中示出了底部 視圖，其中，使主控制器處理器管芯705和FPROM管芯706彼此相鄰安裝。 將模塊的球707用于外部連接到主PCB。
圖8a示出了本發(fā)明的第二示范性實施例的頂視圖，其被示出為第二低 端控制器模塊配置，其中，僅并排安裝了兩個存儲器模塊801。將存儲器模
塊接口焊盤802分配給多個疊置配置。在存儲器模塊接口焊盤的中間安裝3 個SDRAM管芯803。每一區(qū)域?qū)?yīng)于一個SDRAM存儲體804，該封裝內(nèi)總計 最多有2個SDRAM存儲體。可以根據(jù)應(yīng)用選擇是否安裝SDRAM。還可以采用 內(nèi)部SRAM替代SDRAM。還可以將疊置存儲器模塊配置為支持內(nèi)部和外部閃 存接口控制器應(yīng)用二者。在圖8b中示出了底部視圖，其中，彼此相鄰安裝 主控制器處理器管芯805和FPR0M管芯806。將模塊球807用于與主PCB的 外部連接。
圖9示出了 SDRAM模塊901和控制器模塊902的疊置?？梢詫蝹€或 疊置的SDRAM模塊置于控制器模塊的頂部。用于SDRAM模塊接口 903的焊 盤必須與SDRAM模塊球904對準(zhǔn)。最下部的SDRAM模塊905起著存儲體0 的作用，最上部模塊906起著存儲體3的作用。對于低容量SDRAM需求而 言， 一個或兩個存儲體就足夠了。高容量器件需要具有最大的SDRAM容量， 因而最多疊置4個模塊。外部焊盤907用于存儲器模塊接口 。
圖IO示出了閃存模塊1001和存儲器模塊1002的疊置。將四疊置或八 疊置閃存模塊置于存儲器模塊的頂部。用于閃存模塊接口 1003的焊盤必須 與閃存模塊球1004對準(zhǔn)。外部焊盤1005用于其他存儲器模塊接口。旨在 用于本發(fā)明的這一示范性實施例的閃存接口控制器最多支持4條閃存總線， 每條閃存總線最多支持8個閃存器件。最底部的閃存模塊1006含有4條閃 存總線的Flash 00器件，而最上部的模塊1007含有4條閃存總線的Flash 07器件。
圖11示出了可以通過垂直、水平或組合擴展配置的最大化疊置技術(shù)的 樣本。多重疊置將提高模塊的總高度，因而需要填充件(filler) 1101來 對兩個疊置模塊進(jìn)行物理互連。可以根據(jù)取決于所采用的疊層數(shù)量的模塊 之間的高度差而采用較薄的填充件1102。具有疊置的SDRAM模塊的控制器 模塊起著控制器封裝1103的作用。具有疊置的閃存模塊的存儲器模塊起著 存儲器封裝1104的作用。四個疊置到一起的存儲器封裝形成了存儲器組 1105。在使控制器封裝與單個或多個存儲器組疊置時產(chǎn)生了垂直擴展。該 圖示出了待疊置到控制器封裝上的單個存儲器組。在將控制器封裝設(shè)置在 PCB上相對于存儲器組的不同位置上時，產(chǎn)生了水平擴展。而且，可以將多 個存儲器組設(shè)置在PCB上的不同位置處。在同時實施垂直和水平擴展技術(shù)
時產(chǎn)生了組合擴展。所述擴展技術(shù)根據(jù)所期望的存儲容量、主PCB尺寸限 制和高度限制而具有非常高的靈活性。
圖12a示出了針對所述第一高端控制器配置的疊置技術(shù)的軸測分解圖。 從策略的角度分配引腳，并對模塊進(jìn)行疊置，從而使封裝內(nèi)的整個系統(tǒng)的 微型化成為可能。
1201 —閃存模塊
1202 —閃存管芯
1203 —與其他閃存模塊的閃存模塊焊盤接口
1204 —閃存模塊焊料球
1205 —存儲器模塊
1206 —閃存接口控制器管芯
1207 —用于閃存模塊的存儲器模塊焊盤接口
1208 —用于其他存儲器模塊的存儲器模塊焊盤接口
1209 —存儲器模塊焊料球
1210 — S猶M模塊
1211 — SDRAM管芯
1212 —與其他SDRAM模塊的SDRAM模塊焊盤接口
1213 — SDRAM模塊焊料球
1214 —控制器模塊
1215 —處于頂部一側(cè)的FPROM管芯和處于底部一側(cè)的主控制器處理 器管芯
1216 —與SDRAM模塊的控制器模塊焊盤接口
1217 —與存儲器模塊的控制器模塊焊盤接口
1218 —控制器模塊焊料球
圖12b是本發(fā)明所采用的使更換更簡單并促進(jìn)擴展的另一技術(shù)。未采 用球柵陣列(BGA)，而是采用了針柵陣列(PGA) 1219。由于所述技術(shù)的在 不涉及任何組裝工藝的情況下迅速完成更換的固有特征，這一方法使其更 具靈活性。在這一技術(shù)中，對水平擴展也有好處。該圖示出了作為例子的 疊置存儲器模塊。采用PGA技術(shù)封裝存儲器模塊，其中，封裝的頂部部分 變成了插槽1220，底部部分變成了引腳陣列1219。填充件1221變成了封
裝的頂部插槽，并且通過BGA 1223連接到基礎(chǔ)模塊1222內(nèi)?；A(chǔ)模塊采 用PGA連接到底部封裝，或者連接到主板1224。還將填充件1225安裝到主 板內(nèi)，從而連接疊置存儲器模塊。
圖13示出了閃存模塊1301和第一低端類型的控制器模塊1302的疊置。 可以將單個或疊置的閃存模塊置于控制器模塊的頂部。用于閃存模塊接口 1303的焊盤必須與閃存模塊球1304對準(zhǔn)。這一配置用于低容量低性能應(yīng)用。 待疊置的閃存模塊的數(shù)量取決于所期望的容量，并且受限于主控制器處理 器的支持特征。主控制器處理器的閃存接口最多可以支持8條總線，每條 總線最多可以支持8個閃存器件。
圖14示出了針對第一低端控制器配置的疊置技術(shù)的軸測分解圖。從策 略的角度分配引腳，并且對模塊進(jìn)行疊置，從而使封裝內(nèi)的整個系統(tǒng)的微 型化成為可能。
1401 —閃存模塊
1402 —閃存管芯
1403 —與其他閃存模塊的閃存模塊焊盤接口
1404 —閃存模塊焊料球
1405 —控制器模塊
1406 —處于底部的FPROM管芯和主控制器處理器管芯
1407 — SDRAM管芯
1408 —與閃存模塊的控制器模塊焊盤接口
1409 —控制器模塊焊料球
圖15a示出了用于第二高端控制器配置的疊置技術(shù)。將疊置的閃存模 塊1501進(jìn)一步疊置到存儲器模塊1502上的頂部，之后將存儲器模塊1502 安裝在控制器模塊1503上的四個不同位置上?？梢詫⑺膫€存儲器模塊安裝 在控制器模塊上的四個不同位置上，以創(chuàng)建存儲器組。疊置更多的存儲器 組將提高總?cè)萘俊D15b示出了所述疊置技術(shù)的截面圖。存儲器模塊球1504 必須與控制器模塊上的焊盤接口 1505對準(zhǔn)。如上面在圖11中討論的，采 用填充件對兩個連續(xù)的疊置的模塊進(jìn)行物理連接?？刂破髑?506將稱為與 主板的外部接口。最后的封裝將比第一高端選項大4倍(4X bigger)。
圖16示出了在圖15中所討論的疊置技術(shù)的軸測分解圖。從策略的角
度分配引腳，并且對模塊進(jìn)行疊置，從而使模塊之間的最大疊置和互連成 為可能。如之前在圖11中所討論的那樣，采用填充件對兩個連續(xù)的疊置的 模塊進(jìn)行物理連接。
1601 —閃存模塊
1602 —閃存管芯
1603與其他閃存模塊的閃存模塊焊盤接口
160,1 —閃存模塊焊料球
1605 —存儲器模塊
1606 —閃存接口控制器管芯
1607 —與閃存模塊的存儲器模塊焊盤接口
1608 —與其他存儲器模塊的存儲器模塊焊盤接口
1609 —存儲器模塊焊料球
1610控制器模塊
1611 —處于頂部一側(cè)的SDRAM管芯以及處于底部一側(cè)的FPROM和主
控制器處理器1612 —與存儲器模塊的控制器模塊焊盤接口
1613 —控制器模塊焊料球
圖17a示出了針對第二低端配置的疊置技術(shù)。將疊置的閃存模塊1701 進(jìn)一步疊置到存儲器模塊1702的頂部，之后，將存儲器模塊1702安裝到 控制器模塊1703的兩個不同位置上。這一技術(shù)既可以采用內(nèi)部又可以采用 外部閃存接口控制器配置，從而使這一技術(shù)具有靈活性。圖17b示出了截 面圖。存儲器模塊球1704必須與控制器模塊上的焊盤接口 1705對準(zhǔn)?？?制器球1706將變成與主板的外部接口。最后的封裝是第一高端選項的尺寸 的兩倍。
圖18示出了在圖17中所討論的疊置技術(shù)的軸測分解圖。從策略的角 度分配引腳，并對模塊進(jìn)行疊置，從而使模塊之間的最大疊置和互連成為 可能。如上文在圖11中所討論的那樣，采用填充件對兩個連續(xù)疊置的疊置 模塊進(jìn)行物理連接。
1801 —閃存模塊
1802 _閃存管芯
1803 —與其他閃存模塊的閃存模塊悍盤接口
1804 —閃存模塊焯料球
1805 —存儲器模塊
1806 —閃存接口控制器管芯
1807 —與閃存模塊的存儲器模塊焊盤接口
1808 —與其他存儲器模塊的存儲器模塊焊盤接口
1809 —存儲器模塊焊料球
1810 —控制器模塊
1811 —處于頂部一側(cè)的SDRAM管芯以及處于底部一側(cè)的FPR0M和主 控制器處理器
1812 —與存儲器模塊的控制器模塊焊盤接口
1813 —控制器模塊焊料球
在下述段落中將更為詳細(xì)地討論如何分配引腳以及如何在疊置體內(nèi)按 照不同的取向設(shè)置模塊。
圖19示出了第一引腳分配和連接技術(shù)，其能夠選擇多模塊疊置體內(nèi)的 特定模塊。該圖示出了作為例子的控制器和SDRAM模塊。大橢圓形表示諸 如1907的SDRAM模塊的球，而較小的橢圓形表示諸如1908的焊盤。諸如 1906的矩形表示焊盤到球的連接。控制器模塊具有四個諸如1904的有源焊 盤，每一有源焊盤用于諸如1901的四個SDRAM模塊。將控制器模塊的焊盤 00 1904連接到SDRAM模塊0的X0球1903，將焊盤01連接到SDRAM模塊1 的X0球1902，等等。XO球是用于SDRAM模塊的有源球。所有的SDRAM模 塊都是相同的，其包括如下連接將X1球連接到X1焊盤，將X2球連接到 X2焊盤，等等。該技術(shù)涉及疊置模塊上的諸如1905的梯狀選路連接(ladder like routing)。該技術(shù)能夠?qū)⒖刂破髂K的有源焊盤選路連接到所述疊置 體內(nèi)的期望的特定模塊。圖19所示的示范性實施例包括球和焊盤的重復(fù)圖 案。在每一模塊內(nèi)將無源球連接到無源焊盤，其偏移距離等于重復(fù)圖案的 一個周期距離。其重要性在于所述方法采用了重復(fù)圖案，并且在每一模塊 內(nèi)使無源球相對于無源焊盤偏移，在本發(fā)明的其他實施例中還可以采用其 他偏移距離，例如，采用2個或任意多個重復(fù)圖案的周期距離。所述示范 性實施例不對本發(fā)明的范圍構(gòu)成限制。
在本發(fā)明中引入的另一引腳分配、連接和疊置組合方法為旋轉(zhuǎn)疊置技
術(shù)。圖20a示出了用于某一基礎(chǔ)模塊的焊盤互連，并且分配了戰(zhàn)略編號 (strategic numbering)。帶有編號1到4標(biāo)記的焊盤表示4個不同的信 號組。將帶有編號5標(biāo)記的焊盤用于垂直疊置IO(圖21中示出了更多細(xì)節(jié))。 為疊置體內(nèi)的所有模塊共用的電源和地預(yù)留帶有編號6標(biāo)記的焊盤。由于 疊置模塊是等同的，因而我們可以采用旋轉(zhuǎn)疊置而將一個模塊連接到一組 信號，將接下來的經(jīng)旋轉(zhuǎn)的疊置模塊連接到另一組信號，等等。這種方式 確保了疊置四個等同的模塊，并將其連接到來自通常為控制器的基礎(chǔ)模塊 的不同的四組信號。處于順時針旋轉(zhuǎn)90度的基板上的焊盤1 2001相對于 未經(jīng)旋轉(zhuǎn)的基板，例如，通常為控制器的基礎(chǔ)基板，占據(jù)了焊盤2 2002的 位置。按照類似的方式，悍盤1 2001可以設(shè)置在焊盤3 2003的位置，于 是基板上的焊盤4 2004的位置分別順時針旋轉(zhuǎn)了 180度和270度。圖20b 示出了疊置在基礎(chǔ)模塊上的四個這樣的模塊的截面圖。作為例子采用了存 儲和控制器模塊。處于疊置模塊上的諸如2005的引腳1是僅有的該模塊的 有源信號引腳。將其余的(編號2到4) 2006直接連接到位于其下的球， 而不具有其他連接。這樣，連接從底部延續(xù)到頂部。將第一模塊2008的有 源引腳2007對準(zhǔn)到基礎(chǔ)模塊上的引腳1焊盤2009，將第二模塊的有源引腳 2010對準(zhǔn)到基礎(chǔ)模塊的被示出為附圖標(biāo)記2011的引腳2，其中，第二模塊 被順時針旋轉(zhuǎn)90度。由于第一模塊上的由附圖標(biāo)記2012所示的引腳2被 直接連接到其下的球，因而其允許第二模塊2013上的引腳1連接到基礎(chǔ)模 塊的引腳2 2011。將下一疊置模塊再旋轉(zhuǎn)90度將使其有源引腳對準(zhǔn)到基礎(chǔ) 模塊引腳3，等等，直到下一次旋轉(zhuǎn)。
將上一連接技術(shù)用于疊置體內(nèi)的所有模塊的串聯(lián)通路，并允許所述模 塊可以被從外部訪問，從而實現(xiàn)PCB上的水平擴展。圖21a示出了如何按 照疊置方法實現(xiàn)這一技術(shù)。主板2101含有輸入信號2102，之后，將輸入信 號2102連接到基礎(chǔ)模塊2103的IN球2104。將基礎(chǔ)模塊的OUT焊盤2105 連接到第一疊置模塊2106的IN球2107，等等。頂部模塊2108將所述信號 終止于頂部焊盤2109，并利用連接2112將所述信號在內(nèi)部按特定路徑傳送 至另一焊盤2110，焊盤2110直接連接到其下的球2113。由于所述模塊是 等同的，因而這一按特定路徑傳送的信號穿過疊置體的焊盤和球2111，直
到其抵達(dá)主板的OUT焊盤2114，以供外部訪問。圖21b示出了所述頂部模 塊如何終止所述串聯(lián)鏈，并將其分支到其他焊盤。所有的模塊均具有可選 的緩沖器2115，在被拉低時其使輸入呈三態(tài)。來自IN球2116的信號進(jìn)入 內(nèi)部電路2117，并從連接到OUT焊盤2118的電路離開。緩沖器2115的控 制線被從內(nèi)部略微拉起。從內(nèi)部將"StkLow"球連接到GND 2119，因而當(dāng) 在其上疊置了模塊時下拉緩沖器控制線，當(dāng)在其上未直接疊置模塊時上拉 緩沖器的控制線。在拉高緩沖器時，其將使輸入信號分支2120到其他焊盤， 因而使所述跡線返回至基礎(chǔ)模塊的焊料球成為可能。當(dāng)在模塊上疊置了模 塊時，拉低緩沖器控制信號，其使輸入信號呈三態(tài)，從而不允許出現(xiàn)分支 效應(yīng)。這一技術(shù)允許從基礎(chǔ)模塊的外部球訪問所述信號，因而可以實現(xiàn)串 行信號的水平擴展。之后，利用連接2121將所述球選路連接到處于其他位 置上的其他模塊2122。在主板2123上采用相同的技術(shù)，當(dāng)在"StkLow"焊 盤上未探測到任何封裝時，緩沖器允許將輸入連接到處于其他位置的指定 焊盤。三態(tài)緩沖器技術(shù)對于所有的位置都是冗余的。 一個例子是JTAG TDI-TD0信號。驅(qū)動電路2125將TDI信號發(fā)送至所述焊盤，所述閉合 (closing) TD0信號2124返回至驅(qū)動電路。
將這些疊置、引腳分配和連接技術(shù)結(jié)合起來能夠?qū)崿F(xiàn)帶有并行和串行 信號的模塊之間的互連，從而實現(xiàn)垂直和水平擴展。這一技術(shù)根據(jù)具體應(yīng) 用、容量、板尺寸和高度限制而具有非常高的靈活性。
權(quán)利要求
1.一種用于疊置多個模塊的方法，其包括以下步驟在多個模塊上提供一個或多個有源端口，其用于承載一個或多個有源信號；在多個模塊上提供一個或多個無源端口，其用于使所述一個或多個有源信號通過；以及疊置所述多個模塊。
2、 根據(jù)權(quán)利要求1所述的方法，其中，所述一個或多個無源端口形成 梯狀選路連接路徑。
3、 根據(jù)權(quán)利要求1所述的方法，其中，在疊置之前旋轉(zhuǎn)所述多個模塊 中的一個或多個，并且所述一個或多個無源端口形成旋轉(zhuǎn)的選路連接路徑。
4、 根據(jù)權(quán)利要求1所述的方法，還包括以下步驟提供一對或多對菊 花鏈輸入端口和菊花鏈輸出端口以形成第一菊花鏈連接，其中，通過菊花 鏈電路連接每對所述菊花鏈輸入端口和所述菊花鏈輸出端口。
5、 根據(jù)權(quán)利要求4所述的方法，還包括以下步驟提供一個或多個控 制端口 ，從而使選路連接路徑在末端模塊內(nèi)延伸所述第一菊花鏈連接。
6、 根據(jù)權(quán)利要求5所述的方法，其中，將所述末端模塊內(nèi)的所述選路 連接路徑連接到第二菊花鏈連接。
7、 根據(jù)權(quán)利要求1所述的方法，其中，所述多個模塊中的一個或多個 為主板。
8、 根據(jù)權(quán)利要求7所述的方法，其中，將一個或多個垂直疊置模塊連 接到所述主板。
9、 根據(jù)權(quán)利要求2所述的方法其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，將所述一個或多個有源端口連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個有源球；其中，將所述一個或多個無源端口連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個無源球以及所述第二側(cè)上的一個或多個無源焊盤；其中，按照重復(fù)圖案將連接到同一無源端口的所述一個或多個無源球 中的每一個以及所述一個或多個無源焊盤中的每一個設(shè)置在相對于彼此的 預(yù)定距離之間，所述預(yù)定距離等于所述重復(fù)圖案的周期距離的若干倍；其中，將基礎(chǔ)模塊的一個或多個有源端口通過所述梯狀選路連接路徑 選路連接到一個或多個模塊上的同一位置；并且其中，所述梯狀選路連接路徑包括一個或多個無源球以及一個或多個 無源焊盤。
10、 根據(jù)權(quán)利要求3所述的方法其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，將所述一個或多個有源端口連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個有源球；其中，將所述一個或多個無源端口連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個無源球以及所述第二側(cè)上的一個或多個無源焊盤；其中，按照重復(fù)圖案將連接到同一無源端口的一個或多個無源球中的 每一個以及一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，將基礎(chǔ)模塊的一個或多個有源端口通過所述旋轉(zhuǎn)的選路連接路 徑選路連接到一個或多個模塊上的同一位置；并且其中，所述旋轉(zhuǎn)的選路連接路徑包括一個或多個無源球以及一個或多 個無源焊盤。
11、 根據(jù)權(quán)利要求4所述的方法其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)； 其中，將所述一個或多個菊花鏈輸入端口連接到一個或多個對應(yīng)模塊 的所述第一側(cè)上的一個或多個無源球，并將所述一個或多個菊花鏈輸出端 口連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，將對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個 以及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，將基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路 連接到一個或多個模塊上的同一位置；并且其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤。
12、 根據(jù)權(quán)利要求5所述的方法其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，將所述一個或多個菊花鏈輸入端口連接到一個或多個對應(yīng)模塊 的所述第一側(cè)上的一個或多個無源球，并將所述一個或多個菊花鏈輸出端 口連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，將對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個 以及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，將基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路 連接到一個或多個模塊上的同一位置；其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤；并且其中，所述選路連接路徑包括由所述一個或多個控制端口控制的一個 或多個三態(tài)驅(qū)動器。
13、 根據(jù)權(quán)利要求6所述的方法其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)； 其中，將所述一個或多個菊花鏈輸入端口連接到一個或多個對應(yīng)模塊 的所述第一側(cè)上的一個或多個無源球，并將所述一個或多個菊花鏈輸出端 口連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，將對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個以及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，將基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路 連接到一個或多個模塊上的同一位置；其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤；其中，所述選路連接路徑包括由所述一個或多個控制端口控制的一個 或多個三態(tài)驅(qū)動器；并且其中，使一個或多個菊花鏈連接延伸穿過連接到主板的一個或多個垂 直疊置模塊。
14、 一種包括多個模塊的疊置模塊，所述多個模塊中的每一個包括 用于承載一個或多個有源信號的一個或多個有源端口；以及 用于使所述一個或多個有源信號通過的一個或多個無源端口。
15、 根據(jù)權(quán)利要求14所述的疊置模塊，其中，所述一個或多個無源端 口形成梯狀選路連接路徑。
16、 根據(jù)權(quán)利要求14所述的疊置模塊，其中，所述多個模塊中的一個 或多個在疊置之前被旋轉(zhuǎn)，并且所述一個或多個無源端口形成旋轉(zhuǎn)的選路 連接路徑。
17、 根據(jù)權(quán)利要求1所述的疊置模塊，還包括一對或多對菊花鏈輸入 端口和菊花鏈輸出端口，以形成第一菊花鏈連接，其中，每對所述菊花鏈 輸入端口和所述菊花鏈輸出端口被通過菊花鏈電路連接。
18、 根據(jù)權(quán)利要求17所述的疊置模塊，還包括一個或多個控制端口， 其用于使選路連接路徑在末端模塊內(nèi)延伸所述第一菊花鏈連接。
19、 根據(jù)權(quán)利要求18所述的疊置模塊，其中，所述末端模塊內(nèi)的所述 選路連接路徑被連接到第二菊花鏈連接。
20、 根據(jù)權(quán)利要求14所述的疊置模塊，其中，所述多個模塊中的一個 或多個為主板。
21、 根據(jù)權(quán)利要求20所述的方法，其中，將一個或多個垂直疊置模塊 連接到所述主板。
22、 根據(jù)權(quán)利要求15所述的疊置模塊其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，所述一個或多個有源端口被連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個有源球；其中，所述一個或多個無源端口被連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個無源球以及所述第二側(cè)上的一個或多個無源焊盤；其中，連接到同一無源端口的所述一個或多個無源球中的每一個以及 所述一個或多個無源焊盤中的每一個按照重復(fù)圖案設(shè)置在相對于彼此的預(yù) 定距離之間，所述預(yù)定距離等于所述重復(fù)圖案的周期距離的若干倍；其中，基礎(chǔ)模塊的一個或多個有源端口通過所述梯狀選路連接路徑選 路連接到一個或多個模塊上的同一位置；并且其中，所述梯狀選路連接路徑包括一個或多個無源球以及一個或多個 無源焊盤。
23、 根據(jù)權(quán)利要求16所述的疊置模塊其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，所述一個或多個有源端口被連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個有源球；其中，所述一個或多個無源端口被連接到一個或多個對應(yīng)模塊的所述 第一側(cè)上的一個或多個無源球以及所述第二側(cè)上的一個或多個無源焊盤；其中，連接到同一無源端口的所述一個或多個無源球中的每一個以及 所述一個或多個無源焊盤中的每一個按照重復(fù)圖案彼此相對設(shè)置；其中，基礎(chǔ)模塊的一個或多個有源端口通過所述旋轉(zhuǎn)的選路連接路徑選路連接到一個或多個模塊上的同一位置；并且其中，所述旋轉(zhuǎn)的選路連接路徑包括一個或多個無源球以及一個或多 個無源焊盤。
24、 根據(jù)權(quán)利要求17所述的疊置模塊其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，所述一個或多個菊花鏈輸入端口被連接到一個或多個對應(yīng)模塊 的所述第一側(cè)上的一個或多個無源球，并且所述一個或多個菊花鏈輸出端 口被連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個以 及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路連 接到一個或多個模塊上的同一位置；并且其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤。
25、 根據(jù)權(quán)利要求18所述的疊置模塊其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，所述一個或多個菊花鏈輸入端口被連接到一個或多個對應(yīng)模塊的所述第一側(cè)上的一個或多個無源球，并且所述一個或多個菊花鏈輸出端口被連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個以及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路連 接到一個或多個模塊上的同一位置；其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤；并且其中，所述選路連接路徑包括由所述一個或多個控制端口控制的一個 或多個三態(tài)驅(qū)動器。
26、根據(jù)權(quán)利要求19所述的疊置模塊其中，所述多個模塊中的每一個包括第一側(cè)和第二側(cè)；其中，所述一個或多個菊花鏈輸入端口被連接到一個或多個對應(yīng)模塊 的所述第一側(cè)上的一個或多個無源球，并且所述一個或多個菊花鏈輸出端 口被連接到一個或多個對應(yīng)模塊的所述第二側(cè)上的一個或多個無源焊盤；其中，對應(yīng)于同一菊花鏈端口的所述一個或多個無源球中的每一個以 及所述一個或多個無源焊盤中的每一個彼此相對設(shè)置；其中，基礎(chǔ)模塊的一個或多個有源端口通過所述菊花鏈連接而選路連 接到 一個或多個模塊上的同 一位置 ，其中，所述菊花鏈連接包括一個或多個菊花鏈電路、 一個或多個無源 球以及一個或多個無源焊盤；其中，所述選路連接路徑包括由所述一個或多個控制端口控制的一個 或多個三態(tài)驅(qū)動器；并且其中，所述一個或多個菊花鏈連接延伸穿過連接到主板的一個或多個 垂直疊置模塊。
全文摘要
在本發(fā)明的示范性實施例中舉例說明了疊置技術(shù)，其中，將半導(dǎo)體管芯安裝到模塊內(nèi)，使之變成起著基本構(gòu)建塊的作用的MCM。在基板內(nèi)組合這些模塊和管芯創(chuàng)建了具有特定功能或一定范圍的存儲容量的封裝。采用BGA和PGA提供了幾種示范性系統(tǒng)配置，從而對所述疊置技術(shù)進(jìn)行了舉例說明。舉例說明了幾種引腳分配和信號按特定路徑傳送技術(shù)，其中，將內(nèi)部和外部信號從主板按特定路徑傳送至各種疊置模塊。可以既沿垂直取向又沿水平取向完成擴展。
文檔編號H01L23/02GK101375391SQ200680049626
公開日2009年2月25日 申請日期2006年12月29日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者J·A·貝隆, P·D·布加永, 里卡多·H·布魯斯, 雷伊·H·布魯斯 申請人:比特麥克拉網(wǎng)絡(luò)公司