專利名稱：半導(dǎo)體器件和形成半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本公開涉及半導(dǎo)體器件裝置以及形成半導(dǎo)體器件裝置的方法。
背景技術(shù)：
在諸如汽車電子、供電、電信之類的應(yīng)用中，普遍地使用諸如金
屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件作為功率器件， 這些應(yīng)用要求器件操作在幾十到幾百安培(A)范圍的電流內(nèi)。
常規(guī)地，通過將電壓施加到MOSFET器件的柵電極，接通器件并 且形成連接源極區(qū)和漏極區(qū)的溝道，該溝道允許電流流動(dòng)。在漏極區(qū) 和溝道之間形成輕摻雜的漂移區(qū)。為了降低在漂移區(qū)上產(chǎn)生的最大電 場，并且因而確保高的擊穿電壓，需要對漂移區(qū)進(jìn)行輕摻雜。 一旦接 通了MOSFET器件，則電流和電壓之間的關(guān)系就接近線性，這意味著 該器件的表現(xiàn)類似于電阻。該電阻被稱為導(dǎo)通電阻Rdson。
典型地，具有低導(dǎo)通電阻Rdson的MOSFET器件是優(yōu)選的，因?yàn)?它們具有較高的電流容量。所熟知的是，通過提高M(jìn)OSFET器件的封 裝密度，即每cn^的基本元胞(cell)的數(shù)量，可以減小導(dǎo)通電阻Rdson。 例如，六角形MOSFET (HEXFET)器件包括多個(gè)元胞，每個(gè)元胞具 有源極區(qū)和六角形多晶硅柵極，并且六角形MOSFET (HEXFET)器 件具有高封裝密度，例如每cn^有105個(gè)六角形元胞。由于大數(shù)量的元 胞和大的深寬比，該深寬比可以被定義為源極區(qū)的六角形周長長度和 晶胞面積的比值，所以能夠使HEXFET器件的導(dǎo)通電阻非常低。通常 地，元胞的尺寸越小，封裝密度就越高，并且因而導(dǎo)通電阻就越小。 因此，對于MOSFET器件的很多改進(jìn)都以減小元胞尺寸為目標(biāo)。然而，所熟知的是，MOSFET器件的擊穿電壓隨著器件導(dǎo)通電阻 Rdson的增加而增加。因此，在減小Rdson和具有足夠高的擊穿電壓 BVdss之間存在折衷。
在減小MOSFET器件的導(dǎo)通電阻Rdson，同時(shí)不嚴(yán)重影響器件擊 穿電壓的努力中，已經(jīng)提出了將多層結(jié)構(gòu)引入器件的漂移區(qū)中。在2006 年6月的IEEE電子器件學(xué)報(bào)(Transactions on Electron Devices) Vol.47. No.6中，Xing Bi Chen、 Xin Wang和Johnny K.O. Sin的一篇名為'A Novel High-Voltage Sustaining Structure with Buried Oppositely Doped Regions'(—種具有隱埋反摻雜區(qū)的新穎高壓穩(wěn)壓結(jié)構(gòu))的文章，描述 這樣一種結(jié)構(gòu)，其中MOSFET器件的漂移區(qū)中的隱埋浮置區(qū)(floating region)在邊緣末端(edge termination)被連接在一起。在p-型隱埋浮 置區(qū)在n-型漂移區(qū)中的情況中，由于在耗盡的p-型隱埋浮置區(qū)中的負(fù) 電荷，所以在隱埋浮置區(qū)上終止了由耗盡的n-漂移區(qū)的正電荷引起的 大部分電通量，使得不允許場強(qiáng)貫穿漂移區(qū)的全部厚度進(jìn)行堆積。這 意味著在不產(chǎn)生高峰值電場的情況下，能夠在漂移區(qū)中使用較高的摻 雜密度。由于在漂移區(qū)中能夠使用較高的摻雜密度，所以減小了導(dǎo)通 電阻Rdson。因此，通過使用隱埋浮置區(qū)，可以使漂移區(qū)的電阻率和/ 或厚度小于具有相同擊穿電壓的常規(guī)MOSFET器件的漂移區(qū)的電阻率 和/或厚度，并且因此可以減小導(dǎo)通電阻Rdson。
當(dāng)接通MOSFET器件時(shí)，由于完全耗盡了漂移區(qū)和隱埋浮置區(qū)， 所以導(dǎo)通電阻瞬間較高，并且僅有少量電流在溝道中流動(dòng)。為了完全 接通器件(即，開啟器件)，必須恢復(fù)隱埋浮置區(qū)和漂移區(qū)中的多數(shù)載 流子。MOSFET是單極器件或多數(shù)載流子器件，并且因而當(dāng)打開溝道 時(shí)，可以輕易地從源極恢復(fù)用于n-型區(qū)(例如，漂移區(qū))的電子。然 而，由于單極器件不能向這些區(qū)提供任何空穴，所以更難以恢復(fù)用于 p-型隱埋浮置區(qū)的空穴。
因此，在接通器件和完全接通器件之間存在延遲，其延遲取決于
6在耗盡區(qū)中恢復(fù)多數(shù)電荷載流子所需要的時(shí)間。理想地，設(shè)計(jì)器件時(shí) 的目標(biāo)是進(jìn)行布置而使延遲為零或盡可能接近零。
在Chen等人的文章所描述的裝置中，由于p-型隱埋浮置區(qū)在p-型邊緣末端被連接在一起，該p-型邊緣末端通過p-型體區(qū)與源極相連， 所以當(dāng)MOSFET器件在被關(guān)斷之后被接通時(shí)，建立了向p-型隱埋浮置 區(qū)提供空穴的通路，該p-型隱埋浮置區(qū)在反向漏電壓期間被耗盡。這 在恢復(fù)隱埋浮置區(qū)中的多數(shù)載流子的過程中是有幫助的，其確保完全 接通MOSFET器件。鑒于與邊緣末端的連接，p-型隱埋浮置層不與源 極電隔離，并且因此不適當(dāng)?shù)?浮動(dòng)"。
由于必須小心設(shè)計(jì)p-型邊緣末端以避免任何泄漏問題，并且需要 額外的步驟用以形成邊緣末端，這篇文章中公開的裝置對于生產(chǎn)是代 價(jià)高的且復(fù)雜的。另外，這種裝置與在半導(dǎo)體器件生產(chǎn)工藝中所使用 的典型平面工藝是不相容的。
在2004年5月的IEEE電子器件學(xué)報(bào)Vol.5l,No.5中，Watam Saito， Ichiro Omura， Ken，ichi Tokano, Tsuneo Ogura禾口 Hiromichi Ohashi的一 篇名為 'A Novel Low On-Resistance Schottky-Barrier Diode with p-Buded Floating Layer Structure'(—種具有p-隱埋浮置層結(jié)構(gòu)的新穎 低通電阻肖特基壘勢二極管)，公開了一種在漂移區(qū)中具有p-型隱埋浮 置層的肖特基壘勢二極管(SBD)，其增強(qiáng)了在漂移區(qū)中耗盡的發(fā)生。 在這篇文章中所公開的裝置中，將隱埋浮置層從在SBD表面處的p區(qū) 隔離開，使得當(dāng)關(guān)斷MOSFET器件且在漏極區(qū)和源極區(qū)之間施加反向 電壓的時(shí)候，p-型隱埋浮置層以及漂移區(qū)被完全耗盡并且在到達(dá)擊穿之 前不再有任何自由電荷載流子存在于漂移區(qū)中，這引起高擊穿電壓。 結(jié)果是，能夠增加漂移區(qū)的摻雜濃度并且因此能夠減小SBD的導(dǎo)通電 阻。
當(dāng)接通器件時(shí)，由于完全耗盡了漂移區(qū)和隱埋浮置層，所以導(dǎo)通電阻瞬間較高，并且僅有少量電流在溝道中流動(dòng)。為了完全接通器件
(即，接通器件)，必須恢復(fù)在隱埋浮置層和漂移區(qū)中的多數(shù)載流子。 這篇文章認(rèn)識(shí)到恢復(fù)用于p-型隱埋浮置層的空穴的難題，并且建議了 一種機(jī)制，通過該機(jī)制，經(jīng)過在SBD表面由p-型保護(hù)環(huán)和p-型柵格 (grid)建立的雙極器件的寄生作用，能夠在p-型隱埋浮置層中恢復(fù)多 數(shù)p電荷載流子或空穴。然而，在這篇文章中所公開的分析性解決方 法依賴于寄生雙極作用，該寄生雙極作用對器件特性的影響是難以控 制的。因此，這種寄生解決方法難以應(yīng)用于下述半導(dǎo)體器件，所述半 導(dǎo)體器件被生產(chǎn)以用于需要對器件特性進(jìn)行更多控制的應(yīng)用。
因此，存在對于改善的半導(dǎo)體器件裝置的需要。
發(fā)明內(nèi)容
如在所附權(quán)利要求中所描述的，本發(fā)明提供了一種半導(dǎo)體器件裝 置以及一種形成半導(dǎo)體器件裝置的方法。
僅通過示例的方法，現(xiàn)在將要參考附圖描述根據(jù)本公開的一種半 導(dǎo)體器件裝置以及一種形成半導(dǎo)體器件裝置的方法，在附圖中
圖1是根據(jù)本公開的半導(dǎo)體器件裝置的一部分的示意性橫截面
圖2-5是示出在圖1的半導(dǎo)體器件裝置的操作的不同狀態(tài)期間在 該半導(dǎo)體器件裝置中的電離雜質(zhì)分布的示意性橫截面圖；以及
圖6-8是圖1的半導(dǎo)體器件在不同制造階段期間的示意性橫截面圖。
具體實(shí)施例方式
在以下描述中和在圖1-8中，將特定區(qū)識(shí)別為特定材料、傳導(dǎo)性 和/或類型的區(qū)。然而，這僅僅是為了方便解釋并且不希望成為限制。 本領(lǐng)域那些技術(shù)人員將基于本文中給出的描述懂得，能夠使用各種半導(dǎo)體材料，并且為了獲得不同的器件功能，可以改變器件的各種區(qū)的 摻雜。
將參考半導(dǎo)體器件裝置來描述本公開，該半導(dǎo)體器件裝置包括諸
如N-溝道垂直MOSFET器件的垂直半導(dǎo)體器件。垂直半導(dǎo)體器件包括 置于漏電極上的源電極，這在器件處于導(dǎo)通態(tài)時(shí)引起主要在垂直方向 上的電流流動(dòng)。將意識(shí)到的是，本公開不被限制于N-溝道垂直器件， 并且等同地應(yīng)用于其他半導(dǎo)體器件，諸如P-溝道垂直MOSFET器件或 絕緣柵雙極型晶體管(IGBT)器件、或者橫向器件或JFET或類似單 極器件。
現(xiàn)在參考圖1，根據(jù)本公開實(shí)施例的半導(dǎo)體器件裝置包括垂直 MOSFET器件11，該垂直MOSFET器件11包括具有第一表面和第二 表面的n-型半導(dǎo)體襯底4。在半導(dǎo)體襯底4的第一表面上形成的n-型外 延層6。外延層6的摻雜濃度低于半導(dǎo)體襯底4的摻雜濃度。
在n-型外延層6中形成p-型浮置區(qū)5和9，該外延層6具有在所 述浮置區(qū)之間的開口 7。 p-型浮置區(qū)5和9被隱埋在n-型外延層6中， 并且與外部源電極和漏電極電隔離換言之，它們不與MOSFET器件 11的源極區(qū)或漏極區(qū)相連，也不與在外延層6的第一表面51的其它區(qū) 連接。將意識(shí)到的是，MOSFET器件ll可以包括多個(gè)p-型浮置區(qū)5和 9，該多個(gè)p-型浮置區(qū)5和9在外延層6中垂直疊置。在p-型浮置區(qū)之 間提供了像開口 7 —樣的開口，用以允許正向電流流動(dòng)。替換地， MOSFET器件11可以包括一個(gè)浮置區(qū)。
p-型體區(qū)12從外延層6的第一表面51通過外延層6延伸到典型 1.5微米的深度。n-型區(qū)16從外延層6的第一表面51延伸到p-型體區(qū) 12內(nèi)。n-型區(qū)16是半導(dǎo)體器件的電流電極區(qū)。在圖1中所示的實(shí)施例 中，n-型區(qū)16是MOSFET器件11的源極區(qū)，并且半導(dǎo)體襯底4形成 器件的漏極區(qū)。附加p-型區(qū)18從外延層6的第一表面51延伸到p-型體區(qū)12內(nèi)，以便與n-型區(qū)16相鄰。附加p-型區(qū)18的摻雜濃度高于p-型體區(qū)12的摻雜濃度。p-型區(qū)18改善與源電極的接觸，減小在體區(qū) 12中的寄生NPN雙極作用，并且避免在源極區(qū)16與n-型外延層6之 間的穿通(punch through)。
場氧化物層20在外延層6的第一表面51上延伸，并且柵極氧化 物層19在體區(qū)12上的外延層6的第一表面51上和源極區(qū)16的一部 分上延伸。取決于操作電壓，柵極氧化物層19典型地包括具有0.7微 米厚度的硅氧化物層。在柵極氧化物層19和場氧化物層20上形成絕 緣柵極區(qū)22，并且絕緣柵極區(qū)22典型地包括諸如多晶硅的摻雜的多晶 硅半導(dǎo)體材料。在絕緣柵極區(qū)22上形成電介質(zhì)層24。電介質(zhì)層24可 以包括硅氧化物或TEOS層，或者可以包括諸如氧化物/氮化物/氧化物 層的若干層。
在電介質(zhì)層24上形成金屬或歐姆層28，并且金屬或歐姆層28與 源極區(qū)16接觸以形成源電極。間隔物26將金屬層28從絕緣柵極區(qū)22 隔離。
在半導(dǎo)體襯底4的第二表面上形成金屬或歐姆層30，用以形成漏 電極。
半導(dǎo)體器件裝置進(jìn)一步包括注入器器件13。注入器器件可以是橫 向或垂直器件，諸如二極管、IGBT、 MOSFET器件、雙極器件或類似 的器件。根據(jù)實(shí)施例的注入器器件13包括由第一 p-型區(qū)15和第二 p-型區(qū)17形成的二極管器件，該第一 p-型區(qū)15從第一表面51延伸到n-型外延層6內(nèi)，該第二 p-型區(qū)17從n-型外延層6的第一表面51延伸 到第一 p-型區(qū)15內(nèi)。在n-型外延層6的第一表面上形成與第一 15和 第二 17p-型區(qū)接觸的金屬或傳導(dǎo)或歐姆層21。第二p-型區(qū)17的摻雜濃 度高于第一 p-型區(qū)15的摻雜濃度。使p-型區(qū)17具有高于p-型區(qū)15的 慘雜濃度，改善了與金屬層21的接觸，并且增加了可以由注入器器件13注入的空穴的數(shù)量。在替換實(shí)施例中，注入器器件可以包括一個(gè)p-型注入器區(qū)，該p-型注入器區(qū)形成在n-型外延層6中與金屬層21接觸。
現(xiàn)在將參考圖2-5來描述圖1的MOSFET裝置的操作，圖2-5示 出在圖1的MOSFET裝置的操作的不同狀態(tài)期間在該MOSFET裝置中 的空間電荷分布。在圖1的MOSFET裝置的操作中，將形成溝道，該 溝道將源極區(qū)16通過漂移區(qū)(穩(wěn)壓區(qū))與漏極區(qū)(襯底4)相連而允 許電流流動(dòng)，該漂移區(qū)由n-型外延層6和浮置區(qū)5、 9中的開口 7形成。
首先參考圖2，圖2示出當(dāng)關(guān)斷MOSFET器件11時(shí)的空間電荷分 布。在關(guān)斷態(tài)中，MOSFET器件11的柵極和源極是接地的，并且漏極 處于施加電源電壓的電壓，Vsupply。取決于應(yīng)用，Vsupply可以是200 伏特、600伏特或更高。注入器器件13也是接地的。由于在MOSFET 器件11的漏極和源極之間施加正的反向電壓，所以p電荷載流子(即， 空穴)遷移到源電極，并且n電荷載流子(即，電子)遷移到漏電極。 效果是，p-型浮置區(qū)5、 9以及n-型漂移區(qū)6由于所有自由電荷載流子 已經(jīng)被移除而被完全耗盡。在圖2中通過漂移區(qū)6中的正的電離層1 和負(fù)的電離層3、浮置區(qū)5、 9示出了這點(diǎn)，在正的電離層1中，原子 已經(jīng)丟失其自由的多數(shù)載流子(即，電子)，而在負(fù)的電離層3中，原 子已經(jīng)丟失了其自由的多數(shù)載流子(即，空穴)。
圖3示出當(dāng)注入器器件13未被激活時(shí)，通過將控制信號(hào)(例如， 閾值電壓信號(hào)Vth)施加到MOSFET器件11的柵極來接通MOSFET 器件11之后的空間電荷分布。這等同于在介紹中以上所描述的已知裝 置。當(dāng)接通器件11時(shí)，漂移區(qū)6和隱埋浮置區(qū)5、 9不從完全耗盡中 立即恢復(fù)，因此漂移區(qū)包括在隱埋浮置區(qū)5、 9周圍的耗盡區(qū)域37，并 且隱埋浮置區(qū)5、 9仍舊是耗盡的。由于隱埋浮置區(qū)5、 9是電隔離的， 比起漂移區(qū)6中的n多數(shù)電荷載流子(即，電子)，更難恢復(fù)隱埋浮置 區(qū)5、 9中的p多數(shù)電荷載流子(即，空穴)。通過將閾值電壓Vth施 加到MOSFET器件11的柵極來打開溝道，能夠從源極區(qū)16提供電子。
11隱埋浮置區(qū)5、 9周圍的耗盡區(qū)域37夾斷漂移區(qū)6。結(jié)果是導(dǎo)通電阻 Rdson較高并且因此只有少量由線35指示的電流在溝道中流動(dòng)。通過 復(fù)合(recombination),將最終恢復(fù)空穴，但是這將需要大量的時(shí)間， 其間MOSFET器件11將被阻斷(block)。
圖4示出通過將控制信號(hào)(例如，閾值電壓信號(hào)Vth)施加到 MOSFET器件11的柵極來接通MOSFET器件11之后，并且當(dāng)通過將 激活信號(hào)施加到注入器器件13來激活注入器器件13時(shí)的空間電荷分 布。
當(dāng)通過將例如0.8V電壓信號(hào)的激活信號(hào)施加到注入器器件13的 金屬層21來激活注入器器件13時(shí)，從第一 15和第二 17p-型區(qū)將p電 荷載流子(即，空穴)注入到漂移區(qū)中。這是因?yàn)樽⑷肫髌骷?3提供 PN結(jié)，PN結(jié)提供空穴和電子。由于p電荷載流子的濃度梯度，所以 注入的空穴從第一 15和第二 17區(qū)通過漂移區(qū)6并朝著p-型體區(qū)12擴(kuò) 散開來(如在圖4中的線33所指示的)。因此，p電荷載流子被注入到 漂移區(qū)6和隱埋浮置區(qū)5、 9中，這恢復(fù)了耗盡區(qū)域即，隱埋浮置區(qū) 5、 9周圍的漂移區(qū)6中的耗盡區(qū)域37的一些和隱埋浮置區(qū)5、 9中的 一部分中的耗盡區(qū)域。當(dāng)恢復(fù)了耗盡區(qū)域，導(dǎo)通電阻Rdson減小，并 且在溝道中流動(dòng)的電流增加，如能夠由圖4中兩條線47所看到的。 MOSFET器件11處于半阻斷導(dǎo)通態(tài)。
隨著時(shí)間的流逝，注入的p電荷載流子經(jīng)由漂移區(qū)6和浮置區(qū)5、 9遷移直至沒有耗盡區(qū)域剩余。在一個(gè)實(shí)施例中，為了改善的p電荷載 流子的遷移，隱埋浮置區(qū)5、 9被連接用以提供單一隱埋浮置區(qū)以在區(qū) 5和9之間轉(zhuǎn)移最大數(shù)量的p電荷載流子。在PCT專利申請no. WO 2006/024322中描述了這種裝置。這個(gè)時(shí)候，如圖5中的線39所示， MOSFET器件11處于完全導(dǎo)通態(tài)，導(dǎo)通電阻Rdson最小且最大電流流 動(dòng)。因此，將意識(shí)到的是，由于注入器器件13在MOSFET器件11的 接通期間提供了用于浮置區(qū)5、 9的多數(shù)電荷載流子，浮置區(qū)5、 9作 為與p-型源極18和體12區(qū)連接的體區(qū)，該p-型源極18和體12區(qū)是 接地的。對于包括多個(gè)浮置區(qū)5的裝置(例如，垂直疊置的多個(gè)浮置 區(qū))，這些浮置區(qū)一起作為單一體區(qū)。這意味著，根據(jù)公開的裝置不需 要與浮置區(qū)5、 9和p-型表面區(qū)相連的附加區(qū)，如介紹中討論的邊緣末 端，以提供p-型多數(shù)電荷載流子以恢復(fù)漂移區(qū)6和浮置區(qū)5、 9中的耗 盡區(qū)域。
在接通狀態(tài)上的MOSFET器件11的響應(yīng)時(shí)間取決于用于減小導(dǎo) 通電阻Rdson的時(shí)間，該用于減小導(dǎo)通電阻Rdson的時(shí)間又由用于浮 置區(qū)5、 9的多數(shù)電荷載流子的注入來確定。由于注入器器件13由激 活信號(hào)控制，該MOSFET器件的響應(yīng)時(shí)間能夠根據(jù)激活信號(hào)被很好地 控制。
在一個(gè)實(shí)施例中，當(dāng)將控制信號(hào)施加到MOSFET器件的柵極時(shí)， 向注入器器件13提供激活信號(hào)。這確保了當(dāng)接通了 MOSFET器件時(shí)， 將p電荷載流子注入到漂移區(qū)6中，其使得MOSFET裝置的響應(yīng)時(shí)間 最小。在替換實(shí)施例中，先于接通MOSFET器件來提供激活信號(hào)換 言之，注入器器件13在控制信號(hào)被施加到MOSFET器件的柵極之前來 注入電荷載流子。
控制電路(未示出)被設(shè)置成提供激活信號(hào)、用于柵極的控制信 號(hào)和用于漏電極和源電極的電壓信號(hào)?？刂齐娐房梢耘cMOSFET器件 11和注入器器件13被集成在一起，或者可以是分立電路。
現(xiàn)在將要參考圖6-8描述根據(jù)本公開實(shí)施例的形成半導(dǎo)體器件的 方法。
如圖6中所示，n-型外延層6生長在n-型襯底4上。n-型襯底4的摻雜濃度高于外延層6的摻雜濃度。在外延層6中形成浮置區(qū)5和9。 通過在襯底4上生長外延層6的第一部分、在外延層6的第一部分上 提供p-型材料層、移除p-型層的某些部分用以提供浮置區(qū)5、 9，以及 隨后在浮置區(qū)上生長外延層的第二部分，可以形成浮置區(qū)。第一部分 和第二部分形成圖6中所示的外延層6。在包括垂直疊置的多個(gè)浮置區(qū) 的裝置中，通過在生長外延層的一部分、從p-型層形成浮置區(qū)以及隨 后在形成的浮置區(qū)上生長外延層的另一部分間的交替，來形成浮置區(qū)。
由于根據(jù)公開的裝置使用隱埋浮置區(qū)，所以外延層6 (因而漂移 區(qū))的摻雜濃度能夠高于在裝置中沒有隱埋浮置區(qū)中的外延層的摻雜 濃度。在一個(gè)實(shí)施例中，由于隱埋浮置區(qū)的使用，最大可能電場除以2， 比起沒有隱埋浮置區(qū)的器件，其允許了外延層6 (或漂移層6)的摻雜 濃度乘以1.5到2的因數(shù)。如上所討論的，這減少了這種裝置的導(dǎo)通電 阻Rdson。
隨后在器件上形成諸如硅氧化物層的電介質(zhì)層20。通過圖形化和 蝕刻的方法產(chǎn)生通過電介質(zhì)層20 (場氧化物層20)的第一開口 (未示 出)，并且在第一開口 (未示出)中的外延層6上生長柵極氧化物層19。 例如，隨后通過淀積在柵極氧化物層19和場氧化物層20上形成多晶 硅層22或其他類型的傳導(dǎo)層。隨后在多晶硅層22上淀積電介質(zhì)層24。 電介質(zhì)層24可以包括硅氧化物或TEOS層，或者可以包括諸如氧化物 /氮化物/氧化物層的若干層。
隨后蝕刻電介質(zhì)層24和多晶硅層22，用以提供體開口23，通過 該體開口 23，可以在外延層6中形成體區(qū)12和第一 p-型區(qū)15。蝕刻 的多晶硅層22形成MOSFET器件的絕緣柵極區(qū)22。
隨后，在通過體開口 23的外延層6中，通過諸如硼(Bll + )的 p-型材料的注入或擴(kuò)散來形成p-型體區(qū)12和第一p-型區(qū)15。優(yōu)選地， 使用在5el3cm'2的范圍內(nèi)的慘雜劑量。晶片隨后承受(subject)例如1080° C左右的高溫，用以將p-型體區(qū)和第一p-型區(qū)15驅(qū)入外延層6 中，如圖6所示。
在電介質(zhì)層19的一部分上形成掩膜25用以掩蔽體開口 23并且留 下開口27，如圖7所示。隨后通過將諸如砷或磷的n-型材料注入到外 延層6中來形成源極區(qū)16。由于源極區(qū)16是通過由掩膜25和絕緣柵 極區(qū)22限定的開口 27而被注入的，所以源極區(qū)16和體區(qū)12是自對 準(zhǔn)的。
現(xiàn)在參考圖8，在電介質(zhì)層24和柵極氧化物層19上形成諸如TEOS 層的電介質(zhì)層(未示出)。隨后蝕刻這種電介質(zhì)層(未示出)和柵極氧 化物層19，用以提供間隔物26和開口 29，通過該開口 29注入p-型材 料用以形成附加p-型區(qū)18和第二p-型區(qū)17。優(yōu)選地，注入步驟包括注 入諸如硼(Bll + )的p-型材料，具有大約5el5cm^的摻雜劑量。
隨后，部分加工的半導(dǎo)體器件承受低熱工操作(thermal operation) 和短驅(qū)入(short drive),以便將源極區(qū)16、體區(qū)12、第一p-型區(qū)15、 第二p-型區(qū)17和附加p-型區(qū)18驅(qū)入到外延層6中。例如，對半導(dǎo)體 器件進(jìn)行30分鐘的高達(dá)900-950° C溫度的退火。隨后，其他的加工 步驟發(fā)生，包括金屬化，其中在電介質(zhì)層24上形成與源極區(qū)16接觸 的金屬層28，以便提供源電極；形成與第一 15和第二 17p-型區(qū)接觸的 金屬層21，以便向注入器器件13提供電極；并且在襯底4的第二表面 上形成金屬層30，以便提供漏電極，如圖1所示。間隔物26將金屬層 28從絕緣柵極區(qū)22隔離。
將要意識(shí)到的是，對于上述實(shí)施例，由于當(dāng)形成了 MOSFET器件 11的p-型區(qū)時(shí)，能夠形成注入器器件的第一 15和第二 17p-型區(qū)，則注 入器器件13不需要任何附加掩膜，并且因此在生產(chǎn)成本方面沒有顯著 增加。將要意識(shí)到的是，MOSFET器件典型地包括多個(gè)具有不同形狀的
晶體管基本元胞，諸如六角形元胞、指狀物、條塊和波紋。為簡單起
見，圖1-5示出具有注入器器件的基本元胞的僅一部分的簡化橫截面 圖。根據(jù)本公開的MOSFET器件裝置可以包括在每個(gè)晶體管基本元胞 內(nèi)形成的注入器器件，或者替換地，可以包括用于多個(gè)晶體管基本元 胞的一個(gè)或多個(gè)注入器器件。
總而言之，本發(fā)明提供了改善的半導(dǎo)體器件，該半導(dǎo)體器件具有 低Rds on和改善的器件特性，同時(shí)不增加制造成本。
權(quán)利要求
1. 一種半導(dǎo)體器件裝置，包括半導(dǎo)體器件(11)，包括第一傳導(dǎo)性類型的第一電流電極區(qū)(16)，所述第一傳導(dǎo)性類型的第二電流電極區(qū)(4)，在所述第一電流電極區(qū)和所述第二電流電極區(qū)之間的漂移區(qū)(6)，以及在所述漂移區(qū)中形成的第二傳導(dǎo)性類型的至少一個(gè)浮置區(qū)(5、9)，所述裝置的特征在于注入器器件(13)，用于在當(dāng)所述半導(dǎo)體器件被接通時(shí)接收激活信號(hào)，以及用于響應(yīng)于接收到所述激活信號(hào)，將所述第二傳導(dǎo)性類型的電荷載流子注入到所述漂移區(qū)(6)和所述至少一個(gè)浮置區(qū)(5、9)中。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件裝置，其中所述至少一個(gè)浮 置區(qū)(5、 9)與所述第一 (16)電流電極區(qū)和第二 (4)電流電極區(qū)是 電隔離的。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件裝置，其中，所述半導(dǎo) 體器件(11)是單極器件、垂直半導(dǎo)體器件、MOSFET器件和IGBT器件之一。
4. 根據(jù)權(quán)利要求l、 2、或3所述的半導(dǎo)體器件裝置，其中，所述 注入器器件(13)包括二極管、IGBT、 MOSFET器件和雙極器件之一。
5. 根據(jù)任意一項(xiàng)前述權(quán)利要求的半導(dǎo)體器件裝置，其中，所述半 導(dǎo)體器件(11)進(jìn)一步包括形成所述第二電流電極區(qū)的半導(dǎo)體襯底(4)和在所述半導(dǎo)體襯底上形成的半導(dǎo)體層(6)，并且其中，所述 第一電流電極區(qū)(16)是形成在所述半導(dǎo)體層(6)中并且從所述半導(dǎo)體層的第一表面(51)延伸，并且所述注入器器件(13)包括所述第二傳導(dǎo)性類型的注入器區(qū)(15、 17)，所述注入器區(qū)(15、 17)形成 在所述半導(dǎo)體層(6)中并且從所述第一表面延伸，并且所述漂移區(qū)(6) 形成在所述半導(dǎo)體層(6)中。
6. 根據(jù)任意一項(xiàng)前述權(quán)利要求所述的半導(dǎo)體器件裝置，其中所述 注入器器件(13)進(jìn)一步包括與所述注入器區(qū)(15、 17)耦合的接觸 電極(21)，用于接收所述激活信號(hào)。
7. 根據(jù)任意一項(xiàng)前述權(quán)利要求所述的半導(dǎo)體器件裝置，進(jìn)一步包 括控制電極(22)，用于控制通過在所述第一電流電極區(qū)(16)和所 述第二電流電極區(qū)(4)之間的溝道的電流的流動(dòng)。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件裝置，進(jìn)一步包括控制電路， 用于將控制信號(hào)提供到所述控制電極(22)以接通所述半導(dǎo)體器件(11)，以及用于依賴于所述控制信號(hào)的提供而將所述激活信號(hào)提供 到所述注入器器件(13)。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件裝置，其中，所述控制電路 被設(shè)置成在將所述控制信號(hào)提供到所述控制電極(22)之前，將所述 激活信號(hào)提供到所述注入器器件(13)。
10. —種用于形成包括半導(dǎo)體器件的半導(dǎo)體器件裝置的方法，所 述方法包括以下步驟.-提供第一傳導(dǎo)性類型的半導(dǎo)體襯底(4);在所述半導(dǎo)體襯底(4)上提供所述第一傳導(dǎo)性類型的半導(dǎo)體層 (6);在所述半導(dǎo)體層(6)中形成所述第一傳導(dǎo)性類型的第一電流電極 區(qū)(16)，該第一電流電極區(qū)(16)從所述半導(dǎo)體層(6)的第一表面 (51)延伸，所述半導(dǎo)體襯底(4)形成所述半導(dǎo)體器件的第二電流電極區(qū)(4);以及在所述半導(dǎo)體層(6)中形成第二傳導(dǎo)性類型的至少一個(gè)浮置區(qū)(5、 9)，所述方法的特征在于以下步驟在所述半導(dǎo)體層(6)中形成注入器器件(13)，所述注入器器件 (13)包括所述第二傳導(dǎo)性類型的注入器區(qū)(15、 17)，所述注入器 區(qū)(15、 17)在所述半導(dǎo)體層(6)中形成并且從所述第一表面(51)延伸，所述注入器器件被設(shè)置成當(dāng)所述半導(dǎo)體器件被接通時(shí)，響應(yīng)于接收到激活信號(hào)，將所述第二傳導(dǎo)性類型的電荷載流子注入到所述半導(dǎo)體層(6)和所述至少一個(gè)浮置區(qū)(5、 9)中。
11. 根據(jù)權(quán)利要求IO所述的方法，其中，所述至少一個(gè)浮置區(qū)(5、 9)與所述第一 (16)和第二 (4)電流電極區(qū)是電隔離的。
12. 根據(jù)權(quán)利要求10或11所述的方法，其中所述半導(dǎo)體器件(ll) 是單極器件、垂直半導(dǎo)體器件、MOSFET器件和IGBT器件之一。
13. 根據(jù)權(quán)利要求10、 11或12所述的方法，其中，所述注入器 器件(13)包括二極管、IGBT、 MOSFET器件和雙極器件之一。
14. 根據(jù)權(quán)利要求10-13的任意一項(xiàng)所述的方法，進(jìn)一步包括形 成與所述注入器區(qū)(15、 17)耦合的接觸電極(21)，用于接收所述 激活信號(hào)。
15. 根據(jù)權(quán)利要求10-14的任意一項(xiàng)所述的方法，進(jìn)一步包括 形成控制電極(22)，所述控制電極(22)用于控制通過在所述第一電流電極區(qū)(16)和所述第二電流電極區(qū)(4)之間的溝道的電流 的流動(dòng)；以及提供控制電路，所述控制電路用于將控制信號(hào)提供到所述控制電 極(22)以接通所述半導(dǎo)體器件(11)，以及用于依賴于所述控制信 號(hào)的提供而將所述激活信號(hào)提供到所述注入器器件(13)。
全文摘要
一種半導(dǎo)體器件裝置包括半導(dǎo)體器件(11)和注入器器件(13)。半導(dǎo)體器件(11)包括第一傳導(dǎo)性類型的第一電流電極區(qū)(16)、第一傳導(dǎo)性類型的第二電流電極區(qū)(4)、第一和第二電流電極區(qū)之間的漂移區(qū)(6)，以及在漂移區(qū)中形成的第二傳導(dǎo)性類型的至少一個(gè)浮置區(qū)(5、9)。注入器器件(13)被設(shè)置成當(dāng)半導(dǎo)體器件被接通時(shí)接收激活信號(hào)，以及響應(yīng)于接收到激活信號(hào)將第二傳導(dǎo)性類型的電荷載流子注入到漂移區(qū)(6)和至少一個(gè)浮置區(qū)(5、9)中。
文檔編號(hào)H01L29/06GK101512738SQ200680055897
公開日2009年8月19日 申請日期2006年9月22日 優(yōu)先權(quán)日2006年9月22日
發(fā)明者葉夫根尼·斯特凡諾夫, 楊·韋伯, 菲利普·蘭斯, 讓-米歇爾·雷內(nèi)斯 申請人:飛思卡爾半導(dǎo)體公司