專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及一種半導體裝置及其制造方法，更具體地，涉及一種包括金屬氧化物半導體(MOS)晶體管的半導體裝置及其制造方法。
背景技術：
隨著半導體裝置集成度的增加和金屬氧化物半導體場效應晶體管(MOSFET)的特征尺寸的減小，柵極和在柵極下面形成的溝道的長度類似地減小。因此，有必要形成薄柵極介電層從而增加柵極和溝道之間的電容并且改善晶體管的運行特性。但是，通常使用的由例如二氧化硅或氧氮化硅的材料形成的柵極介電層具有物理限制，特別是當其厚度減小時的電特性方面。因而，難于形成可靠的薄柵極介電層。
已經(jīng)積極地研發(fā)了各種方法以視圖避免通常使用的柵極介電層的上述限制，其嘗試通過使用具有高介電常數(shù)(例如，高K材料)的材料替代例如二氧化硅或氮氧化硅的典型柵極氧化物材料。高k材料可以保持薄等效氧化物厚度并且減小在柵極和溝道區(qū)之間的漏電流。
但是，在使用高k材料作為MOSFET的柵極介電層的情形，在柵極介電層下面形成的溝道區(qū)內的電子遷移性可能減小，這是由于多個體陷阱和在基底和柵極介電層之間的界面上出現(xiàn)的界面陷阱。此外，與基于二氧化硅或氧氮化硅的柵極介電層相比，包括高k材料的柵極基底層的閾值電壓(Vth)可能增加到不希望的水平。
因此，已經(jīng)進行了幾種嘗試，通過在由高k材料形成的柵極介電層上進行例如溝道離子注入等的溝道工程以獲得具有希望水平的Vth。但是，這些嘗試的方法可能具有其它問題，例如漏極誘導勢壘降低(DIBL)和漏極源極間的擊穿電壓(BVDS)的放大。另外，在CMOS晶體管中具有相互連接的n溝道MOSFET和p溝道MOSFET，根據(jù)用于形成n溝道MOS(NMOS)晶體管和p溝道MOS(PMOS)晶體管的柵極的高k材料而測量各個Vth值。例如，當柵極介電層由例如Hf基氧化物的高k材料形成并且柵極由多晶硅形成時，NOMS具有與采用由氮化的SiO2形成的柵極介電層的情形相似的Vth，但是PMOS晶體管具有異常大的Vth值。具體地，當PMOS晶體管的柵極由TaN形成時，Vth值變得更高。由于通過通常溝道工程的Vth值的控制極限為約0.2V，所以當僅通過溝道工程控制其Vth值時，多晶硅柵極和金屬柵極分別具有其限值。因此，需要克服在CMOS晶體管中Vth不平衡的困難。

發(fā)明內容
本發(fā)明的示范性實施例提供了一種半導體裝置，其中柵極介電層由高k材料形成，從而提供可靠性，NMOS晶體管和PMOS晶體管每個具有正常的Vth從而提供最佳遷移特性。
本發(fā)明的示范性實施例還提供了一種半導體裝置的制造方法，其中柵極介電層由高k材料形成，從而提供可靠性，NMOS晶體管和PMOS晶體管每個具有正常的Vth從而提供最佳遷移特性。
根據(jù)本發(fā)明的示范性實施例，提供了一種半導體裝置。該半導體裝置包括其中形成第一導電溝道的有源區(qū)的半導體基底、在半導體基底的有源區(qū)上形成的柵極、夾在有源區(qū)和柵極之間的柵極介電層、沿在半導體基底上的有源區(qū)和柵極介電層之間界面形成的電荷產生層，從而在所述界面周圍產生固定電荷。
有源區(qū)可以在半導體基底的N型阱內形成，電荷產生層沿N型阱的界面形成，并且電荷產生層具有第一晶格結構，第一晶格結構與N型阱的另外部分中的半導體基底的第二晶格結構不同。電荷產生層的第一晶格結構包括由F、Ge或其組合形成的摻雜劑。
第一導電溝道可以是P型溝道，并且電荷產生層包括由F、Ge或其組合形成的摻雜劑。負固定電荷可以存在于有源區(qū)和柵極介電層之間的界面周圍。
根據(jù)本發(fā)明的示范性實施例，提供了一種半導體裝置。該半導體裝置包括包含NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)的半導體基底、在NMOS晶體管的有源區(qū)上形成的第一柵極、在PMOS晶體管上形成的第二柵極、夾在半導體基底和第一柵極之間的第一柵極介電層、夾在半導體基底和第二柵極之間的第二柵極介電層、沿半導體基底上的NMOS晶體管的有源區(qū)和第一柵極介電層之間界面形成的氮注入?yún)^(qū)、沿半導體基底上的PMOS晶體管的有源區(qū)和第二柵極介電層之間界面形成的電荷產生層。
根據(jù)本發(fā)明的示范性實施例，提供了一種制造半導體裝置的方法。該方法包括通過將第一摻雜劑離子注入半導體基底而形成第一導電類型阱；在第一導電類型阱上通過將固定電荷產生材料注入第一導電類型阱而形成電荷產生層；在電荷產生層上形成柵極介電層；在柵極介電層上形成柵極；并且在第一導電類型阱內通過將第二導電類型的雜質注入第一導電類型阱而在柵極兩側形成源極/漏極區(qū)。
電荷產生層的形成可以包括在注入固定電荷產生材料之前用保護層覆蓋第一導電類型阱的上表面，并且在注入固定電荷產生材料之后去除保護層。
第一導電類型阱可以是N型阱，第二導電類型阱可以是P型阱，并且固定電荷產生材料可以由F、Ge或其組合形成。
該方法還包括熱處理半導體基底，用于在將固定電荷產生材料注入第一導電類型阱之后，活化固定電荷產生材料。
該方法還包括將第三摻雜劑注入第一導電類型阱中，用于在將固定電荷產生材料注入第一導電類型阱之前，調節(jié)包括柵極的晶體管的閾值電壓。
根據(jù)本發(fā)明的示范性實施例，提供了一種制造半導體裝置的方法。該方法包括制備包括NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)的半導體基底，僅在半導體基底上NMOS晶體管的有源區(qū)上形成氮注入?yún)^(qū)，僅在半導體基底上的PMOS晶體管的有源區(qū)上形成電荷產生層，在NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)上的氮注入?yún)^(qū)和電荷產生層上分別形成第一柵極介電層和第二柵極介電層，在NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)上的柵極介電層上分別形成第一柵極和第二柵極，并且形成布置在NMOS晶體管的有源區(qū)上的第一柵極兩側的第一源極/漏極，和布置在PMOS晶體管的有源區(qū)上的第二柵極兩側的第二源極/漏極。
根據(jù)本發(fā)明的示范性實施例，通過形成相互不同的包括規(guī)定材料的層NMOS晶體管和PMOS晶體管每個可以實現(xiàn)希望的Vth，其中在NMOS晶體管區(qū)的有源區(qū)/PMOS晶體管的有源區(qū)和柵極介電層之間的界面上Vth可以被控制到希望的值。因而，當制造具有由高k材料形成的柵極介電層的高集成度的半導體時，NMOS晶體管和PMOS晶體管可以實現(xiàn)希望的Vth而不惡化遷移特性和可靠性，從而實現(xiàn)提供最佳遷移性的半導體裝置。


通過參考附圖詳細描述本發(fā)明的典型實施例，本發(fā)明的上述和其它特征和優(yōu)點將變得更為顯見，其中圖1至8是示出根據(jù)本發(fā)明示范性實施例的半導體裝置的制造方法的序列操作的剖面圖。
圖9是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的Vth特性的圖。
圖10是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的載流子遷移率的圖。
圖11是使用根據(jù)本發(fā)明另一示范性實施例的方法制造的PMOS晶體管的Vth特性的圖。
圖12是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的Vth特性的圖。
圖13A是針對施加到使用根據(jù)本發(fā)明示范性實施例的方法制備的PMOS晶體管的各個柵極電壓、對應于應力時間(stress time)的Vth范圍的漂移的負偏置溫度不穩(wěn)定性(NBTI)特性圖；圖13B是用與在圖13A中相同的方式測量的Vth范圍漂移的圖，除了PMOS晶體管的樣品使用沒有注入F操作的方法制造之外。
圖14是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的NBTI特性的圖。
圖15是根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的Vth特性的圖。
圖16是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的載波的遷移特性的圖。
圖17A是針對施加到使用根據(jù)本發(fā)明示范性實施例的方法制備的PMOS晶體管的各個柵極電壓、對應于應力時間(stress time)的Vth范圍的漂移的負偏置溫度不穩(wěn)定性(NBTI)特性圖；并且圖17B是用與在圖17A中相同方法測量的Vth范圍漂移，除了PMOS晶體管的樣品使用沒有注入Ge操作的方法制造之外。
具體實施例方式
現(xiàn)將參考附圖更充分地描述本發(fā)明，在附圖中示出了本發(fā)明的示范性實施例。但是本發(fā)明可以以許多不同方式實施，且不應理解為限于在此闡述的示范性實施例。
圖1至圖8是示出根據(jù)本發(fā)明示范性實施例的半導體裝置的制造方法的序列操作的剖面圖。
參考圖1，制備了包括NMOS晶體管區(qū)(在圖1至8中指示為“NMOS”)和PMOS晶體管區(qū)(在圖1至8中指示為“PMOS”)的半導體基底100。為了在NMOS晶體管區(qū)上和在PMOS晶體管上分別界定有源區(qū)，在半導體基底100上形成隔離膜102。在本發(fā)明當前的示范性實施例中，隔離膜102可以使用淺溝槽隔離(STI)法形成，但是也可以使用例如硅局部氧化(LOCOS)法等的其它方法形成。
在半導體基底100上形成保護層110從而覆蓋由隔離膜102界定的有源區(qū)。保護層110最小化了將摻雜劑或其它材料注入半導體基底100時所引起的對半導體基底100的損壞。保護層110可以使用例如熱氧化法形成，并且可以是具有厚度大約為100埃的二氧化硅層。根據(jù)情況有時可以省略保護層110。
使用形成阱的通常方法，P型第一阱112和N型第二阱114分別形成于NMOS晶體管區(qū)和PMOS晶體管區(qū)內。另外，為了調整各個閾值電壓Vth，分別使用通常方法在第一阱112和第二阱114上形成NMOS溝道離子注入?yún)^(qū)116和PMOS溝道離子注入?yún)^(qū)118。例如，第一阱112可以通過將P型雜質例如硼(B)或二氟化硼(BF2)通過保護層110注入半導體基底的NMOS晶體管區(qū)中而形成。NMOS溝道離子注入?yún)^(qū)116可以通過將低濃度的P型雜質通過保護層110注入NMOS晶體管區(qū)中形成。第二阱114可以通過將N型雜質例如磷(P)或砷(As)通過保護層110注入半導體基底的PMOS晶體管區(qū)中而形成。PMOS溝道離子注入?yún)^(qū)118可以例如通過保護層110將低濃度的N型雜質注入半導體基底100的PMOS晶體管區(qū)中而形成。根據(jù)情況有時可以省略用于NOMS溝道離子注入?yún)^(qū)116和PMOS溝道離子注入?yún)^(qū)118。
參考圖2，在PMOS晶體管區(qū)上形成第一光刻膠圖案120，通過該第一光刻膠圖案120僅將NMOS晶體管區(qū)暴露。使用該第一光刻膠圖案120作為掩膜，通過將氮(N)或氮分子(N2)通過保護層110注入第一阱112中，在NMOS晶體管的有源區(qū)上形成氮注入?yún)^(qū)124。
當在形成第一阱112和NMOS溝道離子注入?yún)^(qū)116后立刻形成氮注入?yún)^(qū)124時，并不需要另外形成第一光刻膠圖案120。即在用于形成第一阱112的離子注入操作時所使用的光刻膠圖案可以再次用作第一光刻膠圖案120。
氮注入?yún)^(qū)124可以使用例如離子注入法、在含氮氣氛例如氨氣下的熱處理法或等離子體增強氮化法形成。氮注入?yún)^(qū)124可以通過將例如N或N2以在大約1E14至大約1E16離子/cm2范圍內的劑量和在大約30keV范圍的能量注入半導體基底100中而形成。例如，當省略保護層110時，氮注入?yún)^(qū)124可以通過將N或N2以大約1E15離子/cm2的劑量和大約10KeV范圍的能量注入半導體基底100中而形成。另一方面，當未省略保護層時，氮注入?yún)^(qū)124可以通過將N或N2以大約1E15離子/cm2的劑量和大約30KeV范圍的能量注入半導體基底100中而形成。
注入到半導體基底100內的N或N2通過第一熱處理而被活化。例如，第一熱處理可以在大約700至大約1100℃的溫度范圍下進行若干秒，例如大約5至大約15秒。
參考圖2所描述的形成氮注入?yún)^(qū)124的操作不是必須進行的，并且根據(jù)情況有時可以省略。
參考圖3，當去除第一光刻膠圖案120時，第二光刻膠圖案130形成于NMOS晶體管區(qū)上，通過該第二光刻膠圖案130僅暴露PMOS晶體管區(qū)。使用第二光刻膠圖案130作為掩膜，通過保護層110將固定電荷產生材料132注入第二阱114中而在PMOS晶體管區(qū)的有源區(qū)上形成電荷產生層134。
當在形成第二阱114和NMOS溝道離子注入?yún)^(qū)118之后立刻形成電荷產生層134時，不必另外形成第二光刻膠圖案130。即在用于形成第二阱114的離子操作中所使用的光刻膠圖案可以再次用作第二光刻膠圖案130。
電荷產生層134可以通過將由氟(F)、鎵(Ge)或其組合構成的固定電荷產生材料132注入半導體基底100中而形成。例如，電荷產生層134可以通過將固定電荷產生材料132以大約1E14至大約1E16離子/cm2范圍的劑量和大約5至大約50Kev的能量注入半導體基底100中而形成。例如，電荷產生層134可以通過將固定電荷產生材料132以大約5.0E14至大約5.0E15離子/cm2范圍的劑量和大約5至大約30Kev的能量注入半導體基底100中而形成。注入固定電荷材料132時提供的能量可以根據(jù)是否存在保護層110而進行調整。當注入固定電荷產生材料132從而形成電荷產生層134時，如果劑量太低或太高，則用于獲得對于PMOS晶體管所需的Vth的Vth飄移范圍就會太小或太大。這不利于獲得需要的電特性。因而，可以確定劑量和能量，從而在根據(jù)所需的Vth偏移范圍所界定的上述范圍內注入固定電荷產生材料132。
使用第二熱處理可以活化注入半導體基底100中的固定電荷產生材料132。例如，第二熱處理可以在大約700至大約1100℃范圍的溫度下進行若干秒，例如大約5至大約15秒。
參考圖4，通過去除第二光刻膠圖案130和保護層110，暴露形成于半導體基底100的有源區(qū)上的氮注入?yún)^(qū)124和電荷產生層134。
參考圖5，在NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)上，分別在氮注入?yún)^(qū)124和電荷產生層134上形成第一柵極介電層142和第二柵極介電層144。第一柵極介電層142和第二柵極介電層144可以每個形成為具有大約10至大約100埃范圍的厚度。
第一柵極介電層142和第二柵極介電層144由具有高介電常數(shù)的材料形成。例如，第一柵極介電層142和第二柵極介電層144分別可以由從氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鈦(TFiO2)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化釓(Gd2O3)、氧化鉭(Ta2O5)、鋁酸鹽和金屬硅酸鹽、或它們的組合所構成的組中選擇的任何一種材料形成。第一柵極介電層142和第二柵極介電層144例如使用原子層沉積法(ALD)、化學氣相沉積法(CVD)或物理氣相沉積法(PVD)形成。通過在盡可能低的溫度下進行用于形成第一柵極介電層142和第二柵極介電層144的沉積，可以最小化在半導體基底100和第一和第二柵極介電層142和144之間產生的界面氧化層的生長。由于ALD法在相對低的溫度下進行，所以第一柵極介電層142和第二柵極介電層144可以使用ALD法進行。
在形成第一柵極介電層142和第二柵極介電層144之后，可以對半導體基底100進行第三熱處理。第三熱處理可以在大約700至1100℃的溫度范圍內、在由氮氣(N2)、氧氣(O2)、氨氣(NH3)、NH3等離子體或其組合構成的氣氛下進行若干秒，例如大約30秒?？梢酝ㄟ^第三熱處理而去除第一柵極介電層142和第二柵極介電層144內的雜質。第一柵極介電層142和第二柵極介電層144還可以通過第三熱處理而致密化。根據(jù)情況有時可以省略第三熱處理。
參考圖6，用于形成柵極的導電層150形成于第一柵極導電層142和第二柵極介電層144上。
導電層150可以由例如金屬、金屬氮化物、金屬硅化物、或其組合形成。根據(jù)本發(fā)明的當前實施例，導電層150由雙層構成，即第一導電層152和第二導電層154。第一導電層152可以由例如Ti、Ta、Hf、Zr、Al、Cu、W、Mo、Pt、RuO、TiN、TaN、HfN、ZrN、WN、MoN、TiAlN、TaAlN、TiSiN、TaSiN、或由其組合形成的金屬或金屬氮化物形成。例如，第一導電層152可以由金屬氮化物形成。第二導電膜154可以例如由摻雜多晶硅、金屬、金屬硅化物或其組合形成。具體地，第一導電層152可以由TaN形成，并且第二導電膜154可以由摻雜多晶硅形成。第一導電層152可以形成為具有大約10至大約100埃范圍的厚度，而第二導電層154可以形成為具有大約1000至大約1500埃范圍的厚度。
另外，可以在第一導電層152形成之后、第二導電層154形成之前對半導體基底100進行第四熱處理。第四熱處理的特定條件與上述第三熱處理中的基本相同。通過第四熱處理可以去除諸如碳等殘留在第一導電層152內的雜質。第一導電層152還可以通過第四熱處理而致密化。根據(jù)情況有時可以省略第四熱處理。
參考圖7，在導電層150上形成硬掩膜圖案160。硬掩膜圖案160可以由例如氮化硅形成。通過使用硬掩膜圖案160作為蝕刻掩膜，蝕刻導電層150、第一柵極介電層142和第二柵極介電層144而在半導體基底100上形成的第一柵極介電層142和第二柵極介電層144上形成第一柵極156和第二柵極158。
參考圖8，在NMOS晶體管區(qū)上，通過使用硬掩膜圖案160和第一柵極156作為蝕刻掩膜，僅將具有低濃度的N型摻雜劑選擇性地注入第一阱112中而形成第一延伸區(qū)172。在PMOS晶體管區(qū)上，通過使用硬掩膜圖案160和第二柵極158作為蝕刻掩膜，僅將具有低濃度的P型摻雜劑選擇性地注入第二阱114中而形成第二延伸區(qū)174。
在硬掩膜構圖160和柵極156和158的壁上形成絕緣隔離物180。絕緣隔離物180可以例如由二氧化硅、氮化硅、氮氧化硅或其組合形成。
接著，NMOS晶體管區(qū)上，通過使用硬掩膜圖案160和絕緣隔離物180作為蝕刻掩膜，選擇性地僅將N型摻雜劑注入第一阱112中而在第一柵極156的兩側形成第一源極/漏極區(qū)192。在PMOS晶體管區(qū)上，通過使用硬掩膜圖案160和絕緣隔離物180作為離子注入掩膜，選擇性地僅將P型摻雜劑注入第二阱114中而在第二柵極158的兩側形成第二源極/漏極區(qū)194。
在通過離子注入形成第一和第二源極/漏極區(qū)192和194之后，注入到半導體基底100內的離子可以通過對半導體基底100進行的第五熱處理而被活化。例如，對半導體基底100的第五熱處理可以在大約700至1000℃的溫度范圍下進行。根據(jù)情況，有時可以省略第五熱處理。
如上所述，在NMOS晶體管區(qū)的氮注入?yún)^(qū)124和PMOS晶體管區(qū)的電荷產生層134上分別形成第一柵極介電層142和第二柵極介電層144之后，進行第三、第四、或第五熱處理。由于進行第三、第四、或第五熱處理，熱累積(budget)施加在半導體基底100上的氮注入?yún)^(qū)124和電荷產生區(qū)134上。
由于熱累積施加在氮注入?yún)^(qū)124和電荷產生區(qū)134上，所以在NOMS晶體管區(qū)上，氮可能從氮注入?yún)^(qū)124擴散進入第一柵極介電層142從而在氮注入層124和第一柵極介電層142之間的界面上形成非常薄的含氮絕緣層142a。
含氮絕緣層142a形成得具有與第一柵極介電層142相同的厚度。在NMOS晶體管區(qū)上，含氮絕緣層142a形成于在半導體基底100上形成的有源區(qū)和第一柵極介電層142之間，并且因而降低了使用具有高介電常數(shù)的材料作為第一柵極介電層142的NMOS晶體管的Vth，從而將Vth調整為優(yōu)選值。
另外，由于熱累積施加在氮注入?yún)^(qū)124和電荷注入層134上，所以在PMOS晶體管區(qū)上，由于電荷產生層134，形成于半導體基底100上的晶格結構與其它部分不同。例如，當電荷產生層134通過將氟(F)注入由硅制成的半導體基底100而形成時，S-F鍵存在于半導體基底100表面附近的晶格結構中。在PMOS晶體管的有源區(qū)和第二柵極介電層144之間的界面上出現(xiàn)的缺陷通過S-F鍵用Si-F鈍化。另外，包含負固定電荷的固定電荷層144a在第二柵極介電層144和電荷產生層134之間的界面上形成。由于在固定電荷層144a內的負固定電荷，所以當將電壓施加到PMOS晶體管的柵極時，可以改善載流子遷移率。
圖9和10是根據(jù)本發(fā)明示范性實施例的半導體裝置的電特性的圖。具體地，圖9是使用根據(jù)本發(fā)明實施例的方法制造的PMOS晶體管的Vth特性的圖。圖10是使用根據(jù)本發(fā)明實施例的方法制造的PMOS晶體管的載流子遷移率的圖。
為了評估所述電特性，通過將F以大約3E15離子/cm2的劑量和大約20KeV的能量注入硅基底的有源區(qū)中而形成電荷產生層。在電荷產生層上形成由HfO2形成的柵極介電層以具有大約30埃的厚度，并且隨后在大約950℃的溫度下退火大約30秒。柵極以具有大約40埃厚度的TaN層和具有大約1500埃厚度的多晶硅層的層疊結構的形式形成于柵極介電層上。這里，柵極包括每個具有1微米(μm)寬和10微米(μm)長的字線。當形成源極/漏極區(qū)于柵極兩側上從而完成根據(jù)本發(fā)明的PMOS晶體管之后，在Vth特性和載流子遷移率方面評估所述完成的PMOS晶體管。
參考圖9和10，“晶片01”和“晶片02”是在評估中所使用的晶片樣品。指示為“SKIP”的數(shù)據(jù)是對比例的結果，對比例是使用與根據(jù)本發(fā)明的示范性實施例相同的方式制造的PMOS晶體管，除了省略了注入F的操作之外。
在使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管中，Vth被減小大約0.1V而沒有惡化遷移率。
在制造在圖9和圖10中敘述的半導體裝置時，通過改變用于注入F的劑量和能量，可以將Vth范圍調整到希望的范圍。在圖9和10的評估中，通過將F注入半導體基底而減小PMOS晶體管的Vth，由于注入半導體基底中的F變?yōu)槭苤?，類似柵極介電層和半導體基底之間的界面狀態(tài)。另外，在溝道內存在的F改善了載流子的遷移率，由于在半導體基底和柵極介電層之間的相對弱的Si-H鍵被鈍化為相對強的Si-H鍵。另外，由于通過注入F在半導體基底和柵極介電層之間的界面上的Si-O-Si鍵被替代為Si-F鍵，載流子的遷移率得到改善，并且同時在界面周圍出現(xiàn)應力松弛。但是，在溝道內不希望存在過量的F，因為這會出現(xiàn)CV曲線的扭曲。
圖11和12是根據(jù)本發(fā)明另一示范性實施例的半導體裝置的電特性的圖。例如，圖11是用于評估“晶片03”的Vth特性的圖，“晶片03”是用與在圖9中所描述的方法相同的方式制造的晶片的樣品，除了以大約5E14離子/cm2的劑量和大約10KeV的能量將F注入硅基底中之外。圖12是用于評估“晶片04”的Vth特性的圖，“晶片04”是用與在圖9中所描述的方法相同的方式制造的晶片的樣品，除了以大約5E15離子/cm2的劑量和大約10KeV的能量將F注入硅基底中之外。
參考圖11，在晶片03中Vth的漂移范圍是大約30mV，其非常小。參考圖12，可以看出在晶片04中Vth的漂移范圍是大約630mV，其非常小。Vth被轉變?yōu)檎?。需要考慮到包括在半導體裝置內的元件參數(shù)的變化，在注入F時將劑量和能量調整到優(yōu)選水平，從而將PMOS晶體管Vth的減小控制到希望的范圍。
圖13A和13B是使用根據(jù)本發(fā)明另一示范性實施例的方法制造的PMOS晶體管的可靠性的圖。具體地，圖13A是對應于應力時間的Vth范圍的漂移的負偏置溫度不穩(wěn)定性(NBTI)特性圖，此時將柵極電壓大約-1.8V、大約-2.0V、大約-2.2V和大約-2.4V施加到以參考圖9所描述的方法相同的方式制造的PMOS晶體管上，即通過以大約3E15離子/cm2的劑量和大約20KeV的能量注入F所制造的PMOS晶體管。圖13B是用與在圖13A中相同的方式測量的Vth范圍漂移的圖，除了樣品PMOS晶體管使用沒有注入F的操作的方法制造之外。因而，在圖13B中所使用的樣品是對比例。
參考圖13A和13B，可以看出相對于應力時間由施加柵極電壓而引起的Vth漂移范圍相對較小。
圖14是使用根據(jù)本發(fā)明另一示范性實施例的方法制造的PMOS晶體管的NBTI特性的圖。具體地，圖14示出了根據(jù)柵極應力電壓的圖13A和13B的樣品的期望壽命。參考圖14，″○″符號代表在圖13A中所使用的樣品的結果，即本發(fā)明的結果?！濉瘛宸柎碓趫D13B中所使用的樣品的結果，即對比例的結果。
從圖14中可以看出，由在半導體基底和柵極介電層之間由于注入半導體基底中的F而存在相對強的Si-F鍵，所以根據(jù)本發(fā)明的PMOS晶體管的期望壽命長。即在半導體基底和柵極介電層之間Si-O-Si鍵被替換為Si-F鍵，并且同時在界面周圍出現(xiàn)應力松弛。
圖15和16是使用根據(jù)本發(fā)明另一示范性實施例的方法制造的半導體裝置的電特性的圖。具體地，圖15是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的Vth特性的圖，并且圖16是使用根據(jù)本發(fā)明示范性實施例的方法制造的PMOS晶體管的載流子遷移率的圖。
為了評估，在圖15和16中使用的晶片樣品(晶片05和晶片06)以與在圖9和10中所描述的相同的方式制造，除了用Ge替代F在晶片05中以大約5E15離子/cm2的劑量和大約10Kev的能量(晶片05)以及在晶片06中以大約1E15離子/cm2的劑量和大約20KeV的能量注入包括在PMOS晶體管內的半導體基底的有源區(qū)中之外。
參考圖15和16，指示為“SKIP”的數(shù)據(jù)是對比例的結果，其PMOS晶體管用與根據(jù)本發(fā)明示范性實施例相同的方式制造，除了省略了注入Ge的操作之外。
從圖15和16可以看出通過將Ge注入半導體基底的有源區(qū)中制造的PMOS晶體管的Vth減小，但是遷移特性惡化。
在根據(jù)本發(fā)明示范性實施例制造半導體裝置時，需要優(yōu)化各個制造參數(shù)，以便同時改善Vth特性和遷移特性。例如，當根據(jù)希望的Vth特性和遷移特性將F或Ge注入PMOS晶體管區(qū)中時，可以確定是否可以在半導體基底上形成保護層。另外，通過確定注入F或Ge的劑量和能量可以優(yōu)化遷移特性的惡化。
圖17A和17B是使用根據(jù)本發(fā)明另一示范性實施例制造的PMOS晶體管的可靠性的圖。具體地，圖17A對應應力時間的Vth范圍漂移的負偏置溫度不穩(wěn)定性(NBTI)特性的圖，此時將柵極電壓大約1.8V、大約2.0V、大約2.2V、大約2.4V和大約2.6V施加到通過以大約1E15離子/cm2的劑量和大約20KeV的能量注入F所制造PMOS晶體管，相似于在圖15中的晶片06的評估方式。在圖17B中所使用的樣品是對比例。圖17B是用與在圖17A中相同的方式評估的Vth范圍漂移的圖，除了省略了Ge的注入操作之外。
可以看出在根據(jù)本發(fā)明示范性實施例的PMOS晶體管中，相對于應力時間由施加柵極電壓引起的Vth范圍的漂移相對較小，未觀察到由于注入Ge而引起的可靠性的惡化。
根據(jù)本發(fā)明的示范性實施例，在制造使用由高介電常數(shù)形成的層的CMOS晶體管時，可以通過形成分別包含特定材料的不同層獲得在NMOS晶體管和PMOS晶體管內所需要的希望的Vth值，該特定材料的不同層形成在NMOS晶體管的柵極介電層和有源區(qū)之間的界面上和在PMOS晶體管的柵極介電層和有源區(qū)之間的界面上并允許將Vth調整到希望的值，從而克服不同類型溝道中的Vth不平衡的問題。因而，當使用由具有高介電常數(shù)的材料構成的柵極介電層制造半導體裝置時，可以通過獲得希望的Vth而不惡化NMOS晶體管和PMOS晶體管每個的遷移特性和可靠性，從而提供半導體裝置。
盡管參考典型實施例具體示出和描述了本發(fā)明，但是本發(fā)明的普通技術人員應當理解在不偏離在權利要求書的界限所界定的本發(fā)明的精神和范圍的前提下可以進行各種形式和細節(jié)上的變更。
權利要求
1.一種半導體裝置，包括包括其中形成第一導電溝道的有源區(qū)的半導體基底；在所述半導體基底的有源區(qū)上形成的柵極；夾在所述有源區(qū)和柵極之間的柵極介電層；和沿在所述半導體基底上的有源區(qū)和柵極介電層之間的界面形成的電荷產生層，使得在所述界面周圍產生固定電荷。
2.根據(jù)權利要求1的半導體裝置，其中所述有源區(qū)在所述半導體基底的N型阱內形成，所述電荷產生層沿所述N型阱的界面形成，并且所述電荷產生層包括第一晶格結構，所述第一晶格結構與在所述N型阱的另一部分內的半導體基底的第二晶格結構不同。
3.根據(jù)權利要求2的半導體裝置，其中所述電荷產生層的第一晶格結構包括由F、Ge或其組合形成的摻雜物。
4.根據(jù)權利要求1的半導體裝置，其中所述第一導電溝道是P型溝道，并且所述電荷產生層包括由F、Ge或其組合形成的摻雜劑。
5.根據(jù)權利要求1的半導體裝置，其中負固定電荷存在于所述有源區(qū)和所述柵極介電層之間的界面周圍。
6.根據(jù)權利要求1的半導體裝置，其中所述柵極介電層由從包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、鋁酸鹽、金屬硅酸鹽、及其組合的組中選擇的一種材料形成。
7.根據(jù)權利要求1的半導體裝置，其中所述柵極由從包括多晶硅、金屬、金屬氮化物、金屬硅化物、及其組合的組中選擇的一種材料形成。
8.根據(jù)權利要求1的半導體裝置，其中所述柵極包括層疊結構，所述層疊結構包括金屬硅化物層和多晶硅層。
9.根據(jù)權利要求8的半導體裝置，其中所述金屬硅化物層具有從約10至約100范圍的厚度，并且所述多晶硅層具有從約1000至約1500范圍的厚度。
10.一種半導體裝置，包括包括NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)的半導體基底；在所述NMOS晶體管的有源區(qū)上形成的第一柵極；在所述PMOS晶體管的有源區(qū)上形成的第二柵極；夾在所述半導體基底和所述第一柵極之間的第一柵極介電層；夾在所述半導體基底和所述第二柵極之間的第二柵極介電層；沿在所述半導體基底上的NMOS晶體管的有源區(qū)和第一柵極介電層之間的界面形成的氮注入?yún)^(qū)；和沿在所述半導體基底上的PMOS晶體管的有源區(qū)和第二柵極介電層之間的界面形成的電荷產生層。
11.根據(jù)權利要求10的半導體裝置，其中所述電荷產生層包括第一晶格結構，所述第一晶格結構與在PMOS晶體管的有源區(qū)的另一部分內的半導體基底的第二晶格結構不同。
12.根據(jù)權利要求11的半導體裝置，其中所述電荷產生層的第一晶格結構包括由F、Ge或其組合形成的摻雜劑。
13.根據(jù)權利要求10的半導體裝置，其中所述負固定電荷存在于所述有源區(qū)和所述柵極介電層之間的界面周圍。
14.根據(jù)權利要求10的半導體裝置，其中所述第一柵極介電層和第二柵極介電層分別由由從包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、鋁酸鹽、金屬硅酸鹽、及其組合的組中選擇的一種材料形成。
15.根據(jù)權利要求10的半導體裝置，其中所述第一柵極和第二柵極由從包括多晶硅、金屬、金屬氮化物、金屬硅化物、及其組合的組中所選擇的一種材料形成。
16.根據(jù)權利要求10的半導體裝置，其中所述第一柵極和第二柵極分別包括層疊結構，所述層疊結構包括金屬氮化物層和多晶硅層。
17.根據(jù)權利要求16的半導體裝置，其中所述金屬氮化物層具有從約10至約100范圍的厚度，并且所述多晶硅層具有從約1000至約1500范圍的厚度。
18.一種制造半導體裝置的方法，所述方法包括通過將第一摻雜劑離子注入半導體基底而形成第一導電類型阱；在所述第一導電類型阱的表面上通過將固定電荷產生材料注入所述第一導電類型阱內而形成電荷產生層；在所述電荷產生層上形成柵極介電層；在所述柵極介電層上形成柵極；并且通過將第二導電類型的雜質注入所述第一導電類型阱內而在所述第一導電類型阱內的柵極的兩側上形成源極/漏極區(qū)。
19.根據(jù)權利要求18的方法，其中所述電荷產生層的形成包括在注入所述固定電荷產生材料之前用保護層覆蓋所述第一導電類型阱的上表面；以及在注入所述固定電荷產生材料之后，去除所述保護層。
20.根據(jù)權利要求18的方法，其中所述第一導電類型阱是N型阱，而所述第二導電類型阱是P型阱，并且所述固定電荷產生材料由F、Ge或其組合形成。
21.根據(jù)權利要求18的方法，還包括在將所述固定電荷產生材料注入所述第一導電類型阱之后，熱處理所述半導體基底以活化所述固定電荷產生材料。
22.根據(jù)權利要求18的方法，其中所述電荷產生層通過將所述固定電荷產生材料以從大約1E14至大約1E16離子/cm2范圍的劑量和大約5至大約50KeV范圍的能量注入所述第一導電類型阱內而形成。
23.根據(jù)權利要求18的方法，還包括在將所述固定電荷產生材料注入所述第一導電類型阱中之前，將第三摻雜劑注入所述第一導電類型阱內，用于調節(jié)包括所述柵極的晶體管的閾值電壓。
24.根據(jù)權利要求18的方法，其中所述柵極介電層由從包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、鋁酸鹽、金屬硅酸鹽、及其組合的組中選擇的一種材料形成。
25.根據(jù)權利要求18的方法，其中所述柵極由從包括多晶硅、金屬、金屬氮化物、金屬硅化物、及其組合的組中選擇的一種材料形成。
26.根據(jù)權利要求18的方法，其中所述柵極包括層疊結構，所述層疊結構包括金屬氮化物層和多晶硅層。
27.根據(jù)權利要求26的方法，其中所述金屬氮化物層形成為具有從大約10至大約100范圍的厚度，并且所述多晶硅層形成為具有從大約1000至大約1500范圍的厚度。
28.一種制造半導體裝置的方法，所述方法包括制備包括NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)的半導體基底；僅在所述半導體基底上的NMOS晶體管的有源區(qū)上形成氮注入?yún)^(qū)；僅在所述半導體基底上的PMOS晶體管的有源區(qū)上形成電荷產生層；在所述NMOS晶體管的有源區(qū)和所述PMOS晶體管的有源區(qū)上的氮注入層和電荷產生層上分別形成第一柵極介電層和第二柵極介電層；在所述NMOS晶體管的有源區(qū)和PMOS晶體管的有源區(qū)上的柵極介電層上分別形成第一柵極和第二柵極；并且形成在所述NMOS晶體管的有源區(qū)上的第一柵極兩側布置的第一源極/漏極，和在所述PMOS晶體管的有源區(qū)上的第二柵極兩側布置的第二源極/漏極。
29.根據(jù)權利要求28的方法，其中所述電荷產生層的形成包括將由F、Ge、或其組合形成的固定電荷產生材料注入所述PMOS晶體管區(qū)。
30.根據(jù)權利要求29的方法，還包括在將所述固定電荷產生材料注入PMOS的有源區(qū)之后，熱處理所述半導體基底以活化所述固定電荷產生材料。
31.根據(jù)權利要求29的方法，其中所述電荷產生層的形成包括在注入所述固定電荷產生材料之前，用保護層覆蓋所述第一導電類型阱的上表面；并且在注入所述固定電荷產生材料之后，去除所述保護層。
32.根據(jù)權利要求28的方法，其中所述氮注入?yún)^(qū)的形成是使用離子注入法、在含氮氣氛下的熱處理法或等離子體增強氮化法中的一種進行的。
33.根據(jù)權利要求28的方法，其中所述氮注入?yún)^(qū)的形成包括以大約1E14至大約1E16離子/cm2范圍的劑量和大約5至大約3KeV范圍的能量將氮原子或氮分子注入所述NMOS晶體管的有源區(qū)。
34.根據(jù)權利要求28的方法，其中所述第一柵極介電層和第二柵極介電層每個由從包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、鋁酸鹽、金屬硅酸鹽、及其組合的組中選擇的一種材料形成。
35.根據(jù)權利要求28的方法，其中所述第一柵極和第二柵極每個由從包括多晶硅、金屬、金屬氮化物、金屬硅化物、及其組合的組中選擇的一種材料形成。
36.根據(jù)權利要求28的方法，其中所述第一柵極和第二柵極分別包括層疊結構，所述層疊結構包括金屬氮化物層和多晶硅層。
37.根據(jù)權利要求36的方法，其中所述金屬氮化物層形成為具有從大約10至大約100的范圍的厚度，并且所述多晶硅層形成為具有從大約1000至大約1500范圍的厚度。
全文摘要
本發(fā)明公開了一種半導體裝置及其制造方法。該半導體裝置包括其中形成第一導電溝道的有源層，形成于在半導體基底上形成的有源區(qū)上的柵極、夾在所述有源區(qū)和柵極之間的柵極介電層。該半導體裝置還包括沿半導體基底上的有源區(qū)和柵極介電層之間界面形成的電荷產生層，使得在該界面周圍產生固定電荷。
文檔編號H01L27/085GK1996617SQ20071000144
公開日2007年7月11日 申請日期2007年1月8日 優(yōu)先權日2006年1月6日
發(fā)明者丁炯碩, 李鐘鎬, 林夏珍, 俞美英 申請人:三星電子株式會社