專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
圖7是示出常規(guī)半導(dǎo)體器件的截面圖。在半導(dǎo)體器件100中，在硅襯底101上順序堆疊SiGe外延層102和硅外延層103。硅外延層103包括由源/漏區(qū)111、柵電極112等等組成的場效應(yīng)晶體管(下文中，F(xiàn)ET)110。FET 110通過形成在FET 110周圍的淺溝槽隔離(下文中，STI)與其它元件隔離。
例如，在日本未決公開專利公布No.H10-284722(專利文獻(xiàn)1)和USP No.6121100說明書(專利文獻(xiàn)2)中，公開了與本發(fā)明有關(guān)的技術(shù)。

發(fā)明內(nèi)容
在半導(dǎo)體器件100中，SiGe外延層102施加雙軸應(yīng)力到硅外延層103，由此在硅外延層103中引起了晶格應(yīng)變。因此，當(dāng)制造半導(dǎo)體器件100時，采用了所謂的“應(yīng)變硅工藝”。通過這種工藝制備的晶片稱為“應(yīng)變硅晶片”。采用應(yīng)變硅晶片導(dǎo)致FET中載流子遷移率的顯著增加。
然而，如此構(gòu)造的半導(dǎo)體器件100具有硅外延層103易于發(fā)生晶格缺陷(位錯)的缺點。在圖7中，線L1示意性地表示了晶格缺陷的出現(xiàn)。認(rèn)為晶格缺陷出現(xiàn)的原因如下。應(yīng)變硅晶片試圖翹曲以減輕SiGe外延層102和硅外延層103之間的應(yīng)力。在這種狀態(tài)下，在諸如真空吸卡(chucking)的工藝期間晶片被暴露到過分應(yīng)力中，由此發(fā)生了晶格缺陷。晶格缺陷導(dǎo)致半導(dǎo)體器件的電特性退化，例如漏電流的增加。
根據(jù)本發(fā)明，提供了一種半導(dǎo)體器件，包括硅襯底；提供在硅襯底上的應(yīng)變誘導(dǎo)層(strain-inducing layer)；提供在應(yīng)變誘導(dǎo)層上的硅層；提供在硅層中的場效應(yīng)晶體管；和提供在場效應(yīng)晶體管的周圍并穿透硅層從而到達(dá)應(yīng)變誘導(dǎo)層的隔離區(qū)；其中應(yīng)變誘導(dǎo)層與場效應(yīng)晶體管的源/漏區(qū)隔開，并在硅層中的場效應(yīng)晶體管的溝道部分中引起應(yīng)變。
在如此構(gòu)造的半導(dǎo)體器件中，應(yīng)變誘導(dǎo)層在硅層中的FET的溝道部分中引起晶格應(yīng)變。這種結(jié)構(gòu)在FET中提供了顯著增加的載流子遷移率，由此提升了FET的電特性，因此提升了半導(dǎo)體器件的電特性。而且，隔離區(qū)穿透硅層從而到達(dá)應(yīng)變誘導(dǎo)層。因此，在半導(dǎo)體器件的制造工藝中，硅晶片的翹曲僅發(fā)生在由隔離區(qū)限定的每個區(qū)域中。換句話說，防止了硅晶片總體上大幅度彎曲。結(jié)果，可以抑制在硅層中出現(xiàn)晶格缺陷。
根據(jù)本發(fā)明，還提供了一種制造包括場效應(yīng)晶體管的半導(dǎo)體器件的方法，包括在硅襯底上形成隔離區(qū)從而圍繞將要形成場效應(yīng)晶體管的區(qū)域；在其上形成有隔離區(qū)的硅襯底上外延生長應(yīng)變誘導(dǎo)層；在應(yīng)變誘導(dǎo)層上外延生長硅層；和在硅層中形成場效應(yīng)晶體管，使得源/漏區(qū)與應(yīng)變誘導(dǎo)層隔開；其中應(yīng)變誘導(dǎo)層在硅層中的場效應(yīng)晶體管的溝道部分中引起了應(yīng)變。
通過如此布置的制造方法，在應(yīng)變誘導(dǎo)層上形成硅層。因此，在根據(jù)該方法制造的半導(dǎo)體器件中，應(yīng)變誘導(dǎo)層在硅層中的FET的溝道部分中引起了晶格應(yīng)變。這種布置在FET中提供了顯著增加的載流子遷移率，由此提升了FET的電特性，因此提升了半導(dǎo)體器件的電特性。而且，在硅襯底上形成隔離區(qū)之后，形成應(yīng)變誘導(dǎo)層和硅層。因此，硅晶片的翹曲僅發(fā)生在由隔離區(qū)限定的每個區(qū)域中。換句話說，防止了硅晶片總體上大幅度彎曲。結(jié)果，可以抑制在硅層中出現(xiàn)的晶格缺陷。
由此，本發(fā)明提供了一種提供良好電特性的半導(dǎo)體器件，以及制造這種半導(dǎo)體器件的方法。


從結(jié)合附圖的以下描述，本發(fā)明的以上和其它目的、優(yōu)點和特征將更加明顯，其中圖1是示出根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的截面圖；圖2A和2B是順序地示出根據(jù)第一實施例的半導(dǎo)體器件的制造方法的截面圖；圖3A和3B是順序地示出根據(jù)第一實施例的半導(dǎo)體器件的制造方法的截面圖；圖4是示出根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的截面圖；圖5A至5C是順序地示出根據(jù)第二實施例的半導(dǎo)體器件的制造方法的截面圖；圖6A和6B是示出根據(jù)實施例變形的半導(dǎo)體器件的截面圖；圖7是示出常規(guī)半導(dǎo)體器件的截面圖；圖8是示出根據(jù)專利文獻(xiàn)1的半導(dǎo)體器件的截面圖；圖9是示出根據(jù)專利文獻(xiàn)2的半導(dǎo)體器件的截面圖；和圖10A至10C是順序地示出圖9中所示的半導(dǎo)體器件的制造方法的截面圖。
具體實施例方式
現(xiàn)在將在此參考示例性實施例描述本發(fā)明。本領(lǐng)域技術(shù)人員將認(rèn)識到，利用本發(fā)明的講解可以完成許多可選的實施例，并且本發(fā)明不限于為了說明目的而示例的實施例。
在下文中，將參考附圖詳細(xì)地描述根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的示范性實施例。在各圖中，相同的組成被賦予相同的附圖標(biāo)記，并且將不再重復(fù)其描述。
(第一實施例)圖1是示出根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的截面圖。半導(dǎo)體器件1包括硅襯底10、應(yīng)變誘導(dǎo)層20、硅層30、FET 40和隔離區(qū)50。
在硅襯底10上，提供了應(yīng)變誘導(dǎo)層20。在該實施例中，應(yīng)變誘導(dǎo)層20是SiGe層。在應(yīng)變誘導(dǎo)層20上，提供了硅層30。應(yīng)變誘導(dǎo)層20和硅層30是通過外延生長形成的外延層。應(yīng)變誘導(dǎo)層20施加雙軸應(yīng)力到硅層30，由此在硅層30中的FET 40的溝道區(qū)中引起了晶格應(yīng)變。雙軸應(yīng)力與應(yīng)變誘導(dǎo)層20和硅層30之間的界面平行。
硅層30在其中包括FET 40。FET 40包括源/漏區(qū)42、SD延伸區(qū)(輕摻雜漏(LDD)區(qū))43、柵電極44和側(cè)壁46。這里，源/漏區(qū)42和應(yīng)變誘導(dǎo)層20彼此隔開。
FET 40可以是N溝道型FET或P溝道型FET。盡管圖1示出了單一FET(FET 40)，但半導(dǎo)體器件1可包括N溝道型FET和P溝道型FET二者。在那種情況下，那些FET通過隔離區(qū)50彼此隔離，這將在下面描述。
在FET 40的周圍提供隔離區(qū)50。隔離區(qū)50穿透硅層30從而到達(dá)應(yīng)變誘導(dǎo)層20。尤其在該實施例中，隔離區(qū)50穿透硅層30和應(yīng)變誘導(dǎo)層20從而到達(dá)硅襯底10的內(nèi)部。隔離區(qū)50可以是STI。如從圖1顯而易見的是，應(yīng)變誘導(dǎo)層20在由隔離區(qū)50圍繞的區(qū)域中具有一般均勻的厚度。
現(xiàn)在參考圖2A至3B，將描述半導(dǎo)體器件1的制造方法，作為根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法的第一實施例。簡而言之，該制造方法包括以下步驟(a)至(d)。
(a)在硅襯底10上形成隔離區(qū)50，使其圍繞要形成FET 40的區(qū)域；(b)在其上形成有隔離區(qū)50的硅襯底10上外延生長應(yīng)變誘導(dǎo)層20；(c)在應(yīng)變誘導(dǎo)層20上外延生長硅層30；和(d)在硅層30中形成FET 40，使得源/漏區(qū)42與應(yīng)變誘導(dǎo)層20隔開。
為了更加詳細(xì)，首先在硅襯底10a中形成淺溝槽結(jié)構(gòu)的隔離區(qū)50(圖2A)。然后，進(jìn)行干蝕刻工藝以便減小硅襯底10a的厚度，由此致使硅襯底10a相對于隔離區(qū)50凹進(jìn)(圖2B)。在這個階段，隔離區(qū)50的一部分保持掩埋在硅襯底10a中。結(jié)果，在硅襯底10上形成隔離區(qū)50，使其圍繞將要形成FET 40的區(qū)域。
也就是說，當(dāng)形成隔離區(qū)50時，在硅襯底10a的表面層中形成隔離區(qū)50，然后，從表面層一側(cè)使硅襯底10a減薄。
在硅襯底10上外延生長應(yīng)變誘導(dǎo)層20之后，通過外延生長在應(yīng)變誘導(dǎo)層20上形成硅層30(圖3A)。然后，在硅層30上形成柵電極44和側(cè)壁46(圖3B)。進(jìn)而，在硅層30中形成源/漏區(qū)42和SD延伸區(qū)43，從而獲得圖1所示的半導(dǎo)體器件1。
該實施例提供了以下有利的效果。在前述的制造方法中，在應(yīng)變誘導(dǎo)層20上形成硅層30。因此，在半導(dǎo)體器件1中，應(yīng)變誘導(dǎo)層20在硅層30中的FET 40的溝道部分中引起晶格應(yīng)變。這種布置在FET 40中提供了顯著增加的載流子遷移率，由此提升了FET 40的電特性，因此提升了半導(dǎo)體器件1的電特性。
而且，隔離區(qū)50穿透硅層30從而到達(dá)應(yīng)變誘導(dǎo)層20。因此，在半導(dǎo)體器件1的制造工藝中，硅晶片的翹曲僅發(fā)生在由隔離區(qū)50限定的每個區(qū)域中。換句話說，防止硅晶片總體上大幅度彎曲。結(jié)果，可以抑制在硅層30中出現(xiàn)晶格缺陷。因此，前述實施例提供了提供良好電特性的半導(dǎo)體器件1及其制造方法。
應(yīng)變誘導(dǎo)層20由SiGe層構(gòu)成。SiGe層具有適合于用作在FET 40的溝道部分中引起晶格應(yīng)變的層的性質(zhì)。
隔離區(qū)50穿透硅層30和應(yīng)變誘導(dǎo)層20從而到達(dá)硅襯底10。因此，應(yīng)變誘導(dǎo)層20完全被隔離區(qū)50劈開?？傮w上，這種結(jié)構(gòu)進(jìn)一步確保了防止硅晶片的顯著翹曲的前述問題。尤其是在該實施例中，隔離區(qū)50到達(dá)遠(yuǎn)至硅襯底10的內(nèi)部。這種結(jié)構(gòu)甚至進(jìn)一步確保了防止前述問題。
在隔離區(qū)50的形成工藝中，在硅襯底10a的表面層中形成隔離區(qū)50，然后從表面層一側(cè)使硅襯底10a減薄。這種方法容易實現(xiàn)隔離區(qū)50到達(dá)遠(yuǎn)至硅襯底10的內(nèi)部的結(jié)構(gòu)。
在由隔離區(qū)50圍繞的區(qū)域中，應(yīng)變誘導(dǎo)層20具有一般均勻的厚度。這種結(jié)構(gòu)有助于應(yīng)變誘導(dǎo)層20適當(dāng)?shù)厥┘与p軸應(yīng)力到硅層30。
在半導(dǎo)體器件1中提供N溝道型FET和P溝道型FET的情況下，該實施例提供了甚至更大的益處。這是因為，與施加單軸應(yīng)力的情況不同，當(dāng)雙軸應(yīng)力被施加到硅層30時，在N溝道型FET和P溝道型FET二者中都可以實現(xiàn)載流子遷移率的增加。
同時，除圖7中所示的常規(guī)的半導(dǎo)體器件之外，常規(guī)的半導(dǎo)體器件還包括圖8和9中所示的器件。
圖8是示出根據(jù)專利文獻(xiàn)1的半導(dǎo)體器件的截面圖。半導(dǎo)體器件200包括順序堆疊在硅襯底201上的摻雜硼的硅外延層202、硅外延層203、SiGe外延層204和硅外延層205。而且，穿過四層，也就是硅外延層202、硅外延層203、SiGe外延層204和硅外延層205，提供源/漏區(qū)211。源/漏區(qū)211與柵電極212一起組成FET 210。在FET 210周圍，形成STI 206。
由此，在半導(dǎo)體器件200中，源/漏區(qū)211位于SiGe外延層204中。這種結(jié)構(gòu)的目的是基于SiGe層比硅層提供更高的空穴載流子遷移率的事實。換句話說，SiGe層用作空穴載流子的遷移路徑，以由此提高電特性。
現(xiàn)在將假定，在前述半導(dǎo)體器件1中，源/漏區(qū)42位于應(yīng)變誘導(dǎo)層20中。在這種情況下，用于形成源/漏區(qū)42而進(jìn)行的離子注入減輕了應(yīng)變誘導(dǎo)層20中的應(yīng)力。這自然降低了施加雙軸應(yīng)力到硅層30的應(yīng)變誘導(dǎo)層20的所希望作用。由于這種原因，在半導(dǎo)體器件1中應(yīng)變誘導(dǎo)層20和源/漏區(qū)42彼此隔開。
圖9是示出根據(jù)專利文獻(xiàn)2的半導(dǎo)體器件的截面圖。在半導(dǎo)體器件300中，在硅襯底301上提供由源/漏區(qū)311、柵電極312等等組成的P溝道型FET 310。源/漏區(qū)311由SiGe外延層組成。在P溝道型FET 310的周圍，形成了STI 302。
參考圖10A至10C，將描述半導(dǎo)體器件300的制造方法。首先，在硅襯底301中形成STI 302(圖10A)。然后，在硅襯底301上形成柵電極312(圖10B)。然后，在將要形成源/漏區(qū)311的硅襯底301的區(qū)域上進(jìn)行蝕刻工藝，以由此形成凹部311a(圖10C)。最后，在凹部311a中外延生長SiGe層，從而形成源/漏區(qū)311。這就是如何可以獲得圖9中所示的半導(dǎo)體器件300。
在半導(dǎo)體器件300中，源/漏區(qū)311施加單軸應(yīng)力到硅襯底301。這確實導(dǎo)致P溝道型FET 310的提升的電特性。然而，另一方面，單軸應(yīng)力不僅不能夠提高N溝道型FET的電特性，而且甚至使其降低。由于這種原因，當(dāng)制造半導(dǎo)體器件300時，不得不利用提供在將要形成N溝道型FET的區(qū)域上的掩模，在將要形成P溝道型FET的區(qū)域上蝕刻凹部311a。這自然導(dǎo)致制造步驟數(shù)目的增加，因此導(dǎo)致制造工藝的復(fù)雜化。
相反，根據(jù)本實施例，由于應(yīng)變誘導(dǎo)層20施加雙軸應(yīng)力，所以可以提升N溝道型FET和P溝道型FET二者的電特性。因此不會發(fā)生制造步驟數(shù)目的增加。
(第二實施例)圖4是示出根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的截面圖。半導(dǎo)體器件2包括硅襯底10、應(yīng)變誘導(dǎo)層20、硅層30、FET 40和隔離區(qū)50。硅襯底10、應(yīng)變誘導(dǎo)層20、硅層30、和FET 40與半導(dǎo)體器件1中提供的那些相似地構(gòu)造。
半導(dǎo)體器件2和半導(dǎo)體器件1之間的差別在于隔離區(qū)50的結(jié)構(gòu)。具體地，在半導(dǎo)體器件1中，隔離區(qū)50穿過硅襯底10和應(yīng)變誘導(dǎo)層20之間的界面，由此到達(dá)遠(yuǎn)至硅襯底10的內(nèi)部。相反，在半導(dǎo)體器件2中隔離區(qū)50的末端部分與該界面齊平。
參考圖5A至5C，將描述半導(dǎo)體器件2的制造方法，作為根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法的第二實施例。該方法也包括如同第一實施例中的前述步驟(a)至(d)。
為了更加詳細(xì)，首先在硅襯底10上形成絕緣層50a(圖5A)。然后，進(jìn)行光刻工藝從而移除除了要構(gòu)成隔離區(qū)50的部分之外的絕緣層50a(圖5B)。結(jié)果，在硅襯底10上形成隔離區(qū)50，使其圍繞將要形成FET40的區(qū)域。
也就是說，為了形成隔離區(qū)50，在硅襯底10上形成絕緣層50a，然后將絕緣層50a構(gòu)圖成隔離區(qū)50。
在硅襯底10上外延生長應(yīng)變誘導(dǎo)層20之后，通過外延生長在應(yīng)變誘導(dǎo)層20上形成硅層30(圖5C)。然后，形成FET 40，以便獲得圖4所示的半導(dǎo)體器件2。
該實施例提供了以下有利的效果。同樣在本實施例中，應(yīng)變誘導(dǎo)層20在硅層30中的FET 40的溝道部分中引起了晶格應(yīng)變。這種布置在FET 40中提供了顯著增加的載流子遷移率，由此提升了FET 40的電特性，因此提升了半導(dǎo)體器件1的電特性。
而且，隔離區(qū)50穿透硅層30從而到達(dá)應(yīng)變誘導(dǎo)層20。因此，在半導(dǎo)體器件2的制造工藝中，硅晶片的翹曲僅發(fā)生在由隔離區(qū)50限定的每個區(qū)域中。換句話說，防止了硅晶片總體上大幅度彎曲。結(jié)果，可以抑制在硅層30中出現(xiàn)晶格缺陷。因此，前述實施例提供了提供優(yōu)良電特性的半導(dǎo)體器件2及其制造方法。
隔離區(qū)50穿透硅層30和應(yīng)變誘導(dǎo)層20從而到達(dá)硅襯底10。因此，應(yīng)變誘導(dǎo)層20完全被隔離區(qū)50劈開。這種結(jié)構(gòu)總體上進(jìn)一步確保了防止硅晶片的顯著翹曲的問題。
在隔離區(qū)50的形成工藝中，在硅襯底10上形成絕緣層50a，然后將絕緣層50a構(gòu)圖成隔離區(qū)50。這種方法容易實現(xiàn)隔離區(qū)50到達(dá)硅襯底10的結(jié)構(gòu)。另外，由第一實施例提供的優(yōu)點也可以通過本實施例獲得。
根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法不限于前述實施例，而是可進(jìn)行各種修改。為了引用幾個實例，盡管在實施例中提供隔離區(qū)50以穿透應(yīng)變誘導(dǎo)層20，但不強(qiáng)制隔離區(qū)50穿透應(yīng)變誘導(dǎo)層20，而隔離區(qū)50到達(dá)應(yīng)變誘導(dǎo)層20就足夠了。隔離區(qū)50的末端部分可位于應(yīng)變誘導(dǎo)層20的內(nèi)部，如圖6A所示；或與應(yīng)變誘導(dǎo)層20和硅層30之間的界面齊平，如圖6B所示。
應(yīng)變誘導(dǎo)層20的材料不限于SiGe?？刹捎闷渌牧希灰摬牧夏軌蛟贔ET 40的溝道部分中引起晶格應(yīng)變。
此外，盡管在前述實施例中僅利用了雙軸應(yīng)力，但雙軸應(yīng)力和單軸應(yīng)力可組合使用。在那種情況下，在半導(dǎo)體器件1或半導(dǎo)體器件2中，例如源/漏區(qū)42可構(gòu)成為SiGe外延層。
很明顯，本發(fā)明不限于上述實施例，并且可修改和改變，而不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1.一種半導(dǎo)體器件，包括硅襯底；提供在所述硅襯底上的應(yīng)變誘導(dǎo)層；提供在所述應(yīng)變誘導(dǎo)層上的硅層；提供在所述硅層中的場效應(yīng)晶體管；和隔離區(qū)，提供在所述場效應(yīng)晶體管的周圍，并穿透所述硅層從而到達(dá)所述應(yīng)變誘導(dǎo)層；其中所述應(yīng)變誘導(dǎo)層與所述場效應(yīng)晶體管的源/漏區(qū)隔開，并在所述硅層中的所述場效應(yīng)晶體管的溝道部分中引起應(yīng)變。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述應(yīng)變誘導(dǎo)層是SiGe層。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述隔離區(qū)穿透所述硅層和所述應(yīng)變誘導(dǎo)層從而到達(dá)所述硅襯底。
4.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中所述隔離區(qū)到達(dá)所述硅襯底的內(nèi)部。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述應(yīng)變誘導(dǎo)層在由所述隔離區(qū)圍繞的區(qū)域中具有一般均勻的厚度。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中提供N溝道型場效應(yīng)晶體管和P溝道型場效應(yīng)晶體管作為所述場效應(yīng)晶體管；和所述N溝道型場效應(yīng)晶體管和所述P溝道型場效應(yīng)晶體管經(jīng)由所述隔離區(qū)彼此隔離。
7.一種制造包括場效應(yīng)晶體管的半導(dǎo)體器件的方法，包括在硅襯底上形成隔離區(qū)使其圍繞將要形成所述場效應(yīng)晶體管的區(qū)域；在其上形成有所述隔離區(qū)的所述硅襯底上外延生長應(yīng)變誘導(dǎo)層；在所述應(yīng)變誘導(dǎo)層上外延生長硅層；和在所述硅層中形成所述場效應(yīng)晶體管，使得源/漏區(qū)與所述應(yīng)變誘導(dǎo)層隔開；其中所述應(yīng)變誘導(dǎo)層在所述硅層中的所述場效應(yīng)晶體管的溝道部分中引起應(yīng)變。
8.根據(jù)權(quán)利要求7的方法，其中所述隔離區(qū)的所述形成包括在所述硅襯底的表面層中形成所述隔離區(qū)，然后從所述表面層一側(cè)減小所述硅襯底的厚度。
9.根據(jù)權(quán)利要求7的方法，其中所述隔離區(qū)的所述形成包括在所述硅襯底上形成絕緣層，然后將所述絕緣層構(gòu)圖成所述隔離區(qū)。
全文摘要
一種半導(dǎo)體器件包括硅襯底、應(yīng)變誘導(dǎo)層、硅層、FET和隔離區(qū)。在硅襯底上，提供應(yīng)變誘導(dǎo)層。在應(yīng)變誘導(dǎo)層上，提供硅層。應(yīng)變誘導(dǎo)層在硅層中的FET的溝道區(qū)中引起晶格應(yīng)變。該硅層包括FET。FET包括源/漏區(qū)、SD延伸區(qū)、柵電極和側(cè)壁。源/漏區(qū)和應(yīng)變誘導(dǎo)層彼此隔開。在FET周圍，提供了隔離區(qū)。隔離區(qū)穿透硅層從而到達(dá)應(yīng)變誘導(dǎo)層。
文檔編號H01L21/336GK101079445SQ20071000581
公開日2007年11月28日 申請日期2007年2月25日 優(yōu)先權(quán)日2006年2月21日
發(fā)明者村松諭 申請人:恩益禧電子股份有限公司