專利名稱：半導(dǎo)體裝置及半導(dǎo)體封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片，特別涉及一種半導(dǎo)體封裝技術(shù)。
背景技術(shù)：
圖1為己知集成電路封裝結(jié)構(gòu)10的剖面示意圖，例如Amkor揭示的塑 料無(wú)引腳芯片封裝結(jié)構(gòu)(leadless plastic chip carrier, LPCC)。塑料無(wú)引腳芯片 封裝結(jié)構(gòu)10包括暴露的芯片端(die paddle)12，與銅引腳架(leadframe)14連接。 軟焊料鍍層(solder plating)16，形成于引腳架14下表面。銀鍍層(silver plating)18,形成于引腳架14上表面。半導(dǎo)體芯片，通過(guò)芯片附著材料層(die attach material layer)20附著于銀鍍層18上。多條金焊線(wire bond),形成于 芯片上表面與引腳架14之間，例如接地焊線(ground bond)22、下焊線(down bond)24及其他輸入/輸出焊線(1/0 bond)26。封膠材料層(mold compound layer)28，包覆上述結(jié)構(gòu)。之后，將塑料無(wú)引腳芯片封裝裝置連接至例如印刷 電路板(printed circuit board, PCB)(未圖示)。
圖1的塑料無(wú)引腳芯片封裝結(jié)構(gòu)(LPCC)10會(huì)存在著因打線接合(wire bonding)而誘導(dǎo)產(chǎn)生的高寄生電感(parasitic inductance),特別是當(dāng)與以下描述 的倒裝接合(flip chip bonding)技術(shù)比較時(shí)。寄生電感會(huì)沖擊裝置的效能，特 別是射頻(radio frequency, RF)裝置。塑料無(wú)引腳芯片封裝結(jié)構(gòu)(LPCC)體積也 較倒裝封裝結(jié)構(gòu)大。此外，芯片與芯片焊盤(pán)(die pad)間的粘著性差，且打線 接合焊盤(pán)(wire bonding pad)易在薄晶片去接合/移除過(guò)程中被污染。
業(yè)界對(duì)于如何提升集成電路運(yùn)算速度與增加裝置密度方面， 一直有持續(xù) 不斷地研究與努力。結(jié)果開(kāi)發(fā)出許多新的用來(lái)封裝復(fù)雜高速集成電路的封裝 方法，其中之一即是關(guān)于已知"倒裝"的封裝技術(shù)，例如McMahon所公開(kāi) 的美國(guó)專利第6，075，712號(hào)。倒裝封裝技術(shù)的封裝成本高，裝置效能可獲相 當(dāng)程度的改善。
一種先進(jìn)的封裝與內(nèi)部接合(interconnect)方法是目前所需要的。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體裝置，包括半導(dǎo)體基板， 具有上表面與下表面，該上表面包含至少一裝置區(qū)；至少一溝槽，從該基板 下表面穿過(guò)該基板，并連接至該裝置區(qū)；導(dǎo)電層，填入部分該溝槽；以及粘 著層，沉積于該導(dǎo)電層上，并填滿該溝槽。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括引腳架，通過(guò)該粘著層與該基板下表 面連接。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括至少一偽溝槽，從該基板下表面至少 穿過(guò)部分該基板，其中該導(dǎo)電層填入部分該偽溝槽，該粘著層填滿該偽溝槽。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括內(nèi)連線結(jié)構(gòu)，形成于該裝置區(qū)上； 至少一焊盤(pán)，形成于該內(nèi)連線結(jié)構(gòu)上，并與該溝槽電連接；第二半導(dǎo)體基板， 具有上表面與下表面，該上表面包含至少一裝置區(qū)，該第二半導(dǎo)體基板設(shè)置 于該內(nèi)連線結(jié)構(gòu)上；至少一溝槽，從該第二半導(dǎo)體基板下表面穿過(guò)該第二半 導(dǎo)體基板，并連接至該第二半導(dǎo)體基板的裝置區(qū)；以及第二導(dǎo)電層，填入穿 過(guò)該第二半導(dǎo)體基板的至少一溝槽，其中該焊盤(pán)與該第二導(dǎo)電層電連接。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括第二粘著層，設(shè)置于該焊盤(pán)與該第二 導(dǎo)電層之間。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括至少一偽溝槽，至少穿過(guò)部分該第二 半導(dǎo)體基板，該第二粘著層至少填入部分該至少之一偽溝槽。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括內(nèi)連線結(jié)構(gòu)，形成于該裝置區(qū)上，其 中該導(dǎo)電層與該內(nèi)連線結(jié)構(gòu)電連接。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括內(nèi)連線結(jié)構(gòu)，形成于該裝置區(qū)上； 以及導(dǎo)線，穿過(guò)該基板，該引腳架的輸入/輸出端口通過(guò)該導(dǎo)線與一部分該內(nèi) 連線結(jié)構(gòu)電連接。
本發(fā)明提供一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有上表面與下表面，
該上表面包含至少一裝置區(qū)；至少一偽溝槽，從該基板下表面至少穿過(guò)部分 該基板；引腳架；以及粘著層，設(shè)置于該基板下表面與該引腳架之間。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括第二物質(zhì)層，設(shè)置于該偽溝槽內(nèi)，(該 粘著層設(shè)置于該第二物質(zhì)層上。 (
根據(jù)本發(fā)明的半導(dǎo)體裝置，其中該第二物質(zhì)層填入部分該偽溝槽，該粘 著層填滿該偽溝槽。
根據(jù)本發(fā)明的半導(dǎo)體裝置，其中該第二物質(zhì)層包括銅，該粘著層包括軟 焊料或包含銀的導(dǎo)電膏。
根據(jù)本發(fā)明的半導(dǎo)體裝置，其中該粘著層至少填入部分該偽溝槽。
根據(jù)本發(fā)明的半導(dǎo)體裝置，還包括內(nèi)連線結(jié)構(gòu)，形成于該半導(dǎo)體基板 的裝置區(qū)上；第二半導(dǎo)體基板，具有上表面與下表面，該上表面包含第二裝 置區(qū)，該第二半導(dǎo)體基板設(shè)置于該內(nèi)連線結(jié)構(gòu)上；至少一偽溝槽，至少穿過(guò) 部分該第二半導(dǎo)體基板；以及第二粘著層，設(shè)置于該第二半導(dǎo)體基板的下表 面與該內(nèi)連線結(jié)構(gòu)之間，該第二粘著層至少填入該第二半導(dǎo)體基板的部分偽
I本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括第一芯片，包含具有上表面與 下表面的第一半導(dǎo)體基板，該上表面包含至少一裝置區(qū)，至少一溝槽，通過(guò) 該半導(dǎo)體基板與該裝置區(qū)連接，且該溝槽包含至少一導(dǎo)電層，至少一偽溝槽，
定義于該半導(dǎo)體基板中；引腳架，通過(guò)該導(dǎo)電層與該第一芯片連接；以及第 二芯片，設(shè)置于該第一芯片上，并通過(guò)該第一芯片與該引腳架電連接。
根據(jù)本發(fā)明的封裝技術(shù)可使用熱分散層，使得裝置有較佳的熱分散效 果。此外，封裝過(guò)程中不會(huì)有任何焊盤(pán)污染的事情發(fā)生，同時(shí)其芯片尺寸也 小于倒裝提供的芯片尺寸。
為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施 例，并配合所附圖式，作詳細(xì)說(shuō)明如下


圖1為已知塑料無(wú)引腳芯片封裝結(jié)構(gòu)的剖面示意圖。 圖2為本發(fā)明第一實(shí)施例，集成電路-引腳架的剖面示意圖。 圖2A為本發(fā)明第二實(shí)施例，集成電路-引腳架的剖面示意圖。 圖3為以封裝材料包覆圖2結(jié)構(gòu)的剖面示意圖。
圖4、圖4A和4B為本發(fā)明第三實(shí)施例，集成電路-引腳架結(jié)構(gòu)及其制 造方法。
圖5為以封裝材料包覆圖4A、圖4B結(jié)構(gòu)的剖面示意圖。
圖6為本發(fā)明包含多個(gè)裝置層的集成電路-引腳架的剖面示意圖。
其中，附圖標(biāo)記說(shuō)明如下 已知技術(shù)圖1
10 塑料無(wú)引腳芯片封裝結(jié)構(gòu)；12 芯片端；14~引腳架；16 軟焊料鍍層； 18 銀鍍層；20 芯片附著材料層；22 接地焊線；24 下焊線；26~輸入/輸出 焊線；28 封膠材料層。
本發(fā)明圖2~6
100、 100A 半導(dǎo)體裝置;101、 402 半導(dǎo)體芯片;102、 202、 450 引腳 架；104、 204、 401、 604a、 604b 基板；106 基板上表面；108 基板下表面； 110、 422、 610a、 610b 內(nèi)連線層;112、 212、 424、 612a、 612b 金屬層; 114、 214、 414、 614a、 614b 溝槽；115~阻障層；116、 216、 416、 616a、 616b 偽溝槽；118、 218、 418、 618a、 618b 粘著層(焊膏)；120、 120A、 220、 419、 420、 620a、 620b^導(dǎo)電層;200 封裝裝置；200 封裝裝置;222~封裝 層；224~焊線；404 裝置區(qū)；406~輸入/輸出焊盤(pán)；408~導(dǎo)線；410~輸入/輸 出穿孔；412~切割線；460 封裝材料；600 堆疊結(jié)構(gòu)；602 共用引腳架；625a~ 焊盤(pán)。
具體實(shí)施例方式
圖2為本發(fā)明實(shí)施例，半導(dǎo)體裝置100的部分剖面示意圖。半導(dǎo)體裝置 IOO包括導(dǎo)電基板、芯片焊盤(pán)或傳統(tǒng)金屬引腳架102，與半導(dǎo)體芯片101連 接。半導(dǎo)體芯片101包括具有上表面106與下表面108的半導(dǎo)體基板104。 如已知技術(shù)所知，半導(dǎo)體基板104會(huì)形成集成電路的一部分。該集成電路的 有源區(qū)或裝置區(qū)(未圖示)形成于半導(dǎo)體基板104的上表面106。半導(dǎo)體基板 104優(yōu)選包括硅基板，而其他半導(dǎo)體基板，例如硅鍺(silicon-germanium)基板、 三-五族化合物基板或絕緣體上硅晶(silicon on insulator, SOI)基板也可使用。 內(nèi)連線或金屬化結(jié)構(gòu)110，包括內(nèi)連線結(jié)構(gòu)(導(dǎo)線)、連接介層窗或?qū)娱g介電 層(inter level dielectric layer, ILD)，形成于半導(dǎo)體基板104上表面106的裝置 區(qū)上，其結(jié)構(gòu)及形成方法與內(nèi)連線結(jié)構(gòu)110類似。內(nèi)連線結(jié)構(gòu)110通常包括
多層內(nèi)連線，例如第一層金屬層至第九層金屬層，形成于裝置層與保護(hù)/接合 結(jié)構(gòu)(未圖示)之間。金屬化結(jié)構(gòu)IIO可包括鋁、鋁銅合金、銅、鎢或其他導(dǎo)
電材料。
半導(dǎo)體裝置100包括至少一個(gè)，優(yōu)選為多個(gè)溝槽114，從基板104下表 面108穿過(guò)該基板至該裝置區(qū)。實(shí)施例中，溝槽114延伸至內(nèi)連線結(jié)構(gòu)110 的第一金屬層112。阻障層115，例如氮化鈦，形成于溝槽114側(cè)壁。溝槽 114例如可代替焊線，作為裝置區(qū)與引腳架接地端或其他接點(diǎn)的連接。導(dǎo)電 層120，優(yōu)選包括銅或鋁銅合金，沉積并至少填入部分溝槽114。在優(yōu)選實(shí) 施例中，導(dǎo)電層120僅填入部分溝槽114。粘著層118，形成于基板104下 表面108與引腳架102之間。在優(yōu)選實(shí)施例中，粘著層118可為導(dǎo)電軟焊料 (conductive solder)，接合引腳架102與基板104，并通過(guò)溝槽114電連接引 腳架102與裝置區(qū)。導(dǎo)電軟焊料物質(zhì)包括錫鉛、錫銀銅合金或其他導(dǎo)電膏， 例如銀導(dǎo)電膏。
如圖2所示，裝置100包括至少一個(gè)，優(yōu)選為多個(gè)偽溝槽116。偽溝槽 116作為結(jié)構(gòu)或機(jī)械用途，而非扮演電性或功能上的角色。偽溝槽116優(yōu)選 為僅部分穿過(guò)基板104。在其他實(shí)施例中，若欲連接至裝置區(qū)對(duì)應(yīng)的偽區(qū)域， 例如場(chǎng)氧化層或其他隔離區(qū)，偽溝槽116可完全穿過(guò)基板104。在實(shí)施例中， 導(dǎo)電層120也填入部分偽溝槽116。
粘著層118優(yōu)選包括軟焊料，且填入部分溝槽114與偽溝槽116，而與 導(dǎo)電層120連接?；?04下表面108增加的粗糙度(由溝槽114、 116增加 的表面積所造成)及導(dǎo)電層120與粘著層118之間的接合提供了引腳架102 與基板104之間很強(qiáng)的接合。此強(qiáng)有力的接合，是已知的平坦的基板下表面 與引腳架之間的粘著接合無(wú)法產(chǎn)生的。
將導(dǎo)電層120填入部分溝槽可有以下幾項(xiàng)優(yōu)點(diǎn)，例如，銅電鍍的過(guò)程相 當(dāng)耗時(shí)且高成本，若能減少導(dǎo)電層120厚度，則可縮短時(shí)間、降低成本。此 外，若半導(dǎo)體基板104下表面108鍍上厚的銅層，則必須加以薄化或移除， 以使其與粘著層118達(dá)到強(qiáng)且高效率的接合。
在一個(gè)實(shí)施例中，溝槽114的直徑大約為50微米，偽溝槽116的直徑 大約為30微米或更低。假設(shè)基板104的厚度大約為200微米，則偽溝槽116 從基板104下表面108算起的深度大約介于30-190微米，優(yōu)選為50~150微 米。在實(shí)施例中，假設(shè)基板104的厚度大約為200微米，則導(dǎo)電層120的厚 度大約為100微米。由于銅/軟焊料的接合較硅/軟焊料的接合強(qiáng)，因此偽
溝槽116可有效提升與引腳架102的接合強(qiáng)度。
圖2A為圖2的裝置100的另一實(shí)施例。裝置100A除了有形成于基板 104下表面108的導(dǎo)電層120A外，其余結(jié)構(gòu)均與圖2的裝置100相同。在 實(shí)施例中，粘著層118在溝槽114、 U6內(nèi)與導(dǎo)電層120接合，且與形成于 基板104下表面108的導(dǎo)電層120A接合。導(dǎo)電層120與導(dǎo)電層120A同時(shí) 形成，優(yōu)選包括電鍍銅。
以下揭示圖2與圖2A的結(jié)構(gòu)的形成方法。提供晶片基板，例如硅基板 104。在實(shí)施例中，基板的初厚度大約為800微米。之后，經(jīng)過(guò)研磨或蝕刻 而達(dá)到理想厚度，大約介于100 200微米。接著，利用微機(jī)電系統(tǒng) (micro-electro-mechanical system, MEMS)技術(shù)、蝕刻、激光或其他鉆孔技術(shù)制 作溝槽，而制作出三種介層窗或溝槽，例如偽溝槽116、接地溝槽114、其 他連接用溝槽或輸入/lr出連接介層窗，在圖4及圖4B中將作更詳細(xì)說(shuō)明。 形成介層窗/溝槽后，沉積薄的銅晶種層于基板104下表面與溝槽中，本發(fā)明 不限定為銅晶種層，鎳或其他適合的晶種層也可使用。之后，實(shí)施銅電鍍步 驟，以填入部分溝槽/介層窗。在實(shí)施例中，介層窗可被完全填滿。完成銅電 鍍步驟后，以圖2裝置為例作說(shuō)明(與圖2A不同)。利用例如化學(xué)機(jī)械研磨法 (chemical mechanical polish, CMP)移除基板104下表面108的銅電鍍層。待 移除銅電鍍層后，若介層窗深度太深，造成涂布在引腳架102上的焊膏(solder paste)無(wú)法填入介層窗時(shí)，可選擇性地將焊膏填入介層窗。接著，將晶片基板 切割出獨(dú)立芯片。之后，將焊膏涂布于引腳架102及/或基板下表面。最后， 將基板(獨(dú)立芯片或芯片)置于引腳架102上。優(yōu)選情況為，軟焊料填入部分 溝槽，以與導(dǎo)電層接觸。另設(shè)置與裝置輸入/輸出端連接的焊線。之后，以封 裝材料包覆該結(jié)構(gòu)，并切割出獨(dú)立封裝芯片。
圖3為圖2的裝置結(jié)構(gòu)的剖面示意圖。該裝置封裝于封裝層222內(nèi)，以 形成封裝裝置200。封裝層222包括封膠材料，其在封膠工藝中，形成覆蓋 于該裝置上。如圖3所示，封裝裝置200包括引腳架202，通過(guò)粘著層218 連接至基板204。導(dǎo)電層220填入部分溝槽214與偽溝槽216。 一部分的引 腳架202通過(guò)溝槽214與裝置層電連接，特別是形成在基板204上表面的第 一金屬層212。輸入/輸出區(qū)，例如形成在基板204上表面，特別是形z成在內(nèi) 連線區(qū)域(未圖示)上的焊盤(pán)，通過(guò)焊線224連接至引腳架202的輸入/輸出端 □。
偽溝槽可增加引腳架與基板間的接合強(qiáng)度。在實(shí)施例中，例如銅的材料， 優(yōu)選，但非必要，可填入部分溝槽。此舉將使溝槽與粘著層間的接合強(qiáng)度大 于基板下表面與粘著層間的接合強(qiáng)度。當(dāng)僅使用偽溝槽時(shí)，填入材料與粘著 層并不須為導(dǎo)電物質(zhì)，然而，當(dāng)粘著層同時(shí)填入導(dǎo)電溝槽與偽溝槽時(shí)，則必 須為導(dǎo)電物質(zhì)。如上所述，部分充填仍是增加粘著層接合表面的優(yōu)選方式。 粘著層甚至可完全填滿偽溝槽。
在一個(gè)實(shí)施例中，偽溝槽116可略去，留下連接溝槽116。此時(shí)，將導(dǎo) 電層120填入部分溝槽114的方式，仍是提供粗糙基板表面，以與粘著層118 強(qiáng)力接合的優(yōu)先選擇。
圖4、圖4A和圖4B為本發(fā)明第三實(shí)施例， 一種集成電路結(jié)構(gòu)及其制造 方法。輸入/輸出焊線以導(dǎo)電介層窗取代之。圖4為一部分半導(dǎo)體晶片402的 上視圖。晶片402包括多個(gè)形成于其上表面的分割裝置區(qū)404?；宓闹苓?區(qū)域，典型地，包括形成于其上的隔離結(jié)構(gòu)，例如場(chǎng)氧化層。各自的內(nèi)連線 結(jié)構(gòu)與保護(hù)結(jié)構(gòu)形成在裝置區(qū)404上。典型地由銅制作成的輸入/輸出焊盤(pán) 406形成在保護(hù)結(jié)構(gòu)內(nèi)或上，并與內(nèi)連線結(jié)構(gòu)電接觸。通過(guò)鉆孔形成的輸入/ 輸出穿孔410鄰近于輸入/輸出焊盤(pán)406，并完全穿過(guò)晶片及形成于其上的任 何隔離及/或保護(hù)結(jié)構(gòu)。在實(shí)施例中，穿孔410的直徑大約介于10~100微米。 由一層或多層導(dǎo)電層組成的導(dǎo)電插栓填入穿孔410，并與導(dǎo)線408電接觸， 導(dǎo)線408可為銅或鋁導(dǎo)線。溝槽與偽溝槽雖未見(jiàn)于上視圖中，仍以上述方式 制作形成。輸入/輸出穿孔410通過(guò)導(dǎo)線408與輸入/輸出焊盤(pán)406電連接。 切割線412表示晶片切割處。經(jīng)切割下來(lái)的獨(dú)立芯片即連接至引腳架，并進(jìn) 行后續(xù)封裝。
圖4A為圖4晶片402沿切割線412切割下來(lái)的獨(dú)立芯片的上視圖。圖 4B為圖4A芯片沿B-B剖面線切割的剖面示意圖，同時(shí)連接至引腳架450。 請(qǐng)參閱圖4B，圖4A的芯片通過(guò)粘著層(焊膏)418與引腳架450連接?；?401包括溝槽414與偽溝槽416。導(dǎo)電層420填入部分溝槽414與偽溝槽416。 圖中還包括內(nèi)連線層422、第一金屬層424(也顯示于圖4A中)、輸入,/輸出焊 盤(pán)406以及導(dǎo)線408。優(yōu)選情況為，導(dǎo)電層419與粘著層418填入部分輸入/ 輸出穿孔410，以形成導(dǎo)電插栓，連接引腳架450的輸入/輸出端口。在一個(gè)
實(shí)施例中，導(dǎo)電層419與導(dǎo)電層420同時(shí)形成，兩者包括銅。最后，圖5為 圖4A、圖4B裝置包覆封裝材料460后的剖面示意圖，此為最終的封裝芯片結(jié)構(gòu)。
由此可知，輸入/輸出穿孔410已代替圖l、圖3所示的輸入/輸出焊線。 在此實(shí)施例中，不但通過(guò)增加晶片背后粗糙度增加了芯片與芯片焊盤(pán)間的粘 著性，也保有圖2、圖2A結(jié)構(gòu)的其他優(yōu)點(diǎn)，且可提升裝置電表現(xiàn)，減少由 于移除薄晶片造成焊盤(pán)污染而產(chǎn)生的任何有關(guān)焊線的問(wèn)題，并允許較小尺寸 的芯片進(jìn)行封裝。
以下揭示圖5的裝置的形成方法。在基板401與內(nèi)連線層中形成裝置區(qū) 404后，續(xù)形成保護(hù)結(jié)構(gòu)、輸入/輸出焊盤(pán)406及導(dǎo)線408。之后，將晶片頂 部置于例如玻璃基板的晶片載具，以研磨至理想厚度。接著，利用已知微機(jī) 電技術(shù)制作溝槽414與偽溝槽416以及輸入/輸出穿孔410，并隨后濺鍍上銅 或鎳晶種層。接著，電鍍導(dǎo)電層419、 420至基板下表面，優(yōu)選并填入部分 溝槽414、 416及穿孔410。接著，移動(dòng)晶片載具并切割晶片。之后，優(yōu)選是 將焊膏418涂布在引腳架450上并選擇性地填入穿孔。之后，將切割下來(lái)的 獨(dú)立芯片通過(guò)焊膏418置于引腳架450上并且烘干或焊接。最后，封裝芯片 與引腳架，以制作完成封裝芯片。
圖6揭示上述溝槽與偽溝槽亦可應(yīng)用在三維的集成電路結(jié)構(gòu)。三維集成 電路由多層裝置層經(jīng)堆疊、內(nèi)部電連接所形成。三維集成電路在導(dǎo)線長(zhǎng)度、 面積、時(shí)間及耗能上有其競(jìng)爭(zhēng)優(yōu)勢(shì)。圖6揭示堆疊芯片結(jié)構(gòu)600。此處并不 限定兩芯片堆疊，多層芯片堆疊也為本發(fā)明設(shè)計(jì)范疇。堆疊結(jié)構(gòu)600包括共 用引腳架602與利用粘著層連接至引腳架602的第一芯片。第一芯片包括具 有溝槽614a與偽溝槽616a的基板604a。導(dǎo)電層620a填入部分溝槽614a與 偽溝槽616a。內(nèi)連線層610a形成于基板604a上表面。引腳架602通過(guò)溝槽 614a及內(nèi)部充填的導(dǎo)電物質(zhì)與第一芯片裝置層的第一金屬層612a電連接。
與第一芯片類似，第二芯片包括基板604b?；?04b包括連接至第一 金屬層612b的溝槽614b、偽溝槽616b、導(dǎo)電層620b、內(nèi)連線層610b以及 粘著層618b。粘著層618b與粘著層618a不同，其優(yōu)選情況為，沒(méi)有覆蓋第
二芯片的全部下表面。粘著層618b必須限定在溝槽的區(qū)域，且利用^知印 刷技術(shù)使其與基板604b的下表面形成共平面。形成在溝槽614b、 616b區(qū)域
的粘著層618b連接至第一芯片的焊盤(pán)625a，以使偽溝槽616b與第一芯片之 間形成結(jié)構(gòu)性接合，且使溝槽614b與第一芯片及引腳架602之間形成結(jié)構(gòu) 與電接合。焊盤(pán)625a優(yōu)選包括銅或鋁，且形成于內(nèi)連線層610a上。依此方 式，第一芯片與第二芯片可電連接至引腳架602，例如形成接地。與偽溝槽 616b連接的焊盤(pán)625a可稱為偽焊盤(pán)，也就是與內(nèi)連線層610a電隔離的焊盤(pán)。
形成于內(nèi)連線層610b上的焊盤(pán)625b可使后續(xù)堆疊的芯片與堆疊結(jié)構(gòu) 600或連接第二芯片與引腳架602的焊線(未圖示)之間形成電性及結(jié)構(gòu)上的 連接。最后，封裝堆疊結(jié)構(gòu)600，以形成封裝結(jié)構(gòu)。
如上所述，新的內(nèi)連線結(jié)構(gòu)通過(guò)增加晶片背后的粗糙度增加了芯片與芯 片焊盤(pán)間的粘著性，同時(shí)使射頻裝置有較小的封裝體積。已知無(wú)法將熱分散 層(heat spreader layer)使用在焊線封裝，然而，本發(fā)明封裝技術(shù)可使用熱分散 層，使得裝置有較佳的熱分散效果。此外，封裝過(guò)程中不會(huì)有任何焊盤(pán)污染 的事情發(fā)生，同時(shí)其芯片尺寸也小于倒裝提供的芯片尺寸。
雖然本發(fā)明已以優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可以做出變化與修改， 因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有上表面與下表面，該上表面包含至少一裝置區(qū)；至少一溝槽，從該基板下表面穿過(guò)該基板，并連接至該裝置區(qū)；導(dǎo)電層，填入部分該溝槽；以及粘著層，沉積于該導(dǎo)電層上，并填滿該溝槽。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，還包括引腳架，通過(guò)該粘著層與該 基板下表面連接。
3. 如權(quán)利要求1所述的半導(dǎo)體裝置，還包括至少一偽溝槽，從該基板下 表面至少穿過(guò)部分該基板，其中該導(dǎo)電層填入部分該偽溝槽，該粘著層填滿 該偽溝槽。
4. 如權(quán)利要求2所述的半導(dǎo)體裝置，還包括-內(nèi)連線結(jié)構(gòu)，形成于該裝置區(qū)上；至少一焊盤(pán)，形成于該內(nèi)連線結(jié)構(gòu)上，并與該溝槽電連接；第二半導(dǎo)體基板，具有上表面與下表面，該上表面包含至少一裝置區(qū)， 該第二半導(dǎo)體基板設(shè)置于該內(nèi)連線結(jié)構(gòu)上；至少一溝槽，從該第二半導(dǎo)體基板下表面穿過(guò)該第二半導(dǎo)體基板，并連 接至該第二半導(dǎo)體基板的裝置區(qū)；以及第二導(dǎo)電層，填入穿過(guò)該第二半導(dǎo)體基板的至少一溝槽，其中該焊盤(pán)與 該第二導(dǎo)電層電連接。
5. 如權(quán)利要求4所述的半導(dǎo)體裝置，還包括第二粘著層，設(shè)置于該焊盤(pán)與該第二導(dǎo)電層之間。
6. 如權(quán)利要求5所述的半導(dǎo)體裝置，還包括至少一偽溝槽，至少穿過(guò)部 分該第二半導(dǎo)體基板，該第二粘著層至少填入部分該至少之一偽溝槽。
7. 如權(quán)利要求1所述的半導(dǎo)體裝置，還包括內(nèi)連線結(jié)構(gòu)，形成于該裝置 區(qū)上，其中該導(dǎo)電層與該內(nèi)連線結(jié)構(gòu)電連接。
8. 如權(quán)利要求2所述的半導(dǎo)體裝置，還包括 內(nèi)連線結(jié)構(gòu)，形成于該裝置區(qū)上；以及導(dǎo)線，穿過(guò)該基板，該引腳架的輸入/輸出端口通過(guò)該導(dǎo)線與一部分該內(nèi) 連線結(jié)構(gòu)電連接。 9. 一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有上表面與下表面，該上表面包含至少一裝置區(qū)； 至少一偽溝槽，從該基板下表面至少穿過(guò)部分該基板； 引腳架；以及粘著層，設(shè)置于該基板下表面與該引腳架之間。10. 如權(quán)利要求9所述的半導(dǎo)體裝置，還包括第二物質(zhì)層，設(shè)置于該偽溝 槽內(nèi)，該粘著層設(shè)置于該第二物質(zhì)層上。11. 如權(quán)利要求IO所述的半導(dǎo)體裝置，其中該第二物質(zhì)層填入部分該偽 溝槽，該粘著層填滿該偽溝槽。12. 如權(quán)利要求11所述的半導(dǎo)體裝置，其中該第二物質(zhì)層包括銅，該粘 著層包括軟焊料或包含銀的導(dǎo)電膏。13. 如權(quán)利要求9所述的半導(dǎo)體裝置，其中該粘著層至少填入部分該偽溝14. 如權(quán)利要求9所述的半導(dǎo)體裝置，還包括 內(nèi)連線結(jié)構(gòu)，形成于該半導(dǎo)體基板的裝置區(qū)上；第二半導(dǎo)體基板，具有上表面與下表面，該上表面包含第二裝置區(qū)，該 第二半導(dǎo)體基板設(shè)置于該內(nèi)連線結(jié)構(gòu)上；至少一偽溝槽，至少穿過(guò)部分該第二半導(dǎo)體基板；以及第二粘著層，設(shè)置于該第二半導(dǎo)體基板的下表面與該內(nèi)連線結(jié)構(gòu)之間，該第二粘著層至少填入該第二半導(dǎo)體基板的部分偽溝槽。15. —種半導(dǎo)體封裝結(jié)構(gòu)，包括-第一芯片，包含具有上表面與下表面的第一半導(dǎo)體基板，該上表面包含 至少一裝置區(qū)，至少一溝槽，通過(guò)該半導(dǎo)體基板與該裝置區(qū)連接，且該溝槽 包含至少一導(dǎo)電層，至少一偽溝槽，定義于該半導(dǎo)體基板中；引腳架，通過(guò)該導(dǎo)電層與該第一芯片連接；以及第二芯片，設(shè)置于該第一芯片上，并通過(guò)該第一芯片與該引腳架電連接。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，包括半導(dǎo)體基板，具有上表面與下表面，該上表面包含至少一裝置區(qū)；至少一溝槽，從該基板下表面穿過(guò)該基板，并連接至該裝置區(qū)；導(dǎo)電層，填入部分該溝槽；以及粘著層，沉積于該導(dǎo)電層上，并填滿該溝槽。根據(jù)本發(fā)明的封裝技術(shù)可使用熱分散層，使得裝置有較佳的熱分散效果。此外，封裝過(guò)程中不會(huì)有任何焊盤(pán)污染的事情發(fā)生，同時(shí)其芯片尺寸也小于倒裝提供的芯片尺寸。
文檔編號(hào)H01L25/00GK101110401SQ20071000583
公開(kāi)日2008年1月23日 申請(qǐng)日期2007年2月25日 優(yōu)先權(quán)日2006年7月19日
發(fā)明者盧思維, 鄒覺(jué)倫 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司