專利名稱：晶體管、存儲單元以及制作晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管、DRAM(動態(tài)隨機存取)存儲器的存儲單元以及制作這種晶體管的方法。
背景技術(shù)：
動態(tài)隨機存取存儲器(DRAM)的存儲單元包括用于存儲代表所存儲的信息的電荷的存儲電容器、以及用于尋址該存儲電容器的存取晶體管。該存取晶體管包括第一和第二源/漏區(qū)、連接第一和第二源/漏區(qū)的導電溝道以及控制電流在第一和第二源/漏區(qū)之間流動的柵電極。該晶體管通常被形成在半導體襯底中，具體地說，是硅襯底。通過尋址存取晶體管讀出或?qū)懭氪鎯υ诖鎯﹄娙萜髦械男畔ⅰ４嬖谠摯嫒【w管的溝道長度的下邊界，在其下在非尋址狀態(tài)的存取晶體管的隔離特性不充分。有效溝道長度Leff的下邊界限制了具有存取晶體管的平面晶體管單元的可量測性，其相對于半導體襯底的襯底表面水平地形成。垂直晶體管單元在維持形成存儲單元所必需的表面面積的同時提供增強溝道長度的可能性。在這種垂直晶體管單元中存取晶體管的源/漏區(qū)以及溝道區(qū)沿垂直于襯底表面的方向?qū)省?br> 有效溝道長度Leff被增強的概念指的是凹進式溝道晶體管，其例如從美國專利No.5,945,707中得知。在這種晶體管中，第一和第二源/漏區(qū)沿與襯底表面平行的水平平面設(shè)置。柵電極設(shè)置在凹槽中，其被設(shè)置在半導體襯底中的晶體管的兩個源/漏區(qū)之間。因此，有效溝道長度等于該兩個源/漏區(qū)之間的距離和該凹槽的深度的兩倍的總和。有效溝道寬度Weff對應(yīng)于最小結(jié)構(gòu)尺寸F。另外的凹進式溝道晶體管例如從美國專利申請Nos.2005/0087832和2005/0077568得知。
另一個已知的晶體管概念指的是FinFET。FinFET的有源區(qū)通常具有翅形或脊形形狀，其被形成在該兩個源/漏區(qū)之間的半導體襯底中。柵電極在其兩側(cè)或三側(cè)處圍繞該翅。Sung Min Kim等人的“A NovelMulti-Channel Field Effect Transistor(MCFET)on Bulk Si forHigh Performance sub-80nm Application”(IEDM Tech.Dig.，第639到642頁，2004年)公開了雙FINFET，其中這些溝道的每一個的頂側(cè)被設(shè)置在與半導體表面相同的高度。另外，柵電極在其兩側(cè)處圍繞這些溝道的每一個。在Sung Min Kim等人的“Fully Working HighPerformance Multi-Channel Field Effect Transistor(McFET)SRAM Cell on Bulk Si substrate Using TiN Single Metal Gate”(VLSI Tech.Dig.，第196到197頁，2004年)中描述了相似的晶體管。

發(fā)明內(nèi)容
在本發(fā)明的一個實施例中，晶體管至少部分地形成在被限定在半導體襯底中的有源區(qū)中，該有源區(qū)借助填充了絕緣材料的隔離溝槽在其兩側(cè)被定界。具體地說，該晶體管包括第一和第二源/漏區(qū)、連接第一和第二源/漏區(qū)的溝道、用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極通過柵電介質(zhì)與溝道絕緣，其中溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，其中翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm。
本發(fā)明進一步提供晶體管，其至少部分地形成在具有表面的半導體襯底中，該晶體管包括第一和第二源/漏區(qū)、連接第一和第二源/漏區(qū)的溝道、用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極通過柵電介質(zhì)與溝道絕緣，其中柵電極被設(shè)置在柵極槽中，其沿襯底表面延伸，因此該溝道包括在垂直于連接第一和第二源/漏區(qū)的線的截面圖中在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，柵電極為翅狀溝道部分的每一個在其一側(cè)定界。
根據(jù)本發(fā)明的另一個實施例，存儲單元至少部分地形成在半導體襯底中，該存儲單元包括存取晶體管和存儲電容器，存取晶體管至少部分地形成在被限定在半導體襯底中的有源區(qū)中，該有源區(qū)在其兩側(cè)借助填充了絕緣材料的隔離溝槽被定界，存取晶體管包括第一和第二源/漏區(qū)、連接第一和第二源/漏區(qū)的溝道、用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，柵電極通過柵電介質(zhì)與溝道絕緣，其中溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，其中翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm，存儲電容器包括存儲電極、反向電極、以及使存儲電極和反向電極絕緣的電容器電介質(zhì)，存儲電極與存取晶體管的第一和第二源/漏區(qū)相連接。
根據(jù)本發(fā)明的另一個實施例，制作晶體管的方法包括以下步驟提供具有表面的襯底，在襯底表面中提供隔離溝槽，利用絕緣材料填充隔離溝槽，由此限定有源區(qū)，有源區(qū)在其兩側(cè)借助隔離溝槽被定界，提供第一和第二源/漏區(qū)，提供連接第一和第二源/漏區(qū)的溝道，提供用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，提供用來使柵電極和溝道絕緣的柵電介質(zhì)，其中以這種方式實施提供柵電極的步驟，即溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，并且其中以這種方式實施提供柵電極的步驟，即翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm。
當考慮下面其具體實施例的詳細描述時，本發(fā)明的上面和另外的目標、特征和優(yōu)點將變得明顯，其中在圖中類似的數(shù)字限定類似的部件。


圖1示出包括根據(jù)本發(fā)明的存儲單元的存儲裝置的平面圖；圖2A示出根據(jù)本發(fā)明的晶體管的截面圖，其中該截面圖沿溝道方向；圖2B示出根據(jù)本發(fā)明的晶體管的截面圖，該截面圖沿垂直于溝道方向的方向；圖2C更詳細地示出該晶體管的部件；圖3示出已完成的存儲單元陣列上的平面圖；圖4示出在限定晶體管的步驟之前的存儲電容器的截面圖；圖5示出在沉積硬掩模層堆疊之后的存儲單元的截面圖；圖6示出在限定硬掩模開口之后的存儲單元的截面圖；
圖7示出在限定柵極槽之后的存儲單元的截面圖；圖8示出在沉積構(gòu)成柵電極的層之后的存儲單元的截面圖；圖9示出在限定字線之后的存儲單元的截面圖；圖10示出在其完成之后的存儲單元的截面圖；圖11A示出根據(jù)本發(fā)明的第一實施例的晶體管的截面圖；圖11B示出根據(jù)本發(fā)明的第二實施例的晶體管的截面圖；圖11C示出根據(jù)本發(fā)明的第三實施例的晶體管的截面圖；以及圖12示出根據(jù)本發(fā)明的第四實施例的晶體管的截面圖。
具體實施例方式
附圖被包括用以提供對本發(fā)明的進一步的理解并且被并入以及構(gòu)成該說明書的一部分。附圖示出了本發(fā)明的實施例并且與描述一起用來解釋本發(fā)明的原理。本發(fā)明的其它實施例和本發(fā)明的預期優(yōu)點中的許多將被容易地理解，因為參考以下詳細描述，它們將被更好地理解。附圖的元件不必相對于彼此按比例繪制。類似的參考數(shù)字表示相應(yīng)的相似部分。
圖1示出包括根據(jù)本發(fā)明的晶體管以及特別是根據(jù)本發(fā)明的存儲單元的示例性存儲裝置的平面圖。在圖1的中心部分中，示出了包括存儲單元100的存儲單元陣列。存儲單元100的每一個包括存儲電容器3和存取晶體管16。存儲電容器3包括存儲電極31和反向電極313。反向電極313通過電容器電介質(zhì)312與存儲電極31絕緣?？梢砸匀我獾姆绞綄崿F(xiàn)存儲電容器3。特別地，可以將存儲電容器3實施為溝槽電容器，其將在下文中描述。盡管如此，也可以將存儲電容器3實施為堆疊電容器，其中存儲電極31和反向電極313被設(shè)置在半導體襯底表面之上。
存儲電極31與存取晶體管16的第一源/漏區(qū)122的對應(yīng)的一個連接。存取晶體管16的第二源/漏區(qū)123與對應(yīng)的位線52連接。通過柵電極171控制形成在第一和第二源/漏區(qū)122、123之間的溝道的電導率，其借助相應(yīng)的字線51被尋址。特別地，通過激活特定字線，相應(yīng)的電壓被施加到與該字線51連接的柵電極中的每一個。因此，溝道14變得導電并且存儲在存儲電容器中的電荷通過第一和第二源/漏區(qū)122、123以及至相應(yīng)的位線52的相應(yīng)位線接觸被讀出。
正如將要清楚地理解的，存儲單元陣列的具體布局是任意的。特別地，例如可以以棋盤形圖案或者以任何其它合適的圖案設(shè)置存儲單元100。圖1的存儲裝置進一步包括外圍部分101。通常，外圍部分101包括核心電路102，該核心電路102包括用來尋址字線51的字線驅(qū)動器103和用來感測借助位線52傳輸?shù)男盘柕淖x出放大器104。核心電路102通常包括其它的裝置，并且特別是用來控制和尋址各個存儲單元100的晶體管。外圍部分101進一步包括通常位于核心電路外部的支持部分105。外圍部分的晶體管可以是任意的。特別地，可以將它們實施為常規(guī)平面晶體管。盡管如此，也可以以如下文中將要說明的方式形成它們。
更具體地說，本發(fā)明的晶體管可以在任意應(yīng)用中應(yīng)用。特別地，它可以形成存儲單元的一部分，其已經(jīng)在上面被描述；另外，晶體管也可以被設(shè)置在存儲裝置的外圍部分中，或者它可以在任意應(yīng)用中被使用。
圖2A示出沿連接第一和第二源/漏區(qū)122、123的第一方向的陣列晶體管16的截面圖。特別地，圖2A的截面圖所沿的方向可以從圖3獲知。
晶體管16包括第一和第二源/漏區(qū)122、123以及連接第一和第二源/漏區(qū)122、123的溝道14。通過柵電極171控制溝道的電導率。第一和第二源/漏區(qū)122、123被設(shè)置在半導體襯底1的表面區(qū)域中，具體地說是硅襯底。柵電極171被形成在柵極槽170中。特別地，柵極槽170被蝕刻進入半導體襯底中。另外，柵極槽170延伸到第一和第二源/漏區(qū)122、123的下邊界以下的深度。正如可以從圖2A看到的，在晶體管中流動的電流的電流通路15包括沿第一垂直方向即向下延伸的第一部件15a、沿水平方向延伸的第二部件15b、以及向上即沿與第一垂直方向相反的第二垂直方向延伸的第三部件15c。
另外，圖2B示出沿垂直于溝道的方向的截面圖。特別地，正如可以從圖3看到的，圖2B的截面圖是在III-III之間獲得的。
正如可以從圖2B看到的，本發(fā)明的晶體管被實施為雙溝道FINFET，其中有源區(qū)12包括兩個溝道或者兩個翅狀部分11a、11b。特別地，晶體管16形成在有源區(qū)12中，其通過蝕刻隔離溝槽2并且用絕緣材料例如SiO2填充它們而被限定。因此，有源區(qū)12借助兩個隔離溝槽2在其兩個橫向側(cè)被定界。在有源區(qū)中蝕刻柵極槽170以便因此溝道包括兩個溝道部分，其幾乎具有三角形形狀。該兩個溝道部分被設(shè)置在隔離溝槽2中的每一個與相鄰的柵電極171之間。更詳細地說，翅狀部分11a、11b的側(cè)壁并不需要一定是直線。盡管如此，翅狀部分11a、11b的每一個的形狀接近于三角形。另外，相鄰于隔離溝槽2的翅狀部分的側(cè)壁與相鄰于柵極槽170的翅狀部分的側(cè)壁相交。因此，在形成柵電介質(zhì)之后并且在沉積柵電極材料之后，溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，其中柵電極171為翅狀溝道部分11a、11b的每一個在其一側(cè)定界，并且其中翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界。
因此，本發(fā)明的晶體管包括被設(shè)置在柵極槽中的柵電極，該柵極槽形成在襯底表面中。以這種方式形成柵極槽，即它沿垂直于連接第一和第二源/漏區(qū)122、123的線的截面將溝道分成兩個翅狀部分11a、11b。
圖2A和2B所示的晶體管提供了多個優(yōu)點。特別地，當尋址柵電極171時，翅狀溝道部分11a、11b可以完全耗盡。因此，施加到柵電極171的電勢將立即影響翅狀溝道部分11a、11b的每一個中的電荷密度。因此，與常規(guī)晶體管相比，該晶體管具有改進的亞閾值斜率。因此，獲得了改進的接通電流/關(guān)斷電流比。另外，正如可以從圖2B看到的，有效溝道寬度被擴大，因此存在更多電流流動。
圖2C示出了本發(fā)明的晶體管中的典型尺寸。特別地，翅狀部分的每一個在其底部具有寬度w。特別地，寬度w等于柵電極171的底側(cè)與隔離溝槽2之間的距離。寬度w可以是5到20nm，特別地，是10到20nm。翅狀溝道部分的高度h相當于溝道部分的高度，其中該溝道在其一側(cè)被柵電極171圍繞并且在其另一側(cè)被隔離溝槽2圍繞。因此，高度h對應(yīng)于溝道的頂側(cè)與柵電極171的底側(cè)之間的距離。特別地，翅狀溝道部分的高度h可以是30到50nm，特別地，是40到50nm。另外，正如可以從圖2C中看到的，翅狀溝道部分11a、11b相對于襯底表面10是凹進的。結(jié)果，翅狀溝道部分11a、11b的上面部分被設(shè)置在襯底表面10之下。特別地，襯底表面10與翅狀溝道部分11a、11b的上面部分之間的距離用t表示。特別地，t可以高達50nm。
圖3到圖10示出制造根據(jù)本發(fā)明的實施例的晶體管的步驟。本發(fā)明的方法的起點是完成的存儲電容器的陣列。
圖3示出在形成存儲電容器之后并且在限定有源區(qū)12之后的這種電容器陣列的一部分上的平面圖。特別地，有源區(qū)被形成為條形的段，在一行中的有源區(qū)12的兩個段借助形成在相應(yīng)的溝槽電容器之上的溝槽頂部氧化物34彼此絕緣。不同行的有源區(qū)12的相鄰的條被間隔開，隔離溝槽2被設(shè)置在相鄰的行之間，隔離溝槽被填充了絕緣材料。以棋盤方式設(shè)置有源區(qū)12的段，以便以交錯的方式設(shè)置相鄰行的段。更具體地說，相鄰行的段偏移了單元間距的一半，特別地，為2F。在這方面，F(xiàn)表示可以通過所采用的光刻方法獲得的最小結(jié)構(gòu)特征尺寸。特別地，F(xiàn)可以是130、120、100、80、60、40、25nm或甚至更小。
在圖3中示出的在I和I之間的陣列的截面在圖4中被示出。正如可以從圖4中看到的，溝槽電容器3被提供以便延伸到半導體襯底1中，具體地說是p摻雜的硅襯底。溝槽電容器包括存儲電極或內(nèi)部電極31、反向電極313，其被實施為重摻雜的n部分、以及設(shè)置在內(nèi)部電極31和反向電極313之間的電容器電介質(zhì)312。電容器電介質(zhì)312可以由SiO2、SiON、Al2O3或通常使用的任何其它所謂的高k材料制成。在溝槽電容器3的上面部分中，提供隔離環(huán)32，其在本領(lǐng)域中是常規(guī)的。多晶硅填充物311被提供以便實現(xiàn)在存儲電極31和形成在隔離環(huán)32之上的掩埋帶式窗口33之間的電接觸。在多晶硅填充物311之上提供溝槽頂部氧化物層34。例如，頂部氧化物層34的總厚度可以是大約30nm，其中頂部氧化物層34可以從襯底表面10突出，以便掩埋帶式窗口33被設(shè)置得靠近襯底表面10。然而，溝槽頂部氧化物層34的頂表面也可以在與襯底表面10相同的水平。
溝槽電容器3的形成通常是已知的并且為了方便其描述被省略。特別地，溝槽電容器可以包括掩埋帶以便實現(xiàn)在內(nèi)部電容器電極31和將要形成的晶體管的第一源/漏部分之間的電接觸。多晶硅填充物311的摻雜劑擴散到襯底部分中以便形成擴散部分311的掩埋帶。在提供溝槽電容器之后，用來橫向限制有源區(qū)12的隔離溝槽2被蝕刻并且被填充了普通的絕緣材料。例如，隔離溝槽2可以被填充第一二氧化硅層、氮化硅襯里以及二氧化硅填充物?？梢詫⒏綦x溝槽2形成為具有相對于襯底表面垂直延伸的側(cè)壁。然而，隔離溝槽2也可以具有傾斜的側(cè)壁。在限定并且填充隔離溝槽之后，可選地，可以提供摻雜部分124。特別地，通過實施離子注入步驟提供摻雜部分124。在如下文將要描述的限定柵極槽170之后，將由該摻雜區(qū)124形成第一和第二源/漏區(qū)122、123。
在限定隔離溝槽2之后，沉積用來限定柵極槽170的硬掩模層堆疊。特別地，首先沉積具有大約200nm的厚度的碳硬掩模層41，其后是具有大約60nm的厚度的SiON(氮氧化硅)層42。例如，碳硬掩模層可以由碳膜形成，其可以通過物理汽相沉積或者化學汽相沉積被沉積。特別地，該碳膜可以由無定形碳制成，其可選地可以包括氫。
所得到的結(jié)構(gòu)在圖5中示出，其中圖5的左手部分示出沿溝道的I和I之間的截面圖，并且圖5的右手部分示出與溝道的方向垂直的截面圖。正如可見的，硬掩模層41、42被沉積在整個表面之上。
在隨后的步驟中，在硬掩模層堆疊中利用光刻方法限定開口43。特別地，光致抗蝕劑層(未示出)被沉積在SiON層42的表面上并且在該光致抗蝕劑層中利用光刻方法限定開口。例如，可以限定具有條形形狀的開口，或者，可替換地，可以利用具有點圖案或條形段圖案的掩模限定開口，因此僅直接位于有源區(qū)之上的光致抗蝕劑層的一部分被開口。其后，把圖案化的光致抗蝕劑層作為蝕刻掩模，在SiON硬掩模層42以及在碳硬掩模層41中蝕刻開口43。例如，可以利用CHF3/CF4/Ar氣體混合物蝕刻SiON硬掩模層42。另外，可以利用HBr/O2/N2氣體混合物蝕刻碳硬掩模層41。其后，光致抗蝕劑層(未示出)被除去。
圖6示出所得到的結(jié)構(gòu)的截面圖，其中具有線/空間圖案的掩模已經(jīng)被用來圖案化硬掩模層堆疊。正如在圖6的左手部分所示出的，開口43形成在硬掩模層堆疊中。另外，正如可以從圖6的右手部分得到的，硬掩模層41、42沿關(guān)于將要形成的溝道垂直的方向從表面被完全除去。其后，將在硬掩模層中限定的開口43作為蝕刻掩模，相對于隔離溝槽2的材料選擇性地蝕刻硅襯底1。特別地，柵極槽170被蝕刻到100到190nm的深度。另外，該蝕刻步驟優(yōu)選被實施為制造柵極槽的傾斜側(cè)壁的步驟。更特別地，這可以通過實施錐形蝕刻步驟來實現(xiàn)。特別地，通過在10 SCCM(在標準條件下的立方厘米)CF4以及100 SCCMHBr的流量下利用CF4/HBr的混合物，獲得與圖11B中示出的輪廓相似的輪廓。通過增加CF4氣體的量，例如增加為20 SCCM CF4以及100 SCCMHBr的流量，獲得圖11A中示出的輪廓。最后，通過以70％的He和30％的O2的比率選擇HBr和He以及添加的O2的混合物，在10 SCCM He/O2混合物以及100 SCCM HBr的流量下，獲得圖11C中示出的輪廓，其中如隨后將要詳細解釋的溝道的最上面的部分被設(shè)置在襯底表面下方。一般而言，通過利用氣體混合物的選定的成分比實施硅襯底材料的各向異性蝕刻步驟，可以調(diào)整溝道的期望的輪廓。
由于隔離溝槽橫向地限制有源區(qū)并且另外形成在硬掩模層堆疊中的開口43被用作蝕刻掩模，因此相對于有源區(qū)12以自對準方式形成雙翅結(jié)構(gòu)。
所得到的結(jié)構(gòu)在圖7中被示出。正如可以從圖7的左手部分看到的，在半導體襯底1中蝕刻柵極槽170。正如可具體地從圖7的右手部分看到的，溝道的兩個翅狀部分11a、11b被限定。特別地，翅狀區(qū)域的一側(cè)與隔離溝槽2相鄰。如果在蝕刻柵極槽170之前提供摻雜區(qū)124，則必須選擇蝕刻工藝的參數(shù)以便確保翅狀部分11a、11b設(shè)置在未摻雜的襯底部分中。因此，必須設(shè)置工藝條件，以便首先該槽相對于襯底表面被垂直地蝕刻并且被蝕刻以便在到達摻雜部分124的下邊界之后提供傾斜的側(cè)壁。其后，硬掩模層堆疊被除去。
在隨后的步驟中，例如通過實施氧化步驟提供柵電介質(zhì)172。其后，通過通常已知的方法沉積用于形成柵電極以及可選的字線的材料。例如，可以沉積多晶硅材料或任何其它合適的層堆疊，其包括例如多晶硅、TiN、WN，以便形成柵電極。其后，沉積Si3N4蓋層53。
在圖8中示出所得到的結(jié)構(gòu)。正如可以從圖8的左手和右手部分看到的，現(xiàn)在，整個表面被覆蓋了柵電介質(zhì)層172和柵電極的材料以及Si3N4蓋層53。在隨后的步驟中，包括柵電介質(zhì)172、柵電極材料173以及Si3N4蓋層53的層堆疊按照常規(guī)來圖案化，以便形成字線51。其后，通過常規(guī)方法，即通過共形地沉積Si3N4層54并且實施各向異性蝕刻步驟以便除去Si3N4層的水平部分來提供Si3N4隔離物54。另外，如果在形成柵電極的步驟之前沒有提供如以上已經(jīng)描述的摻雜部分，則現(xiàn)在將實施離子注入步驟以便提供第一和第二源/漏區(qū)122、123。
圖9示出所得到的結(jié)構(gòu)。正如可以從圖9的左手部分看到的，現(xiàn)在形成字線51。特別地，通過(passing)字線被設(shè)置在溝槽電容器之上并且在那里借助溝槽頂部氧化物層34被電絕緣。此外，有源字線充當通過所述的工藝步驟形成的晶體管16的柵電極171。正如可以從圖9的右手部分看到的，溝道現(xiàn)在包括兩個翅狀部分11a、11b。在翅狀部分11a、11b的一側(cè)上設(shè)置隔離溝槽2，而翅狀部分11a、11b的另一側(cè)與柵電極171相鄰。由于在其上面部分中的翅狀部分的狹窄寬度，溝道在翅狀部分11a、11b中可以完全耗盡。由于在離子注入步驟期間字線51充當掩模，因此翅狀溝道部分11a、11b沒有被該離子注入步驟摻雜。通過提供位線接觸57，以常規(guī)的方式完成存儲單元，其借助BPSG層56彼此電絕緣。其后，通過下述形成位線52沉積導電層，其后是絕緣層55，并且隨后圖案化該層堆疊以便位線最后在與字線51的方向相交的方向上。借助BPSG層56，這些位線彼此電絕緣。
圖10示出完成的存儲單元的截面圖。正如可以從沿溝道方向示出截面圖的圖10的左手部分看到的，位線52通過位線接觸57連接第二源/漏區(qū)123。正如可以從垂直于溝道方向示出截面圖的右手部分看到的，字線51垂直于溝道方向延伸，而位線52沿溝道方向延伸。相鄰的位線借助BPSG層55彼此電絕緣。
在已經(jīng)參考圖7描述的蝕刻步驟中，通過選擇合適的工藝參數(shù)，可以調(diào)整被蝕刻到襯底1中的柵極槽170的輪廓。不同的陳述是，通過選擇工藝條件，可以確定翅狀部分11a和11b的截面形狀。圖11A到11C示出蝕刻到襯底中的柵極槽170的多種輪廓。例如，如圖11A中示出的，翅狀部分11a和11b幾乎可以延伸到半導體襯底的表面10。在該情況下，當施加合適的柵電壓到柵電極171時，翅狀部分11a、11b可以完全耗盡。然而，在上面的翅狀部分11a、11b中的溝道長度對應(yīng)于平面晶體管的溝道長度，其中該溝道不是凹進的。另外，圖11B示出翅狀部分11a、11b的截面圖，其中相對于圖11A中示出的結(jié)構(gòu)，翅狀部分11a、11b變窄。另外，在圖11B中示出的結(jié)構(gòu)中，翅狀部分11a、11b的上面部分與襯底表面10相鄰。圖11B也示出相對于襯底表面的法線13的角度α。特別地，角度α限定了翅狀部分的側(cè)壁112的角度，其相對于襯底表面的法線13與柵電極相鄰。
正如在圖11C中示出的，通過首先垂直蝕刻柵極槽并且其后改變工藝條件以便制造傾斜的側(cè)壁，柵極槽170被蝕刻。在該情況下，翅狀部分11a、11b的上部邊緣被設(shè)置在襯底表面10的下方，以便擴大在翅狀部分的上面部分中的有效溝道長度。然而，通過調(diào)整用于形成傾斜的側(cè)壁的工藝條件，可以調(diào)整翅狀部分11a、11b的形狀以及特別是寬度。
如由前述而變得明顯的是，通過選擇工藝參數(shù)，特別地，通過組合例如用于制造垂直側(cè)壁的蝕刻步驟和用于制造傾斜側(cè)壁的蝕刻步驟，可以調(diào)整柵極槽170的任何想要的輪廓，由此可以設(shè)置翅狀部分11a、11b的任何想要的形狀。
因此，根據(jù)本發(fā)明的形成晶體管的方法優(yōu)選包括選擇工藝條件以便獲得翅狀部分11a、11b的期望的形狀的步驟。特別地，形成晶體管的方法可以包括選擇蝕刻條件以便設(shè)置翅狀部分11a、11b的側(cè)壁112(該側(cè)壁112與柵電極171相鄰)相對于半導體襯底表面的法線13的預定角度α的步驟。
圖12示出本發(fā)明的另一個實施例，其中柵極槽基本上具有垂直側(cè)壁，而隔離溝槽2具有傾斜側(cè)壁。因此，翅狀部分11a和11b具有相鄰于柵電極171的垂直側(cè)壁和相鄰于隔離溝槽的傾斜側(cè)壁。例如，如圖12中示出的，可以在翅狀部分11b的側(cè)壁111與襯底表面的法線13之間形成角度β，翅狀部分11b的側(cè)壁111與隔離溝槽2相鄰。
正如將清楚理解的，翅狀部分11a、11b在其任何一側(cè)可以具有錐形側(cè)壁。特別地，翅狀部分和柵電極之間的邊界可以是傾斜的，并且同時，翅狀部分和隔離溝槽之間的邊界可以是傾斜的。正如也變得明顯的，翅狀部分和隔離溝槽或柵電極171之間的邊界不必是直線，而是可以具有任何任意的形狀。
權(quán)利要求
1.一種晶體管，其至少部分地形成在被限定在半導體襯底中的有源區(qū)中，該有源區(qū)在其兩側(cè)借助被填充了絕緣材料的隔離溝槽被定界，該晶體管包括第一和第二源/漏區(qū)，連接第一和第二源/漏區(qū)的溝道，用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極借助柵電介質(zhì)與溝道絕緣，其中該溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，該柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，其中翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm。
2.如權(quán)利要求1所述的晶體管，其中翅狀溝道部分的頂部部分與襯底的表面之間的距離大于50nm。
3.如權(quán)利要求1所述的晶體管，其中與隔離溝槽中的一個相鄰的翅狀溝道部分的側(cè)壁以相對于襯底表面的法線的角度β延伸，β小于90°。
4.如權(quán)利要求1所述的晶體管，其中與柵電極相鄰的翅狀溝道部分的側(cè)壁以相對于襯底表面的法線的角度α延伸，α小于90°。
5.一種晶體管，其至少部分地形成在具有表面的半導體襯底中，該晶體管包括第一和第二源/漏區(qū)，連接第一和第二源/漏區(qū)的溝道，用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極借助柵電介質(zhì)與溝道絕緣，其中該柵電極被設(shè)置在在襯底表面中延伸的柵極槽中，以便在沿垂直于連接第一和第二源/漏區(qū)的線的截面圖中該溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，該柵電極為翅狀溝道部分的每一個在其一側(cè)定界。
6.一種存儲單元，其至少部分地形成在半導體襯底中，該存儲單元包括存取晶體管和存儲電容器，該存取晶體管晶體管至少部分地形成在被限定在半導體襯底中的有源區(qū)中，該有源區(qū)在其兩側(cè)借助被填充了絕緣材料的隔離溝槽被定界，該存取晶體管包括第一和第二源/漏區(qū)，連接第一和第二源/漏區(qū)的溝道，用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極借助柵電介質(zhì)與溝道絕緣，其中該溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，該柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，其中翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm，存儲電容器包括存儲電極、反向電極、以及使存儲電極和反向電極絕緣的電容器電介質(zhì)，該存儲電極與存取晶體管的第一源/漏區(qū)相連接。
7.如權(quán)利要求6所述的存儲單元，其中存儲電容器被實施為溝槽電容器，其中存儲電極、電容器電介質(zhì)和反向電極被設(shè)置在在襯底中延伸的溝槽中。
8.如權(quán)利要求6所述的存儲單元，其中存儲電容器被實施為堆疊電容器，其中存儲電極、電容器電介質(zhì)和反向電極被設(shè)置在半導體襯底表面之上。
9.一種制造晶體管的方法，包括以下步驟-提供具有表面的襯底；-在襯底表面中提供隔離溝槽；-利用絕緣材料填充隔離溝槽，由此限定有源區(qū)，該有源區(qū)在其兩側(cè)借助隔離溝槽被定界；-提供第一和第二源/漏區(qū)，-提供連接第-和第二源/漏區(qū)的溝道，-提供用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，-提供用來使柵電極和溝道絕緣的柵電介質(zhì)，其中以這種方式實施提供柵電極的步驟，即該溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，該柵電極為翅狀溝道部分的每一個在其一側(cè)定界，翅狀溝道部分的每一個借助隔離溝槽中的一個在其另一側(cè)被定界，并且其中以這種方式實施提供柵電極的步驟，即翅狀溝道部分的每一個的寬度在其底部部分是5到20nm，并且翅狀溝道部分的每一個的高度是30到50nm。
10.如權(quán)利要求9所述的方法，其中提供柵電極的步驟包括在半導體襯底中蝕刻柵極槽，其中以這種方式實施蝕刻柵極槽的步驟，即沿垂直于連接第一和第二源/漏區(qū)的線的截面形成兩個翅狀部分。
11.如權(quán)利要求10所述的方法，其中蝕刻柵極槽的步驟包括錐形蝕刻步驟。
12.如權(quán)利要求9所述的方法，其中蝕刻柵極槽的步驟包括蝕刻具有垂直側(cè)壁的柵極槽的第一子步驟和第二子步驟，該第二子步驟是錐形蝕刻步驟。
13.如權(quán)利要求11所述的方法，其中該方法包括選擇蝕刻條件以便設(shè)置柵極槽的側(cè)壁的預定蝕刻角度的步驟。
全文摘要
本發(fā)明涉及可以特別地用在動態(tài)隨機存取存儲器的存儲單元中的晶體管。因此，本發(fā)明也涉及存儲單元以及制造這種晶體管的方法。本發(fā)明的晶體管是雙翅場效應(yīng)晶體管。特別地，該晶體管包括第一和第二源/漏區(qū)，連接第一和第二源/漏區(qū)的溝道，用來控制電流在第一和第二源/漏區(qū)之間流動的柵電極，該柵電極借助柵電介質(zhì)與溝道絕緣，其中該柵電極被設(shè)置在在襯底表面中延伸的柵極槽中，以便在沿垂直于連接第一和第二源/漏區(qū)的線的截面圖中該溝道包括在第一和第二源/漏區(qū)之間延伸的兩個翅狀溝道部分，該柵電極為翅狀溝道部分的每一個在其一側(cè)定界。
文檔編號H01L21/336GK101013698SQ20071000616
公開日2007年8月8日 申請日期2007年1月31日 優(yōu)先權(quán)日2006年1月31日
發(fā)明者P·－F·王, R·韋斯, J·紐特澤爾, A·肖爾茨, A·西克克, S·澤納 申請人:奇夢達股份公司