專利名稱：半導(dǎo)體裝置制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置，更具體地涉及半導(dǎo)體裝置制造方法，其中該方
法可以通過(guò)熱處理工藝改善在高壓晶體管的雙摻雜漏(DDD )結(jié)中產(chǎn)生的點(diǎn)缺陷。
背景技術(shù)：
隨著半導(dǎo)體裝置的集成水平提高，溝道長(zhǎng)度減小。因此已經(jīng)提出了例如 輕摻雜漏(LDD)或DDD的半導(dǎo)體制作技術(shù)。根據(jù)源極和漏極的濃度控制 以防止半導(dǎo)體裝置內(nèi)的"熱載流子，，，由此分類LDD和DDD。
對(duì)于閃存裝置的情形，形成用于高壓晶體管的DDD結(jié)。這種情況下， 以相對(duì)低的劑量執(zhí)行離子注入。這種離子注入會(huì)導(dǎo)致硅(Si)點(diǎn)缺陷。點(diǎn)缺 陷導(dǎo)致?lián)诫s劑耗盡相對(duì)于外圍因素的變化增大，并且還導(dǎo)致在用于離子激活 的高溫?zé)崽幚頃r(shí)的瞬時(shí)增強(qiáng)擴(kuò)散(TED)。具體而言，對(duì)于源極和漏極結(jié)的 情形，點(diǎn)缺陷削弱了TED，使得產(chǎn)生漏電流。

發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體裝置制造方法，其中該方法可以消除形成用于高 壓晶體管的DDD結(jié)時(shí)由于離子注入形成的硅點(diǎn)缺陷，由此改善該裝置的電 學(xué)特性。
在本發(fā)明一個(gè)實(shí)施方案中，半導(dǎo)體裝置制造方法包括在半導(dǎo)體襯底上 形成用于高壓晶體管的柵極；采用DDD掩模通過(guò)離子注入工藝在該半導(dǎo)體 襯底內(nèi)形成DDD結(jié)；以及通過(guò)缺陷恢復(fù)退火(DRA)工藝清除該離子注入 工藝期間在DDD結(jié)內(nèi)形成的點(diǎn)缺陷。


圖1至3為示出了根據(jù)本發(fā)明實(shí)施方案的半導(dǎo)體裝置制造方法的剖面視圖。
具體實(shí)施例方式
現(xiàn)在參考附圖描述根據(jù)本發(fā)明的實(shí)施方案。
圖1至3為示出了根據(jù)本發(fā)明實(shí)施方案的半導(dǎo)體裝置制造方法的剖面視 圖。該圖示出了閃存裝置的高壓晶體管部分。
參考圖l,為了在P型半導(dǎo)體襯底101內(nèi)形成三重隔離阱結(jié)，在半導(dǎo)體
襯底101上執(zhí)行三重N (TN)阱離子注入和P阱離子注入。
執(zhí)行使用質(zhì)量相對(duì)大的BF2為摻雜劑的離子注入，從而在表面溝道內(nèi)形 成溝道結(jié)。在離子注入時(shí)，能量可設(shè)置為約5KeV至約50KeV，劑量范圍為 約1E11離子/cm"至約1E14離子/cm2。此外，為了使離子碰撞最大化，以約 3度至約45度的傾斜角度執(zhí)行離子注入。
在其中將形成高壓NMOS晶體管的半導(dǎo)體襯底101上執(zhí)行閾值電壓 (Vt)控制離子注入。該閾值電壓(Vt)控制離子注入工藝采用質(zhì)量小的 Bll (或BF2)作為摻雜劑，并因此可以最小化離子注入缺陷的產(chǎn)生。通過(guò) 使用約5KeV至約50KeV的能量和約1E11離子/cr^至約1E14離子/cn^的 劑量，可以在約1度至約50度的傾斜角度執(zhí)行該閾值電壓控制離子注入工 藝以防止摻雜劑的隧穿(channeling )。
采用自對(duì)準(zhǔn)STI (SASTI)方法通過(guò)蝕刻工藝形成淺溝槽隔離(STI)， 由此劃分有源區(qū)和STI區(qū)。
在半導(dǎo)體襯底101上依次形成絕緣層102、第一多晶硅層103、介電層 104、第二多晶硅層105、導(dǎo)電層106和硬掩模層107。通過(guò)柵極蝕刻工藝形 成用于單元和晶體管的柵極。圖1所示柵極為用于高壓晶體管的柵極200。
參考圖2A,形成DDD掩模108。執(zhí)行DDD離子注入以形成DDD結(jié) 109。在離子注入時(shí)，能量可設(shè)置為約5KeV至約100KeV范圍，劑量范圍為 約1E11離子/cn^至約1E14離子/cm2。在本發(fā)明一些實(shí)施方案中，為了防止 由于DDD掩模108的陰影現(xiàn)象(shadowphenomenon)而形成各向異性的結(jié)， 垂直地實(shí)施離子注入。這種情況下，由于離子注入可在DDD結(jié)109內(nèi)形成 點(diǎn)缺陷(PD )。圖2B示出了形成了 DDD結(jié)109的一部分的詳細(xì)剖面圖。
參考圖2B，堆疊型柵極結(jié)構(gòu)200形成于半導(dǎo)體襯底101上。DDD結(jié)109 形成于柵極200兩側(cè)的半導(dǎo)體襯底101內(nèi)。N-區(qū)內(nèi)的N+區(qū)成為源和漏區(qū)。
參考圖3,可以在所得結(jié)構(gòu)的整個(gè)表面上執(zhí)行DRA工藝以除去PD (參
考圖2A)。可以在約80(TC至約82(TC的溫度范圍下執(zhí)行DRA工藝約O分鐘 至約300分鐘，同時(shí)以約2(TC/秒至約250。C/秒的速度快速地增大上升溫度。 這種情況下，"O分鐘"是指施加了一尖峰(spike )?？梢栽诘?dú)?N2)氣氛 下執(zhí)行DRA工藝，從而防止硅半導(dǎo)體襯底的氧化。
如果在上述溫區(qū)的低端執(zhí)行DRA工藝，則在離子注入時(shí)在半導(dǎo)體襯底 101內(nèi)產(chǎn)生的點(diǎn)缺陷可以被清除。在DRA工藝時(shí)，雜質(zhì)幾乎不移動(dòng)，僅半 導(dǎo)體襯底101的點(diǎn)缺陷被清除。之后，執(zhí)行高溫(例如約820°C )熱處理工 藝，以激活DDD結(jié)109的離子。
如前所述，按照根據(jù)本發(fā)明實(shí)施方案的半導(dǎo)體裝置制造方法，通過(guò)DRA 可以清除在高壓NMOS晶體管的DDD離于注入時(shí)產(chǎn)生的點(diǎn)缺陷。因此可以 防止出現(xiàn)TED,穩(wěn)定閾值電壓，并降低漏電流。
本發(fā)明的上述實(shí)施方案是出于闡述而非限制目的。各種備選和等同實(shí)施 方案是可能的。其他添加、減少、或調(diào)整鑒于本揭示內(nèi)容是顯而易見(jiàn)的，并 落在所附權(quán)利要求書(shū)的范圍內(nèi)。
本申請(qǐng)主張申請(qǐng)日為2006年6月30日的韓國(guó)專利申請(qǐng)第10-2006-60538 號(hào)的優(yōu)先權(quán)，其全部?jī)?nèi)容于此引入作為參考。
權(quán)利要求
1.一種半導(dǎo)體裝置制造方法，所述方法包括在半導(dǎo)體襯底上形成用于高壓晶體管的柵極；采用雙摻雜漏極掩模通過(guò)離子注入工藝在所述半導(dǎo)體襯底內(nèi)形成雙摻雜漏極結(jié)；以及通過(guò)缺陷恢復(fù)退火工藝清除離子注入工藝期間在所述雙摻雜漏極結(jié)內(nèi)形成的點(diǎn)缺陷。
全文摘要
本發(fā)明揭示了一種半導(dǎo)體裝置制造方法，包括步驟在半導(dǎo)體襯底上形成用于高壓晶體管的柵極；采用雙摻雜漏極(DDD)掩模通過(guò)離子注入工藝在該半導(dǎo)體襯底內(nèi)形成雙摻雜漏極(DDD)結(jié)；以及通過(guò)缺陷恢復(fù)退火(DRA)工藝清除該離子注入工藝期間在DDD結(jié)內(nèi)形成的點(diǎn)缺陷。
文檔編號(hào)H01L21/322GK101097870SQ200710007250
公開(kāi)日2008年1月2日 申請(qǐng)日期2007年1月25日 優(yōu)先權(quán)日2006年6月30日
發(fā)明者咸哲英, 郭魯烈 申請(qǐng)人:海力士半導(dǎo)體有限公司