專利名稱：淺溝槽形成方法及淺溝槽結構的制作方法
技術領域：
本發(fā)明涉及集成電路制造技術領域，特別涉及一種淺溝槽形成方法及淺溝槽結構。

背景技術：
現(xiàn)有技術中，形成淺溝槽的步驟包括提供半導體基底；在所述半導體基底上形成鈍化層及圖形化的抗蝕劑層；以所述圖形化的抗蝕劑層為掩膜，刻蝕所述鈍化層；以刻蝕后的所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，形成所述淺溝槽。繼而，以所述鈍化層為停止層，填充并平整化所述淺溝槽；去除所述鈍化層，形成淺溝槽隔離區(qū)。所述半導體基底為已定義器件有源區(qū)并需完成淺溝槽隔離的半導體襯底。
實踐中，在以刻蝕后的所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，以形成所述淺溝槽的過程中，需采用等離子刻蝕工藝。但是，實際生產發(fā)現(xiàn)，即使對所述半導體基底和所述硬掩膜設定了較高的刻蝕選擇比，所述等離子刻蝕工藝中存在的等離子體仍然會造成所述硬掩膜表面損傷。所述損傷將使得在填充所述淺溝槽，并以所述硬掩膜為停止層平整化所述淺溝槽，以形成淺溝槽隔離區(qū)時，易造成所述淺溝槽隔離區(qū)表面具有高低起伏，繼而使得后續(xù)沉積的柵層在淺溝槽隔離區(qū)表面具有高低起伏。又由于用以刻蝕柵層以形成柵極時采用的抗蝕劑層通常利用旋涂方法獲得，柵層表面高低起伏的存在極易造成所述抗蝕劑層涂覆不均勻，繼而導致位于淺溝槽隔離區(qū)表面的抗蝕劑層曝光圖形不規(guī)則，進而在經歷顯影過程后，產生抗蝕劑層圖形偏差，與原設計相比，易造成曝光圖形發(fā)生變化。所述抗蝕劑層曝光圖形的變化將造成柵極圖形的改變，繼而導致器件性能的變化。由此，如何減少所述淺溝槽刻蝕過程中造成的所述鈍化層硬掩膜表面損傷成為本領域技術人員亟待解決的問題。
2004年9月22日公開的公開號為“CN1531056A”的中國專利申請中提供了一種淺溝槽隔離的制造方法，通過在氮化硅鈍化層上沉積一層具有特定厚度的不同吸收系數(shù)的氮氧化硅鈍化層，以減少氮化硅膜厚對曝光的影響，繼而，控制淺溝槽開口寬度，并控制有源區(qū)的尺寸，進而改善淺溝槽填充的性能。若在氮化硅鈍化層上沉積一層具有特定厚度的不同吸收系數(shù)的氮氧化硅層，即利用具有高吸收系數(shù)的氮氧化硅層作吸收層，利用具有低吸收系數(shù)的氮氧化硅層作抗反射層，以吸收淺溝槽刻蝕過程中涉及的等離子體，可能減少所述等離子體造成的所述鈍化層硬掩膜表面損傷，然而，為保證停止層相對淺溝槽內填充物(如氧化硅)具有較高的研磨選擇比，需去除所述氮氧化硅層，而以所述氮化硅鈍化層作為停止層，但是，利用現(xiàn)有的工藝條件難以保證所述氮氧化硅層與氮化硅鈍化層間具有高刻蝕選擇比，即在去除所述氮氧化硅層時，仍然難以保證氮化硅鈍化層的表面完整。


發(fā)明內容
本發(fā)明提供了一種淺溝槽形成方法，可減少所述淺溝槽形成過程中鈍化層表面損傷；本發(fā)明提供了一種淺溝槽結構，所述淺溝槽結構中具有較少的鈍化層表面損傷。
本發(fā)明提供的一種淺溝槽形成方法，包括 提供半導體基底； 在所述半導體基底上順序形成鈍化層及輔助介質層； 圖形化所述輔助介質層； 以圖形化的所述輔助介質層為硬掩膜，刻蝕所述鈍化層及部分所述半導體基底，以形成所述淺溝槽。
可選地，所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
可選地，所述淺溝槽形成方法還包括在刻蝕所述鈍化層及部分所述半導體基底后，去除殘余的所述輔助介質層；可選地，采用氫氟酸溶液去除殘余的所述輔助介質層；可選地，所述氫氟酸溶液的濃度小于3％。
本發(fā)明提供的一種淺溝槽形成方法，包括 提供半導體基底； 在所述半導體基底上順序形成鈍化層、輔助介質層； 圖形化所述輔助介質層及所述鈍化層； 以圖形化的所述輔助介質層及所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，以形成所述淺溝槽。
可選地，所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
本發(fā)明提供的一種淺溝槽結構，包括半導體基底、形成于所述半導體基底上的鈍化層以及貫穿所述鈍化層及部分所述半導體基底的淺溝槽，特別地，所述淺溝槽結構還包括輔助介質層，所述輔助介質層形成于所述鈍化層上，所述淺溝槽貫穿所述輔助介質層。
可選地，所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點 本發(fā)明提供的淺溝槽形成方法中，通過在所述鈍化層上形成輔助介質層，使得淺溝槽形成過程中涉及的等離子體對所述鈍化層的損傷轉移至所述輔助介質層上，使得在后續(xù)以所述鈍化層為停止層平整化所述淺溝槽內填充物時，可減少淺溝槽表面高低起伏的產生，繼而使提高器件性能的可靠性及穩(wěn)定性成為可能； 本發(fā)明提供的淺溝槽形成方法的可選方案中，通過在刻蝕所述鈍化層及部分所述半導體基底后，去除所述輔助介質層，利于后續(xù)填充所述淺溝槽時所述填充氧化物的沉積，可減少在所述淺溝槽內形成填充縫隙的可能性； 本發(fā)明提供的淺溝槽形成方法的可選方案中，利用濕法刻蝕去除所述輔助介質層，可將去除所述輔助介質層與所述淺溝槽形成后在其內形成墊氧化層之前進行的預清洗步驟合并，利于本發(fā)明方法與現(xiàn)有工藝的整合； 本發(fā)明提供的淺溝槽結構中，通過在所述鈍化層上形成輔助介質層，以承載在淺溝槽形成過程中涉及的等離子體對所述鈍化層的損傷，使得在后續(xù)以所述鈍化層為停止層平整化所述淺溝槽內填充物時，可減少淺溝槽表面高低起伏的產生，繼而使提高器件性能的可靠性及穩(wěn)定性成為可能。



圖1為說明本發(fā)明實施例的形成淺溝槽的流程示意圖； 圖2為說明本發(fā)明實施例的半導體基底結構示意圖； 圖3為說明本發(fā)明實施例的形成鈍化層及輔助介質層后的所述半導體基底結構示意圖； 圖4為說明本發(fā)明實施例的圖形化所述輔助介質層后的半導體基底結構示意圖； 圖5為說明本發(fā)明實施例的形成淺溝槽后的半導體基底結構示意圖。

具體實施例方式 盡管下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應當理解本領域技術人員可以修改在此描述的本發(fā)明而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列的描述應當被理解為對于本領域技術人員的廣泛教導，而并不作為對本發(fā)明的限制。
為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于具有本發(fā)明優(yōu)勢的本領域技術人員來說僅僅是常規(guī)工作。
在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列說明和權利要求書本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
作為本發(fā)明的第一實施例，應用本發(fā)明提供的方法形成淺溝槽的步驟包括提供半導體基底；在所述半導體基底上順序形成鈍化層及輔助介質層；圖形化所述輔助介質層；以圖形化的所述輔助介質層為硬掩膜，刻蝕所述鈍化層及部分所述半導體基底，以形成所述淺溝槽。
如圖1所示，應用本發(fā)明提供的方法制造淺溝槽的具體步驟包括 步驟101提供半導體基底。
如圖2所示，所述半導體基底10為已定義器件有源區(qū)并需完成淺溝槽隔離的半導體襯底。所述半導體基底10可利用傳統(tǒng)的雙阱工藝獲得，即經由氧化生長、離子注入及退火等工序形成具有對應nmos和pmos晶體管有源區(qū)的半導體基底10。顯然，所述半導體基底10表面形成有氧化層(圖未示)。
步驟102在所述半導體基底上順序形成鈍化層及輔助介質層。
在傳統(tǒng)的淺溝槽形成過程中，以所述鈍化層20為硬掩膜，而形成淺溝槽的刻蝕工藝中存在等離子體，所述等離子體通常會造成所述硬掩膜表面損傷，且所述損傷將使得在后續(xù)填充所述淺溝槽，并以所述硬掩膜為停止層平整化所述淺溝槽，繼而形成淺溝槽隔離區(qū)時，易在所述淺溝槽隔離區(qū)表面產生高低起伏，繼而使得后續(xù)沉積的柵層在淺溝槽隔離區(qū)表面形成高低起伏。又由于用以刻蝕柵層以形成柵極時采用的抗蝕劑層通常利用旋涂方法獲得，柵層表面高低起伏的存在極易造成所述抗蝕劑層涂覆不均勻，繼而導致位于淺溝槽隔離區(qū)表面的抗蝕劑層曝光圖形不規(guī)則，進而在經歷顯影過程后，產生抗蝕劑層圖形偏差，與原設計相比，易造成曝光圖形發(fā)生變化。所述抗蝕劑層曝光圖形的變化將造成柵極圖形的改變，繼而導致器件性能的變化。本發(fā)明的發(fā)明人研究后認為，減少所述淺溝槽形成過程中所述鈍化層20表面損傷成為改善器件性能的指導方向。
如圖3所示，本發(fā)明提供的技術方案中，通過在所述鈍化層20上形成輔助介質層30，使得淺溝槽形成過程中涉及的等離子體對所述鈍化層20的損傷轉移至所述輔助介質層30上，使得在后續(xù)以所述鈍化層為停止層平整化所述淺溝槽內填充物時，可減少淺溝槽表面高低起伏的產生，繼而使提高器件性能的可靠性及穩(wěn)定性成為可能。
所述鈍化層20可利用低壓化學氣相淀積(LPCVD)設備，在高溫(約750攝氏度)條件下，經由氨氣和二氯硅烷反應生成氮化硅(Si3N4)獲得。所述鈍化層20材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一種或其組合。
所述輔助介質層30可包含二氧化硅(SiO2、USG)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一種或其組合。所述輔助介質層30可利用低壓化學氣相淀積(LPCVD)、高密度等離子體化學氣相淀積(HDPCVD)、等離子體增強化學氣相淀積(PECVD)等設備獲得。
形成所述鈍化層20及輔助介質層30的過程包含沉積、研磨及檢測等步驟，具體可應用任何傳統(tǒng)的工藝，在此不再贅述。
所述輔助介質層30的厚度根據(jù)工藝條件及產品要求確定。
未沉積所述輔助介質層30時，在形成所述淺溝槽的過程中，存在的等離子體會對所述鈍化層20表面造成損傷，于是，沉積所述鈍化層20時需預留出所述鈍化層被損傷的厚度，作為示例，若實際產品所需的所述鈍化層20的厚度為75納米，則通常在沉積所述鈍化層20的厚度為115納米時，方可在刻蝕所述淺溝槽后獲得所需的厚度為75納米的所述鈍化層20。但是，在預留出足夠厚度的所述鈍化層以承載其將在后續(xù)淺溝槽刻蝕過程中遭受的表面損傷后，仍不足以消除所述等離子體對所述鈍化層20表面造成的損傷，即在經歷所述淺溝槽的刻蝕過程后，所述等離子體對所述鈍化層20表面造成的損傷還表現(xiàn)在所述鈍化層20的厚度不均勻。作為示例，若實際產品所需的所述鈍化層20的厚度為75納米，考慮刻蝕所述淺溝槽的過程中所述等離子體會損傷所述鈍化層20表面，沉積的所述鈍化層20的厚度為115納米，但在經歷所述淺溝槽的刻蝕過程后，獲得的所述鈍化層20的厚度通常只是平均為75納米，即所述鈍化層20的厚度是不均勻的，在部分區(qū)域內可能為65納米，在另一部分區(qū)域內可能為85納米。
而在沉積所述輔助介質層30后，淺溝槽形成過程中涉及的等離子體對所述鈍化層20造成的損傷轉由所述輔助介質層30承載，即通過調整所述輔助介質層30厚度總是可以保證所述鈍化層20表面不受損傷，由此，所述鈍化層20厚度可直接根據(jù)實際產品所需的所述鈍化層20的厚度確定，作為示例，若實際產品所需的所述鈍化層20的厚度為75納米，則沉積的所述鈍化層20厚度為75納米即可。此時，為承載所述等離子體對鈍化層20造成的損傷，所述輔助介質層30的厚度可選為60納米。
步驟103如圖4所示，圖形化所述輔助介質層30，以形成所述淺溝槽刻蝕圖形。
所述圖形化所述輔助介質層30的步驟包括在所述輔助介質層30形成圖形化的抗蝕劑層，所述圖形化的抗蝕劑層具有淺溝槽圖形；以所述圖形化的抗蝕劑層為掩膜，刻蝕所述輔助介質層30。
所述形成圖形化的抗蝕劑層包含所述抗蝕劑層的涂覆、烘干、光刻、曝光及檢測等步驟，相關工藝可應用各種傳統(tǒng)的方法，應用的所述抗蝕劑層可選用任何可應用于半導體制程中的抗蝕劑材料，在此均不再贅述。
步驟104如圖5所示，以圖形化的所述輔助介質層30為硬掩膜，刻蝕所述鈍化層20及部分所述半導體基底10，形成淺溝槽40。
形成所述淺溝槽40后，可去除殘余的所述輔助介質層30。去除殘余的所述輔助介質層30利于后續(xù)填充所述淺溝槽40時所述填充氧化物的沉積，可減少在所述淺溝槽40內形成填充縫隙的可能性。去除殘余的所述輔助介質層30的步驟可在形成所述淺溝槽40內墊氧化層以前。
所述墊氧化層用以改善所述淺溝槽40填充氧化物與半導體基底間的界面特性。所述墊氧化層通過對形成淺溝槽40后的半導體基底進行高溫氧化后獲得，所述高溫氧化過程可修復淺溝槽40刻蝕過程完成后所述半導體基底內淺溝槽40邊界的刻蝕界面損傷。
可采用傳統(tǒng)的濕法刻蝕工藝去除殘余的所述輔助介質層30?？涛g溶液可選用稀釋的氫氟酸(HF)溶液，如濃度小于3％的HF溶液。此外，還可利用化學機械研磨等傳統(tǒng)的平坦化工藝去除殘余的所述輔助介質層30。具體可應用任何傳統(tǒng)的工藝，在此不再贅述。
考慮到，實際生產中，在淺溝槽40刻蝕完成后，形成淺溝槽40墊氧化層之前，需對所述淺溝槽40進行預清洗。所述淺溝槽40預清洗過程中應用的清洗溶液通常選用稀釋的氫氟酸(HF)溶液，如濃度小于3％的HF溶液。由此，在淺溝槽40刻蝕完成后去除殘余的所述輔助介質層30的過程，可與所述淺溝槽40刻蝕后形成淺溝槽墊氧化層之前的預清洗步驟合并，利于本發(fā)明方法與現(xiàn)有工藝的整合。
由前所述，本發(fā)明第一實施例提供的技術方案中，所述淺溝槽形成過程中涉及的等離子體對所述鈍化層20造成的損傷全部轉由所述輔助介質層30承載。但是，需強調的是，所述淺溝槽形成過程中涉及的等離子體對所述鈍化層20造成的損傷還可以部分地轉由所述輔助介質層30承載，即所述輔助介質層30在所述淺溝槽刻蝕過程中被去除，換言之，所述等離子體仍會對所述鈍化層20造成損傷，只是損傷程度較未在所述鈍化層20上沉積所述輔助介質層30時有所減輕。所述淺溝槽形成過程中涉及的等離子體對所述鈍化層20造成的損傷部分地轉由所述輔助介質層30承載時，沉積所述鈍化層20時仍需預留出所述鈍化層被損傷的厚度，只是此時預留的所述鈍化層被損傷的厚度小于未沉積所述輔助介質層30時預留的厚度。
作為本發(fā)明的第二實施例，應用本發(fā)明提供的方法刻蝕淺溝槽的步驟包括提供半導體基底；在所述半導體基底上順序形成鈍化層、輔助介質層；圖形化所述輔助介質層及所述鈍化層；以圖形化的所述輔助介質層及所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，以形成所述淺溝槽。
本發(fā)明第二實施例提供的技術方案與第一實施例提供的技術方案的區(qū)別在于所述淺溝槽40刻蝕過程中涉及的等離子體對鈍化層20造成的損傷全部地轉由所述輔助介質層30承載變?yōu)椴糠值剞D由所述輔助介質層30承載。
當所述淺溝槽40刻蝕過程中涉及的等離子體對鈍化層20造成的損傷部分地轉由所述輔助介質層30承載時，所述輔助介質層30將在所述淺溝槽40刻蝕過程中被刻蝕掉，之后，所述淺溝槽40刻蝕過程將以圖形化的所述鈍化層20為硬掩膜。換言之，等離子體對鈍化層20造成的損傷部分地轉由所述輔助介質層30承載時，所述淺溝槽40刻蝕過程中將以圖形化的所述輔助介質層30及所述鈍化層20為硬掩膜。
如圖5所示，本發(fā)明還提供了一種淺溝槽結構，包括半導體基底10、形成于所述半導體基底10上的鈍化層20以及貫穿所述鈍化層20及部分所述半導體基底10的淺溝槽，特別地，所述淺溝槽結構還包括輔助介質層30，所述輔助介質層30形成于所述鈍化層20上，所述淺溝槽40貫穿所述輔助介質層30。
所述輔助介質層30可包含二氧化硅(SiO2、USG)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)中的一種或其組合。所述輔助介質層30可利用低壓化學氣相淀積(LPCVD)、高密度等離子體化學氣相淀積(HDPCVD)、等離子體增強化學氣相淀積(PECVD)等設備獲得。
所述輔助介質層30的厚度根據(jù)工藝條件及產品要求確定。
所述鈍化層20可利用低壓化學氣相淀積(LPCVD)設備，在高溫(約750攝氏度)條件下，經由氨氣和二氯硅烷反應生成氮化硅(Si3N4)獲得。所述鈍化層20材料包括但不限于氮化硅、氮氧化硅(SiON)、碳化硅(SiC)、碳氧化硅(SiCO)或碳氮化硅(SiCN)中的一種或其組合。
形成所述鈍化層20及輔助介質層30的過程包含沉積、研磨及檢測等步驟，具體可應用任何傳統(tǒng)的工藝，在此不再贅述。
僅以所述鈍化層20為硬掩膜時，在刻蝕所述淺溝槽40的過程中，存在的等離子體會對所述鈍化層20表面造成損傷，于是，沉積所述鈍化層20時需預留出所述鈍化層20被損傷的厚度，作為示例，若實際產品所需的所述鈍化層20的厚度為75納米，則通常需沉積厚度為115納米的所述鈍化層20，方可在刻蝕所述淺溝槽后獲得平均厚度為75納米的所述鈍化層20。
而以所述輔助介質層30和所述鈍化層20為硬掩膜時，淺溝槽40刻蝕過程中涉及的等離子體對鈍化層20造成的損傷可全部轉由所述輔助介質層30承載，即通過調整所述輔助介質層30厚度總是可以保證所述鈍化層20表面不受損傷，由此，所述鈍化層20厚度可直接根據(jù)實際產品所需的所述鈍化層20的厚度確定，作為示例，若實際產品所需的所述鈍化層20的厚度為75納米，則沉積的所述鈍化層20厚度為75納米，且所述鈍化層20表面不受損傷。此時，為承載所述等離子體對鈍化層20造成的損傷，所述輔助介質層30的厚度可選為60納米。
此外，形成所述淺溝槽40后，殘余的所述輔助介質層30可被去除。
通過在所述鈍化層20上形成輔助介質層30，以承載在淺溝槽40形成過程中涉及的等離子體對所述鈍化層20的損傷，使得在后續(xù)以所述鈍化層20為停止層平整化所述淺溝槽40內填充物時，可減少淺溝槽40表面高低起伏的產生，繼而使提高器件性能的可靠性及穩(wěn)定性成為可能。
需強調的是，未加說明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工藝參數(shù)根據(jù)產品要求及工藝條件確定。
盡管通過在此的實施例描述說明了本發(fā)明，和盡管已經足夠詳細地描述了實施例，申請人不希望以任何方式將權利要求書的范圍限制在這種細節(jié)上。對于本領域技術人員來說另外的優(yōu)勢和改進是顯而易見的。因此，在較寬范圍的本發(fā)明不限于表示和描述的特定細節(jié)、表達的設備和方法和說明性例子。因此，可以偏離這些細節(jié)而不脫離申請人總的發(fā)明概念的精神和范圍。
權利要求
1. 一種淺溝槽形成方法，包括
提供半導體基底；
在所述半導體基底上順序形成鈍化層及輔助介質層；
圖形化所述輔助介質層；
以圖形化的所述輔助介質層為硬掩膜，刻蝕所述鈍化層及部分所述半導體基底，以形成所述淺溝槽。
2. 根據(jù)權利要求1所述的淺溝槽形成方法，其特征在于所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
3. 根據(jù)權利要求1或2所述的淺溝槽形成方法，其特征在于所述淺溝槽形成方法還包括在刻蝕所述鈍化層及部分所述半導體基底后，去除殘余的所述輔助介質層。
4. 根據(jù)權利要求3所述的淺溝槽形成方法，其特征在于采用氫氟酸溶液去除殘余的所述輔助介質層。
5. 根據(jù)權利要求4所述的淺溝槽形成方法，其特征在于所述氫氟酸溶液的濃度小于3％。
6. 一種淺溝槽形成方法，包括
提供半導體基底；
在所述半導體基底上順序形成鈍化層、輔助介質層；
圖形化所述輔助介質層及所述鈍化層；
以圖形化的所述輔助介質層及所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，以形成所述淺溝槽。
7. 根據(jù)權利要求6所述的淺溝槽形成方法，其特征在于所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
8. 一種淺溝槽結構，包括半導體基底、形成于所述半導體基底上的鈍化層以及貫穿所述鈍化層及部分所述半導體基底的淺溝槽，其特征在于所述淺溝槽結構還包括輔助介質層，所述輔助介質層形成于所述鈍化層上，所述淺溝槽貫穿所述輔助介質層。
9. 根據(jù)權利要求8所述的淺溝槽結構，其特征在于所述輔助介質層包含二氧化硅、氟硅玻璃、磷硅玻璃、硼硅玻璃或硼磷硅玻璃中的一種或其組合。
全文摘要
一種淺溝槽形成方法，包括提供半導體基底；在所述半導體基底上順序形成鈍化層及輔助介質層；圖形化所述輔助介質層；以圖形化的所述輔助介質層為硬掩膜，刻蝕所述鈍化層及部分所述半導體基底，以形成所述淺溝槽；或者，在所述半導體基底上順序形成鈍化層及輔助介質層后，圖形化所述輔助介質層及所述鈍化層；以圖形化的所述輔助介質層及所述鈍化層為硬掩膜，刻蝕部分所述半導體基底，以形成所述淺溝槽。以及，一種淺溝槽結構，包括淺溝槽、半導體基底、順序形成于所述半導體基底上的鈍化層及輔助介質層，所述淺溝槽貫穿所述輔助介質層、鈍化層及部分所述半導體基底。可減少淺溝槽形成過程中鈍化層表面損傷。
文檔編號H01L21/02GK101281866SQ20071003925
公開日2008年10月8日 申請日期2007年4月3日 優(yōu)先權日2007年4月3日
發(fā)明者何德飚, 宋偉基 申請人:中芯國際集成電路制造(上海)有限公司