專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種互補金屬氧化物半
導體器件(CMOS)及其制造方法。
背景技術：
在半導體制造技術中，已知在摻雜區(qū)上形成應力層可在下方含有摻 雜雜質(zhì)的層或是襯底上產(chǎn)生機械應力，這樣的應力能夠增加摻雜雜質(zhì)的 活動力?；顒恿υ黾拥膿诫s雜質(zhì)或是電荷載流子可以使半導體器件有更 高的運轉速度。在過去的十幾年之間，利用縮減金屬氧化物半導體場效 應晶體管(MOSFET)尺寸的方式，借以持續(xù)地改善集成電路的每一功 能元件的操作速度、效能表現(xiàn)、電路的元件密度以及成本?？s減的方法 主要包括縮小柵極長度以及柵極氧化層的厚度。隨著器件特征尺寸進入 深亞微米技術節(jié)點，為了進一步提升半導體器件的效能，利用應力膜層， 在位于半導體襯底中形成應變通道區(qū)域，對于N型的MOS晶體管或P 型的MOS晶體管來說，使用應變通道區(qū)域可以提高載流子的遷移率，提 高元件的性能。
申請?zhí)枮?00510093507.7的中國專利申請中^^開了 一種具有區(qū)域化 應力結構的金屬氧化物半導體場效應晶體管，其在沿著源極-漏極的方向
加電子的遷移率，而在PMOS晶體管沿著源極-漏極的方向上，于P型通 道表面形成壓應力(Compressive Strain)的應力層，以提高空穴的遷移率。
將應力膜層應用于MOS器件以提高器件性能的情形中，通常是在 源、漏極以及柵極側壁表面形成應力膜層，該應力膜層覆蓋源、漏極和 柵極側壁表面用于調(diào)節(jié)沿通道方向的橫向壓縮或拉伸應力。形成應力膜 層的時機即可以在源漏極摻雜之前，先在襯底表面形成應力層，對襯底 施加適當?shù)膽?，使襯底具有期望的應力分布；也可以在源漏極摻雜之
后，在襯底表面沉積應力膜層，以調(diào)節(jié)溝道與源漏區(qū)之間的應力分布，
另一方面作為后續(xù)形成連接孔的刻蝕停止層。對于:f支術節(jié)點不斷向65nm 甚至45nm以下邁進的半導體器件制造技術而言，如何進一步利用應力工 程對器件性能進行改善仍然是工程師們面臨的重要任務。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導體器件及其制造方法，能夠進一步 提高互補金屬氧化物半導體器件的應力分布密度，改善器件性能。 一方面，提供了一種半導體器件的制造方法，包括
提供具有NMOS和PMOS晶體管的半導體村底，所述NMOS和 PMOS器件分別具有柵極、源/漏極#參雜區(qū)；
在所述襯底表面沉積拉應力材料層，所述拉應力材料層覆蓋NMOS 和PMOS晶體管；
形成第一掩膜圖形，所述掩膜圖形覆蓋NMOS晶體管表面的拉應 力材料層并暴露PMOS晶體管表面的拉應力材料層；
透過所述第一掩膜圖形刻蝕所述PMOS晶體管表面的拉應力材料
層；
移除所述第一掩膜圖形；
形成第二掩膜圖形，所述掩膜圖形覆蓋PMOS晶體管并暴露NMOS 晶體管表面的拉應力材料層；
透過所述第二掩膜圖形刻蝕所述NMOS晶體管表面的拉應力材料 層，從而在NMOS晶體管的柵極兩側形成拉應力側墻；
移除所述第二掩膜圖形；
在所述襯底表面沉積具有壓應力材料層，所述壓應力材料層覆蓋 NMOS和PMOS晶體管；
刻蝕所述壓應力材料層，從而在PMOS晶體管的柵極兩側形成壓應
力側墻。
更進一步地，所述方法還包括在所述柵極、源極和漏極摻雜區(qū)表面 形成金屬硅化物的步驟。
更進一步地，所述拉應力材料層的材質(zhì)為氮化硅。 更進一步地，所述壓應力材料層的材質(zhì)為氮化硅。
更進一步地，形成所述掩膜圖形的步驟包括涂布光刻膠層并圖案
化所述光刻膠圖形。
更進一步地，所述光刻膠為正性光刻膠或負性光刻膠。 更進一步地，所述金屬硅化物為鎳珪化物或鈷硅化物或鎳硅化物和
鈷硅化物的組合。
另一方面，提供了一種半導體器件，所述半導體器件包括在襯底上
形成的NMOS晶體管和PMOS晶體管，所述NMOS晶體管和PMOS 晶體管分別包括柵極、源極和漏極摻雜區(qū)，以及在柵極兩側形成的側墻； 其特征在于所述NMOS晶體管柵極兩側的側墻具有拉應力，所述 PMOS晶體管4冊極兩側的側墻具有壓應力。
更進一步地，所述柵極、源極和漏極摻雜區(qū)表面還包括金屬硅化物。
更進一步地，所述NMOS晶體管柵極兩側具有拉應力的側墻的材 質(zhì)為氮化硅。
更進一步地，所述PMOS晶體管柵極兩側具有壓應力的側墻的材質(zhì) 為氮化硅。
更進一步地，所述金屬硅化物為鎳硅化物或鈷硅化物或鎳硅化物和 鈷硅化物的組合。
與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點
本發(fā)明的半導體器件及其制造方法，在源、漏極的區(qū)域進行完雜質(zhì) 離子摻雜和退火之后，于4冊才及兩側形成具有應力的側墻(spacer)。即在 NMO S晶體管的柵極兩側形成由具有張應力的應力氮化硅組成的側墻，
而在PMOS晶體管的柵極兩側形成由具有壓應力的應力氮化硅組成的側 墻，然后再于襯底表面形成應力氮化硅膜層。在柵極兩側形成具有應力 的側墻，由于側墻比源/漏極表面的應力膜層更加靠近柵極下方的溝道， 因此具有應力的側墻與后續(xù)在襯底源/漏極表面形成的應力膜相比，對溝 道和源/漏極區(qū)域的應力調(diào)節(jié)作用更為顯著和直接。在源/漏極表面形成應 力膜層之后，該應力膜層與柵極兩側由應力材料組成的側墻的共同作用， 能夠進一步提高應力調(diào)節(jié)作用，提高載流子遷移率，改善器件的操作性 能。


通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上 述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記 指示相同的部分。并未刻意按比例繪制附圖，重點在于示出本發(fā)明的主 旨。在附圖中，為清楚明了，放大了層和區(qū)域的厚度。
圖1至圖7為根據(jù)本發(fā)明實施例的CMOS器件的應力層形成過程 的示意圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合 附圖對本發(fā)明的具體實施方式
{故詳細的說明。
本發(fā)明的半導體器件及其制造方法所提供的側墻應力膜層形成方 法涉及CMOS器件中的PMOS晶體管和NMOS晶體管。為使本發(fā)明的 上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的優(yōu) 選具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以 便于充分理解本發(fā)明。但是本發(fā)明能夠以4艮多不同于在此描述的其它方 式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推 廣。因此本發(fā)明不受下面公開的具體實施的限制。
圖1至圖7為根據(jù)本發(fā)明實施例的CMOS器件的應力層形成過程
的示意圖。首先如圖1所示，在半導體襯底100中形成有N阱(NWell) 和P阱(P Well),在N阱和P阱中分別形成PMOS晶體管和NMOS 晶體管，上述PMOS晶體管和NMOS晶體管之間利用淺溝槽隔離結構 進行隔離。PMOS晶體管和NMOS晶體管通過層間連接線路構成CMOS 器件。半導體襯底100可以是包括半導體元素的硅材料，例如單晶、多 晶或非晶結構的硅或硅鍺(SiGe),也可以是絕緣體上硅(SOI)。此 外，半導體襯底還可以包括其它的材料，例如外延層或掩埋層的多層結 構。雖然在此描述了可以形成襯底110的材料的幾個示例，但是可以作 為半導體襯底的任何材料均落入本發(fā)明的精神和范圍。
在半導體襯底100表面沉積柵極氧化層，柵極氧化層可以是氧化硅 (Si02)或氮氧化硅(SiNO)。在65nm以下工藝節(jié)點，柵極氧化層的材 料優(yōu)選為高介電常數(shù)(high k)材料?？梢宰鳛樾纬筛呓殡姵?shù)柵極電 介質(zhì)層的材料包括氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、氧化鋯、 氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化 鋁等。特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。雖然在此描述了可以用 來形成柵極氧化層的材料的少數(shù)示例，但是該層可以由減小柵極漏電流 的其它材料形成。在柵極氧化層表面沉積多晶硅層，利用光刻膠圖形作 為掩膜刻蝕上述多晶硅層，形成NMOS晶體管的柵極140和PMOS晶 體管的柵極160。柵極140和160的材料除多晶硅之外、還可以是多晶 硅鍺、金屬硅化物(例如鈦硅化物、鈷硅化物、鎳珪化物、鉭硅化物等)、 導電金屬氧化物、導電金屬氮化物(例如鈦化氮、鉭化氮)、金屬(例 如鉭、鈦、鉬、鴒、柏、鋁、鉿、釕等)或其組合。
在NMOS晶體管的4冊才及140和PMOS晶體管的4冊才及160兩側的襯 底中通過離子注入工藝摻雜雜質(zhì)離子形成NMOS晶體管和PMOS晶體 管的源極和漏極。在之后的工藝中，于襯底表面沉積氮化硅層120。該 氮化硅層120覆蓋源極、漏才及以及4冊極表面和柵才及側壁。沉積氮化硅層 120的方法可采用化學氣相淀積(CVD)工藝、低壓化學氣相淀積
對上述流程舉例說明，某日前臺受理系統(tǒng)一共受理了 iooo筆存款業(yè)務， 其中990筆賬戶驗證成功，其余10筆失敗，則當日前臺受理系統(tǒng)上送的存款 請求文件中應包含990筆存款交易數(shù)據(jù)。若中間處理系統(tǒng)^^查發(fā)現(xiàn)有10筆交 易數(shù)據(jù)出現(xiàn)語法錯誤或邏輯錯誤，則向前臺受理系統(tǒng)反饋的拒絕文件中包含了 這10筆交易數(shù)據(jù)，而向后臺賬務系統(tǒng)發(fā)送的存款清算文件中包含了 980筆交 易數(shù)據(jù)。前臺受理系統(tǒng)根據(jù)中間處理系統(tǒng)反饋的拒絕原因，對被拒絕的10筆 交易數(shù)據(jù)進行檢查和修正，然后重傳。
上述整個業(yè)務流程由實時聯(lián)機的賬戶驗證交易和批量的文件交易構成，即 實時驗證存入賬戶的正確性，然后再批量完成存款。所述聯(lián)機過程和批量過程 的區(qū)別在于對于一筆交易凄t據(jù)，聯(lián)4幾過程中前臺受理系統(tǒng)、中間處理系統(tǒng)和 后臺賬務系統(tǒng)會聯(lián)機進行實時處理，如步驟202 - 205所述的過程；而批量處
理是在脫機環(huán)境下，將多筆交易數(shù)據(jù)批量進行處理，如步驟208和209，前臺 受理系統(tǒng)在預設時間段內(nèi)(如當日)收集多筆交易數(shù)據(jù)，然后批量發(fā)送給中間 處理系統(tǒng)，中間處理系統(tǒng)也是將通過合法性檢查的多筆交易數(shù)據(jù)批量發(fā)送給后 臺賬務系統(tǒng)處理。
由此可知，在批量處理過程中，如果發(fā)生通訊故障，系統(tǒng)在預定時間內(nèi)沒 有收到對方應答，進行交易數(shù)據(jù)重發(fā)即可解決。所以，以批量方式發(fā)送存款能 夠確保當天到賬，簡化了存款業(yè)務可能出現(xiàn)的各種異常流程。
針對上述批量方式的交易數(shù)據(jù)處理方法，本發(fā)明提供的系統(tǒng)實施例可參照 圖1所示。需要補充說明的是
首先，圖中所示的前臺受理系統(tǒng)102和后臺賬務系統(tǒng)104可以是同一家金 融機構(如銀行)的系統(tǒng)，也可以是不同機構之間的系統(tǒng)，所以上述實施例中 提到的交易可以為同行交易或跨行交易。相應的，所述中間處理系統(tǒng)103與前 臺受理系統(tǒng)102和后臺賬務系統(tǒng)104可以同屬于一家金融機構，也可能是支持 跨行交易的第三方系統(tǒng)。而且，中間處理系統(tǒng)103可以對應多個后臺賬務系統(tǒng) 104，例如一批交易數(shù)據(jù)中對應多家銀行的情況。
其次，在一個真實的業(yè)務系統(tǒng)中，中間處理系統(tǒng)103除了進行合法性檢查 以外，還擔負著其它功能，最重要的就是路由和清算。"路由"就是把交易數(shù)據(jù) 送到它該去的地方，比如在本專利所述的系統(tǒng)中，假如文件中包含了對N家后
偏壓功率來實現(xiàn)。本實施例中反應室內(nèi)通入刻蝕劑氣體流量220sccm, 襯底溫度控制在50。C，腔體壓力為60mTorr,等離子源輸出功率IOOOW。 刻蝕劑采用CHF3、氮氣N2、氦氣He和氧氣02的混合氣體?？涛g后 在4冊極140兩側得到具有張應力的側墻200。
在接下來的工藝步驟中，如圖6所示，采用濕法清洗或灰化工藝移 除光刻膠圖形190。接著利用化學氣相淀積(CVD)工藝或低壓化學氣 相淀積(LPCVD)工藝在襯底表面淀積另一氮化硅層150，然后進行退 火處理，退火的溫度在600 80(TC之間，可使用各種退火方法，例如使 用囟素燈或鎢燈加熱。退火后的氮化硅層150沿橫向具有壓應力。
隨后，利用等離子刻蝕工藝刻蝕上述氮化硅層150。在刻蝕過程中的 工藝條件采用與刻蝕圖4中覆蓋NMOS晶體管的氮化硅層120相同的工 藝條件?？涛g的方向性可以通過控制等離子源的偏置功率和陰極偏壓功 率來實現(xiàn)。本實施例中反應室內(nèi)通入刻蝕劑氣體流量220sccm，村底溫度 控制在50。C，腔體壓力為60mTorr,等離子源輸出功率IOOOW?？涛g劑 采用CHF3、氮氣N2、氦氣He和氧氣02的混合氣體。這樣刻蝕后在柵 極160兩側便得到具有壓應力的側墻220,如圖7所示。
本發(fā)明的CMOS器件如圖7所示，包括襯底100,在襯底100中形 成的N阱和P阱，在P阱中形成的NMOS晶體管，所述NMOS晶體管 包括柵極140、源極和漏極以及在柵極140兩側的側墻200;在N阱中形 成的PMOS晶體管，所述PMOS晶體管包括柵極160、源極和漏極以及 在柵極160兩側的側墻220;其中所述側墻200為具有拉應力的氮化硅， 所述側墻220為具有壓應力的氮化硅。由于側墻200更加靠近柵極140 下方的溝道，側墻220也更加靠近4冊極160下方的溝道，因此具有應力 的側墻200和220對溝道和源/漏極區(qū)域具有更加顯著的應力調(diào)節(jié)作用。 在后續(xù)源/漏極表面形成應力膜層之后，該應力膜層與柵極兩側側墻的共 同作用，能夠進一步提高載流子遷移率，改善器件性能。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形
式上的限制。雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定 本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情 況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多 可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫 離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的 任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍 內(nèi)。
權利要求
1、一種半導體器件的制造方法，包括:提供具有NMOS和PMOS晶體管的半導體襯底，所述NMOS和PMOS器件分別具有柵極、源/漏極摻雜區(qū)；在所述襯底表面沉積拉應力材料層，所述拉應力材料層覆蓋NMOS和PMOS晶體管；形成第一掩膜圖形，所述掩膜圖形覆蓋NMOS晶體管表面的拉應力材料層并暴露PMOS晶體管表面的拉應力材料層；透過所述第一掩膜圖形刻蝕所述PMOS晶體管表面的拉應力材料層；移除所述第一掩膜圖形；形成第二掩膜圖形，所述掩膜圖形覆蓋PMOS晶體管并暴露NMOS晶體管表面的拉應力材料層；透過所述第二掩膜圖形刻蝕所述NMOS晶體管表面的拉應力材料層，從而在NMOS晶體管的柵極兩側形成拉應力側墻；移除所述第二掩膜圖形；在所述襯底表面沉積具有壓應力材料層，所述壓應力材料層覆蓋NMOS和PMOS晶體管；刻蝕所述壓應力材料層，從而在PMOS晶體管的柵極兩側形成壓應力側墻。
2、 如權利要求1所述的方法，其特征在于所述方法還包括在所 述柵極、源極和漏極摻雜區(qū)表面形成金屬硅化物的步驟。
3、 如權利要求1所述的方法，其特征在于所述拉應力材料層的 材質(zhì)為氮化硅。
4、 如權利要求1所述的方法，其特征在于所述壓應力材料層的 材質(zhì)為氮化硅。
5、 如權利要求1所述的方法，其特征在于形成所述掩膜圖形的 步驟包括涂布光刻膠層并圖案化所述光刻膠圖形。
6、 如權利要求5所述的方法，其特征在于所述光刻月交為正性光 刻膠或負性光刻膠。
7、 如權利要求2所述的方法，其特征在于所述金屬硅化物為鎳 硅化物或鈷硅化物或鎳硅化物和鈷硅化物的組合。
8、 一種半導體器件，所述半導體器件包括在襯底上形成的NMOS 晶體管和PMOS晶體管，所述NMOS晶體管和PMOS晶體管分別包括 柵極、源極和漏極摻雜區(qū)，以及在柵極兩側形成的側墻；其特征在于 所述NMOS晶體管柵極兩側的側墻具有拉應力，所述PMOS晶體管柵 才及兩側的側墻具有壓應力。
9、 如權利要求8所述的半導體器件，其特征在于所述柵極、源 極和漏極摻雜區(qū)表面還包括金屬硅化物。
10、 如權利要求8所述的半導體器件，其特征在于所述NMOS 晶體管柵極兩側具有拉應力的側墻的材質(zhì)為氮化硅。
11、 如權利要求8所述的半導體器件，其特征在于所述PMOS 晶體管4冊才及兩側具有壓應力的側墻的材質(zhì)為氮化^:。
12、 如權利要求9所述的半導體器件，其特征在于所述金屬硅化 物為鎳硅化物或鈷硅化物或鎳硅化物和鈷硅化物的組合。
全文摘要
公開了一種半導體器件，所述半導體器件包括在襯底上形成的NMOS晶體管和PMOS晶體管，所述NMOS晶體管和PMOS晶體管分別包括柵極、源極和漏極摻雜區(qū)，以及在柵極兩側形成的側墻；其特征在于所述NMOS晶體管柵極兩側的側墻具有拉應力，所述PMOS晶體管柵極兩側的側墻具有壓應力。具有應力的側墻對溝道和源/漏極區(qū)域具有更加顯著的應力調(diào)節(jié)作用，能夠進一步提高載流子遷移率，改善器件性能。
文檔編號H01L21/70GK101393894SQ20071004631
公開日2009年3月25日 申請日期2007年9月20日 優(yōu)先權日2007年9月20日
發(fā)明者劉明源, 吳漢明, 張文廣 申請人:中芯國際集成電路制造(上海)有限公司