專利名稱：：雙柵全耗盡soicmos器件及其制備方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體集成電路(ic)及其制造
技術(shù)領(lǐng)域：
，尤其涉及一種雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體(SOICMOS)器件及其制備方法。
背景技術(shù)：
：絕緣體上硅(Silicon-On-Insulator，簡(jiǎn)稱SOI)技術(shù)以其獨(dú)特的材料結(jié)構(gòu)有效地克服了體硅材料的不足，充分發(fā)揮了硅集成技術(shù)的潛力。隨著器件尺寸進(jìn)入亞微米、深亞微米領(lǐng)域，SOI技術(shù)逐漸成為研究和開(kāi)發(fā)高速度、低功耗、高集成度以及高可靠的超大規(guī)模集成電路的重要技術(shù)。特別是薄膜全耗盡SOICMOS這種準(zhǔn)理想的器件結(jié)構(gòu)被成為是"下一代高速CMOS技術(shù)"，尤其適合于低壓、低功耗、高速、深亞微米ULSI電路，以及可在高溫、輻射等環(huán)境下工作的電路。它將成為下一代軍用系統(tǒng)集成的主要技術(shù)之一，受到世界各發(fā)達(dá)國(guó)家的普遍重視，從而競(jìng)相研究和開(kāi)發(fā)這項(xiàng)技術(shù)。對(duì)于薄膜全耗盡SOICMOS器件來(lái)說(shuō)，閾值電壓控制是一個(gè)很關(guān)鍵的問(wèn)題。在體硅中，可以通過(guò)控制溝道雜質(zhì)濃度來(lái)調(diào)整閾值。但是，在薄膜全耗盡SOICMOS器件中，溝道雜質(zhì)濃度需要在兩個(gè)因素間平衡和折中首先，雜質(zhì)濃度必須足夠低，以確保溝道區(qū)全部耗盡；其次，它又必須足夠高以使器件有適當(dāng)大的閾值電壓。傳統(tǒng)的雙柵全耗盡SOICMOS器件結(jié)構(gòu)中，為了使n型溝道場(chǎng)效應(yīng)晶體管和p型溝道場(chǎng)效應(yīng)晶體管性能接近于對(duì)稱，n型溝道場(chǎng)效應(yīng)晶體管采用N+多晶硅柵，p型溝道場(chǎng)效應(yīng)晶體管釆用P+多晶硅柵。采用這種雙柵結(jié)構(gòu)時(shí)，溝道摻雜濃度較高，這會(huì)對(duì)器件和電路的性能產(chǎn)生諸多不利影響(1)降低了源漏擊穿電壓；(2)為了確保溝道區(qū)全部耗盡，要求硅膜的最終厚度就會(huì)比較薄，對(duì)工藝要求更嚴(yán)格；(3)在工藝中，硅膜的最終厚度的波動(dòng)是不可避免的。由于溝道摻雜濃度較高，硅膜的最終厚度的波動(dòng)對(duì)閾值電壓的波動(dòng)影響較大；(4)較高的溝道摻雜濃度會(huì)降低溝道區(qū)載流子遷移率，從而降低了電路的工作速度。
發(fā)明內(nèi)容(一)要解決的技術(shù)問(wèn)題有鑒于此，本發(fā)明的一個(gè)目的在于提供一種雙柵全耗盡SOICMOS器件，以提高源漏擊穿電壓和溝道區(qū)載流子遷移率，降低工藝復(fù)雜程度和器件性能的波動(dòng)。本發(fā)明的另一個(gè)目的在于提供一種制備雙柵全耗盡SOICMOS器件的方法，以提高源漏擊穿電壓和溝道區(qū)載流子遷移率，降低工藝復(fù)雜程度和器件性能的波動(dòng)。(二)技術(shù)方案為達(dá)到上述一個(gè)目的，本發(fā)明提供了一種雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，該器件包括硅襯底03、埋氧層02和形成在頂層硅膜01中的n型溝道場(chǎng)效應(yīng)晶體管、p型溝道場(chǎng)效應(yīng)晶體管及器件介質(zhì)隔離05。所述n型溝道場(chǎng)效應(yīng)晶體管包括P+多晶硅柵電極11，柵介質(zhì)04，N一輕摻雜源漏12，N+重?fù)诫s源13，N+重?fù)诫s漏14。所述p型溝道場(chǎng)效應(yīng)晶體管包括N+多晶硅柵電極21，柵介質(zhì)04，P一輕摻雜源漏22，P+重?fù)诫s源23，P+重?fù)诫s漏24。所述器件介質(zhì)隔離05采用改進(jìn)的局部硅氧化隔離技術(shù)，用于減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力。所述頂層硅膜Ol在溝道區(qū)的厚度小于80nm，在正常工作情況下器件溝道區(qū)頂層硅膜處于全耗盡狀態(tài)。為達(dá)到上述另一個(gè)目的，本發(fā)明提供了一種制備雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件的方法，該方法包括A、減薄絕緣體上硅(SOI)頂層硅膜的厚度，減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力；B、在n型溝道場(chǎng)效應(yīng)晶體管硅島邊緣注入B離子，抑制n型溝道場(chǎng)效應(yīng)晶體管邊緣漏電現(xiàn)象；C、調(diào)節(jié)閾值電壓，進(jìn)行雜質(zhì)注入；D、生長(zhǎng)柵介質(zhì)層，淀積多晶硅層；E、向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子，向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子；F、光刻和刻蝕多晶硅形成柵電極；G、淀積正硅酸乙酯(TEOS)，刻蝕側(cè)墻，形成輕摻雜漏(LDD)結(jié)構(gòu)；H、向n型溝道場(chǎng)效應(yīng)晶體管源漏注入As離子，向p型溝道場(chǎng)效應(yīng)晶體管源漏注入BF2離子；I、快速熱退火修復(fù)晶格損傷和激活注入的雜質(zhì)；J、形成Ti硅化物，進(jìn)入常規(guī)的互補(bǔ)式金屬氧化層半導(dǎo)體器件CMOS后道工序，得到CMOS器件。步驟A中所述減薄SOI頂層硅膜的厚度包括在常規(guī)的SOI原始硅片頂層硅膜上生長(zhǎng)一層犧牲氧化層，隨后剝離，用來(lái)減薄頂層硅膜厚度；步驟A中所述減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力采用改進(jìn)的局部硅氧化隔離技術(shù)進(jìn)行，最終形成的鳥(niǎo)嘴長(zhǎng)度小于0.2pm。步驟B中所述注入B離子的能量為30KeV，劑量為3xl013cm—2。所述步驟C包括將n型溝道場(chǎng)效應(yīng)晶體管的閾值電壓為0.7V，向n型溝道場(chǎng)效應(yīng)晶體管注入B離子和BF2離子；將p型溝道場(chǎng)效應(yīng)晶體管閾值電壓為-0.8V，向p型溝道場(chǎng)效應(yīng)晶體管注入P離子。步驟D中所述生長(zhǎng)柵介質(zhì)層在85(TC下進(jìn)行，生長(zhǎng)的柵介質(zhì)層的物理厚度為12nm;步驟D中所述淀積多晶硅層在65(TC下進(jìn)行，淀積的多晶硅層的厚度為350nrn。步驟E中所述向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子的能量為30KeV，劑量為lX1016cm—2;步驟E中所述向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子的能量為70KeV，劑量為5X1015cm—2。步驟G中所述淀積正硅酸乙酯(TEOS)的厚度為330nm，刻蝕以后側(cè)墻寬度約為90nm。步驟I中所述快速熱退火修復(fù)晶格損傷和激活注入的雜質(zhì)的溫度為IOO(TC。(三)有益效果傳統(tǒng)的雙柵全耗盡SOICMOS器件結(jié)構(gòu)中，為了使n型溝道場(chǎng)效應(yīng)晶體管和p型溝道場(chǎng)效應(yīng)晶體管性能接近于對(duì)稱，n型溝道場(chǎng)效應(yīng)晶體管采用N+多晶硅柵，p型溝道場(chǎng)效應(yīng)晶體管采用P+多晶硅柵。與傳統(tǒng)的雙柵全耗盡SOICMOS器件結(jié)構(gòu)相比，本發(fā)明提供的雙柵全耗盡SOICMOS器件及其制備方法在性能上存在著顯著的優(yōu)勢(shì)，主要表現(xiàn)為1、提高了源漏擊穿電壓。如果要求n型溝道場(chǎng)效應(yīng)晶體管閾值電壓為0.75V,當(dāng)采用N+多晶硅柵時(shí)，溝道雜質(zhì)濃度大于10"cn^;而采用P十多晶硅柵時(shí)，溝道雜質(zhì)濃度在10"cn^數(shù)量級(jí)。兩者的溝道濃度相差近兩個(gè)數(shù)量級(jí)。因此，采用本發(fā)明所提供的結(jié)構(gòu)和制備方法源漏擊穿特性得到了很好的改善。2、降低了工藝復(fù)雜程度和器件性能的波動(dòng)。為了確保溝道區(qū)全部耗盡，要求硅膜的最終厚度就會(huì)比較薄。采用本發(fā)明所提供的結(jié)構(gòu)和制備方法顯著降低了溝道雜質(zhì)濃度，因而可以在相對(duì)較厚的頂層硅膜厚度下保證溝道區(qū)全部耗盡，因此降低了工藝復(fù)雜程度。在相同的工藝條件下，頂層硅膜厚度的波動(dòng)相同，導(dǎo)致器件閾值電壓的漂移，由于本發(fā)明所提供的結(jié)構(gòu)和制備方法顯著降低了溝道雜質(zhì)濃度，因而降低了器件性能的波動(dòng)。3、提高了溝道區(qū)載流子遷移率。釆用本發(fā)明所提供的結(jié)構(gòu)和制備方法顯著降低了溝道雜質(zhì)濃度，減少了雜質(zhì)離子對(duì)溝道區(qū)載流子的散射，因而提高了溝道區(qū)載流子遷移率，進(jìn)而提高了電路的工作速度。因此，與傳統(tǒng)的雙柵全耗盡SOICMOS器件結(jié)構(gòu)相比，本發(fā)明提供的雙柵全耗盡SOICMOS器件及其制備方法更符合超大規(guī)模集成電路的內(nèi)在要求和發(fā)展方向。圖1為現(xiàn)有技術(shù)中SOI硅片的結(jié)構(gòu)示意圖；圖2為本發(fā)明提供的雙柵全耗盡SOICMOS器件的結(jié)構(gòu)示意圖；圖3為本發(fā)明提供的制備雙柵全耗盡SOICMOS器件的方法流程圖。具體實(shí)施方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。如圖1所示，圖1為現(xiàn)有技術(shù)中SOI硅片的結(jié)構(gòu)示意圖。該SOI硅片包括氧化物埋層(2)，使得硅襯底(3)和頂層硅膜(1)電學(xué)隔離。頂層硅膜(1)，在其中可以形成有源器件區(qū)。SOI硅片的制作可以利用本
技術(shù)領(lǐng)域：
的熟練人員所知的常規(guī)氧離子注入隔離(SIMOX)工藝，也可以采用其他常規(guī)工藝包括，例如，熱鍵合和切割工藝來(lái)制作。如圖2所示，圖2為本發(fā)明提供的雙柵全耗盡SOICMOS器件的結(jié)構(gòu)示意圖。該雙柵全耗盡SOICMOS器件包括硅襯底(03)、埋氧層(02)和形成在頂層硅膜(01)中的n型溝道場(chǎng)效應(yīng)晶體管(nMOSFET)、p型溝道場(chǎng)效應(yīng)晶體管(pMOSFET)及器件介質(zhì)隔離(05)。所述n型溝道場(chǎng)效應(yīng)晶體管(nMOSFET)包括P+多晶硅柵電極(11)，柵介質(zhì)(04)，N—輕摻雜源漏(12)，N+重?fù)诫s源(13)，N+重?fù)诫s漏(14)。所述p型溝道場(chǎng)效應(yīng)晶體管(pMOSFET)包括N+多晶硅柵電極(21)，柵介質(zhì)(04)，P—輕摻雜源漏(22)，P+重?fù)诫s源(23)，P+重?fù)诫s漏(24)。所述器件介質(zhì)隔離(05)采用改進(jìn)的局部硅氧化隔離技術(shù)，用于減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力。所述頂層硅膜(01)在溝道區(qū)的厚度小于80nm，在正常工作情況下器件溝道區(qū)頂層硅膜處于全耗盡狀態(tài)?；趫D2所示的雙柵全耗盡SOICMOS器件的結(jié)構(gòu)示意圖，圖3示出了本發(fā)明提供的制備雙柵全耗盡SOICMOS器件的方法流程圖，該方法包括以下步驟步驟301:減薄絕緣體上硅(SOI)頂層硅膜的厚度，減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力；在本步驟中，所述減薄SOI頂層硅膜的厚度包括在常規(guī)的SOI原始硅片頂層硅膜上生長(zhǎng)一層犧牲氧化層，隨后剝離，用來(lái)減薄頂層硅膜厚度;所述減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力采用改進(jìn)的局部硅氧化隔離(LOCOS)技術(shù)進(jìn)行，最終形成的鳥(niǎo)嘴長(zhǎng)度小于0.2pm。步驟302:在n型溝道場(chǎng)效應(yīng)晶體管硅島邊緣注入B離子，能量為30KeV，劑量為3xl013cm—2，抑制n型溝道場(chǎng)效應(yīng)晶體管邊緣漏電現(xiàn)象。步驟303:調(diào)節(jié)閾值電壓，進(jìn)行雜質(zhì)注入；在本步驟中，將n型溝道場(chǎng)效應(yīng)晶體管的閾值電壓為0.7V，向n型溝道場(chǎng)效應(yīng)晶體管注入B離子和BF2離子；將p型溝道場(chǎng)效應(yīng)晶體管閾值電壓為-0.8V，向p型溝道場(chǎng)效應(yīng)晶體管注入P離子。步驟304:生長(zhǎng)柵介質(zhì)層，淀積多晶硅層；在本步驟中，所述生長(zhǎng)柵介質(zhì)層在85(TC下進(jìn)行，生長(zhǎng)的柵介質(zhì)層的物理厚度為12nm;所述淀積多晶硅層在65(TC下進(jìn)行，淀積的多晶硅層的厚度為350nm。步驟305:向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子，向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子；在本步驟中，所述向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子的能量為30KeV，劑量為lxl016/cm2;所述向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子的能量為70KeV，劑量為5xl015/cm2。步驟306:光刻和刻蝕多晶硅形成柵電極。步驟307:淀積正硅酸乙酯(TEOS)，刻蝕側(cè)墻，形成輕摻雜漏(LDD)結(jié)構(gòu)；在本步驟中，所述淀積TEOS的厚度為330nm，刻蝕以后側(cè)墻寬度約為90nm。步驟308:向n型溝道場(chǎng)效應(yīng)晶體管源漏注入As離子，向p型溝道場(chǎng)效應(yīng)晶體管源漏注入BF2離子；步驟309:100(TC快速熱退火修復(fù)晶格損傷和激活注入的雜質(zhì)；步驟310:形成Ti硅化物，進(jìn)入常規(guī)的CMOS后道工序，得到CMOS器件。經(jīng)過(guò)流片實(shí)驗(yàn)和測(cè)試，表1給出了0.8pm雙柵全耗盡SOICMOS器件的基本電學(xué)參數(shù)。<table>tableseeoriginaldocumentpage14</column></row><table>表1以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而己，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。權(quán)利要求1.一種雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，其特征在于，該器件包括硅襯底(03)、埋氧層(02)和形成在頂層硅膜(01)中的n型溝道場(chǎng)效應(yīng)晶體管、p型溝道場(chǎng)效應(yīng)晶體管及器件介質(zhì)隔離(05)。2、根據(jù)權(quán)利要求1所述的雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，其特征在于，所述n型溝道場(chǎng)效應(yīng)晶體管包括P+多晶硅柵電極(1)，柵介質(zhì)(04)，N—輕摻雜源漏(12)，N+重?fù)诫s源(3)，N+重?fù)诫s漏(14)。3、根據(jù)權(quán)利要求1所述的雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，其特征在于，所述p型溝道場(chǎng)效應(yīng)晶體管包括N+多晶硅柵電極(21)，柵介質(zhì)(04)，P—輕摻雜源漏(22)，P+重?fù)诫s源(23)，P+重?fù)诫s漏(24)。4、根據(jù)權(quán)利要求1所述的雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，其特征在于，所述器件介質(zhì)隔離(05)采用改進(jìn)的局部硅氧化隔離技術(shù)，用于減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力。5、根據(jù)權(quán)利要求1所述的雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件，其特征在于，所述頂層硅膜(01)在溝道區(qū)的厚度小于80nm，在正常工作情況下器件溝道區(qū)頂層硅膜處于全耗盡狀態(tài)。6、一種制備雙柵全耗盡絕緣體上硅互補(bǔ)式金屬氧化層半導(dǎo)體器件的方法，其特征在于，該方法包括A、減薄絕緣體上硅SOI頂層硅膜的厚度，減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力；B、在n型溝道場(chǎng)效應(yīng)晶體管硅島邊緣注入B離子，抑制n型溝道場(chǎng)效應(yīng)晶體管邊緣漏電現(xiàn)象；C、調(diào)節(jié)閾值電壓，進(jìn)行雜質(zhì)注入；D、生長(zhǎng)柵介質(zhì)層，淀積多晶硅層；E、向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子，向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子；F、光刻和刻蝕多晶硅形成柵電極；G、淀積正硅酸乙酯TEOS，刻蝕側(cè)墻，形成輕摻雜漏LDD結(jié)構(gòu)；H、向n型溝道場(chǎng)效應(yīng)晶體管源漏注入As離子，向p型溝道場(chǎng)效應(yīng)晶體管源漏注入BF2離子；I、快速熱退火修復(fù)晶格損傷和激活注入的雜質(zhì)；J、形成Ti硅化物，進(jìn)入常規(guī)的互補(bǔ)式金屬氧化層半導(dǎo)體器件CMOS后道工序，得到CMOS器件。7、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟A中所述減薄SOI頂層硅膜的厚度包括在常規(guī)的SOI原始硅片頂層硅膜上生長(zhǎng)一層犧牲氧化層，隨后剝離，用來(lái)減薄頂層硅膜厚度。8、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟A中所述減小鳥(niǎo)嘴長(zhǎng)度和對(duì)有源區(qū)硅島的應(yīng)力采用改進(jìn)的局部硅氧化隔離技術(shù)進(jìn)行，最終形成的鳥(niǎo)嘴長(zhǎng)度小于0.2pm。9、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟B中所述注入B離子的能量為30KeV，劑量為3xlO'W2。10、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，所述步驟C包括將n型溝道場(chǎng)效應(yīng)晶體管的闞值電壓為0.7V，向n型溝道場(chǎng)效應(yīng)晶體管注入B離子和BF2離子；將p型溝道場(chǎng)效應(yīng)晶體管閾值電壓為-0.8V，向p型溝道場(chǎng)效應(yīng)晶體管注入P離子。11、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟D中所述生長(zhǎng)柵介質(zhì)層在85(TC下進(jìn)行，生長(zhǎng)的柵介質(zhì)層的物理厚度為12nm;步驟D中所述淀積多晶硅層在65(TC下進(jìn)行，淀積的多晶硅層的厚度為350nm。12、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟E中所述向n型溝道場(chǎng)效應(yīng)晶體管多晶硅注入B離子的能量為30KeV，劑量為lX1016cm'2;步驟E中所述向p型溝道場(chǎng)效應(yīng)晶體管多晶硅注入P離子的能量為70KeV，劑量為5X1015cm-2。13、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟G中所述淀積TEOS的厚度為330nm，刻蝕以后側(cè)墻寬度約為90nm。14、根據(jù)權(quán)利要求6所述的制備雙柵全耗盡SOICMOS器件的方法，其特征在于，步驟I中所述快速熱退火修復(fù)晶格損傷和激活注入的雜質(zhì)的溫度為誦。C。全文摘要本發(fā)明涉及半導(dǎo)體集成電路及其制造
技術(shù)領(lǐng)域：
，公開(kāi)了一種雙柵全耗盡SOICMOS器件，該器件包括硅襯底、埋氧層和形成在頂層硅膜中的n型溝道場(chǎng)效應(yīng)晶體管、p型溝道場(chǎng)效應(yīng)晶體管及器件介質(zhì)隔離。本發(fā)明同時(shí)公開(kāi)了一種制備雙柵全耗盡SOICMOS器件的方法。利用本發(fā)明，提高了源漏擊穿電壓和溝道區(qū)載流子遷移率，降低了工藝復(fù)雜程度和器件性能的波動(dòng)。文檔編號(hào)H01L27/12GK101221957SQ20071006337公開(kāi)日2008年7月16日申請(qǐng)日期2007年1月10日優(yōu)先權(quán)日2007年1月10日發(fā)明者孫海峰,畢津順,海潮和,趙立新,韓鄭生申請(qǐng)人:中國(guó)科學(xué)院微電子研究所