專利名稱：半導體封裝體堆疊結構及其制法的制作方法
技術領域：
本發(fā)明涉及一種半導體封裝體堆疊結構及其制法，特別是一種利 用連接器做為電性連接結構的半導體封裝體堆疊結構及其制法。
背景技術：
半導體科技隨著計算機與網絡通訊等產品功能急速提升，必需具 備多元化、可移植性與輕薄微小化的需求，使芯片封裝業(yè)必須朝高功 率、高密度、輕、薄與微小化等高精密度制程發(fā)展，除此之外，電子封裝(ElectronicsPackaging)仍需具備高可靠度、散熱性佳等特性，以作 為傳遞訊號、電能，以及提供良好的散熱途徑及結構保護與支持等作用。立體式封裝目前大致有兩種方式，分別是封裝上封裝(Package on Package, PoP)以及封裝內封裝(Package in Package, PiP)。 PoP是一種很典型的3D封裝，將兩個獨立封裝完成的封裝體以制程技術加以堆 疊。而PiP則是將一個單獨且未上錫球的封裝體通過一個間隔件(spacer) 疊至芯片上，再一起進行封膠的封裝。其中，PoP通過獨立的兩個封裝 體經封裝與測試后再以表面粘著方式疊合，可減少制程風險，進而提高產品良率。請參考圖1A及圖1B，圖1A及圖1B為已知的一種PoP封裝體制 作流程的立體示意圖及其剖視圖，于兩封裝體IO、 20載板的電性連接 處設置印刷電路板間隔件(printed circuit board spacer, PCB spacer)30并 利用表面粘著技術(surface mount technology, SMT)將兩封裝體10、 20 熔接一起。由于，PCB間隔件30上的導電端子32須與封裝體10、 20 載板上的端子12、 22呈一對一設置，故，除了有準確對位外，材質間連接不良也是一問題。另外，在加熱過程中，因不同材料間的熱膨脹 系數不同，可以引起的翹曲(warpage)現象，連接不良更可能導致爆板 (popcorn)現象。發(fā)明內容為了解決上述問題，本發(fā)明目的之一是提供一種半導體封裝體堆 疊結構及其制法，利用可堆疊連接器取代傳統(tǒng)的焊接方式以解決表面粘著技術時的對位問題。本發(fā)明目的之一是提供一種半導體封裝體堆疊結構及其制法，利 用連接器上的凸部搭配位置相對應的凹部以堆疊各封裝體可有效降低 堆疊高度。本發(fā)明目的之一是提供一種半導體封裝體堆疊結構及其制法，利 用連接器做為電性連接結構，可有效解決表面粘著技術可靠性問題。本發(fā)明目的之一是提供一種半導體封裝體堆疊結構及其制法，利 用可堆疊連接器取代傳統(tǒng)的焊接方式，不僅封裝體易插易拔，封裝體 載板翹曲的問題亦可同時改善以提高產品信賴度。本發(fā)明目的之一是提供一種半導體封裝體堆疊結構及其制法，除 可提高產品信賴度之外，因其制程簡易，亦可降低生產成本。為了達到上述目的，本發(fā)明一實施例的半導體封裝體堆疊結構， 包括 一第一封裝體，具有一載板，其中復數個導電端子設置于載板 的上表面與下表面；至少一第一插接件，挾持于載板上并與導電端子 電性連接，其中第一插接件具有一凹部； 一第二封裝體，具有一載板， 其中復數個導電端子設置于載板的上表面與下表面；以及至少一第二插接件，挾持于第二封裝體的載板上并與導電端子電性連接，其中第 二插接件具有一凸部且凸部插設于第一插接件的凹部上以電性連接第一封裝體與第二封裝體。為了達到上述目的，本發(fā)明的又一實施例的半導體封裝體堆疊結 構制法，包括提供一第一封裝體，其具有一載板，其中復數個導電 端子設置于載板的上表面與下表面；提供至少一第一插接件，其挾持于載板上并電性連接導電端子，其中第一插接件具有一凹部；提供一第二封裝體，其具有一載板，其中復數個導電端子設置于載板的上表面與下表面；以及提供至少一第二插接件，其挾持于載板上并電性連 接導電端子，其中第二插接件具有一凸部且凸部插設于第一插接件的 凹部上以電性連接第一封裝體與第二封裝體。綜合上述，本發(fā)明提供一種半導體封裝體堆疊結構及其制法，利 用可堆疊連接器取代傳統(tǒng)的焊接方式以解決表面粘著技術時的對位問 題。另外，利用連接器上的凸部搭配位置相對應的凹部以堆疊各封裝 體可有效降低堆疊高度。此外，利用連接器做為電性連接結構，可有效解決表面粘著技術可靠性問題。進一步說，利用可堆疊連接器取代 傳統(tǒng)的焊接方式，不僅封裝體易插易拔，封裝體載板翹曲的問題亦可 同時改善以提高產品信賴度。另外，除可提高產品信賴度之外，因其 制程簡易，亦可降低生產成本。以下通過具體實施例配合所附的圖式詳加說明，當更容易了解本 發(fā)明的目的、技術內容、特點及其所達成的功效。


圖1A及圖1B為已知的PoP封裝體制作流程的立體式意圖及其剖視圖。圖2A、圖2B及圖2C分別為本發(fā)明之一實施例的半導體封裝體 結構的制法的結構剖視圖。圖3A、圖3B、圖3C、圖3D、圖3E-1、圖3E-2、圖3F及圖3G 分別為本發(fā)明之一實施例的半導體封裝體堆疊結構的制法的結構剖視圖。圖中符號說明10,20， 100， 200 12， 22， 32 30102， 202 104， 204 110， 210 112， 212 114， 214 120 310 312 314 316封裝體 端子印刷電路板間隔件 載板導電端子 插接件 凹部 凸部封裝膠體 座件固定凸塊 焊片具體實施方式
其詳細說明如下，所述較佳實施例僅做一說明，非用以限定本發(fā)明。首先，請先參考圖2A、圖2B及圖2C，圖2A、圖2B及圖2C分別為本發(fā)明之一實施例的半導體封裝體結構的制法的結構剖視圖。請 先參考圖2A，提供一封裝體100，其具有一載板102，其中復數個導 電端子104設置于載板102的上表面與下表面，于此實施例中，導電 端子104分布于載板102相對的兩側，但可以理解的是，其導電端子 104的分布端賴載板102設計，其并不限于圖中所繪示。于一實施例中， 封裝體IOO中更包括一芯片(圖中未示)，設置于載板102上；復數各導 電連接件(圖中未示)，電性連接載板102與芯片；以及一封裝膠體120，覆蓋芯片、導電連接件及部分載板102并暴露出導電端子104。接下來， 如圖2B及圖2C所示，提供至少一插接件IIO，各插接件110朝圖式 中箭頭方向分別挾持于載板102上并電性連接導電端子104，其中各插 接件IIO上具有一凹部112。于一實施例中，插接件110上更包括一凸 部U4與其凹部112呈相對位置設置，此時，封裝結構可利用其凹部 112及凸部114再與其它具相同結構的封裝體或具有搭配結構的封裝體 進行卡合動作以形成堆疊結構，其說明將描述于下列實施例中。再來，請參考圖3A、圖3B、圖3C、圖3D、圖3E-1、圖3E-2及 圖3F及圖3G，圖3A、圖3B、圖3C、圖3D、圖3E-1、圖3E-2、圖 3F及圖3G分別為本發(fā)明之一實施例的半導體封裝體堆疊結構的制法 的結構剖視圖。首先，請先參考圖3A及圖3B，如圖所示，提供一第 一封裝體IOO，其具有一載板l02，其中復數個導電端子104設置于載 板102的上表面與下表面，于此實施例中，導電端子104分部于載板 102相對的兩側，但可以理解的是，其導電端子104的分部端賴載板 102設計，其并不限于圖中所繪示。接下來，提供至少一第一插接件 110，第一插接件IIO挾持于載板102上并電性連接導電端子104，其 中第一插接件IIO上具有一凹部112。再來，參考圖3C，提供一第二 封裝體200，其具有一載板202，其中復數個導電端子204設置于載板 202的上表面與下表面，于此實施例中，導電端子204分部于載板202 相對的兩側。接著，如圖3D所示，提供至少一第二插接件210，其挾 持于載板202上并電性連接導電端子204，其中第二插接件210具有一 凸部214且凸部214插設于第一插接件110的凹部112上以電性連接 第一封裝體100與第二封裝體200，如圖3E-1及圖3E-2所示。接續(xù)上述說明，于一實施例中，如圖3F所示，更包括提供至少一 座件310，例如一連接器，并設置座件310于第一插接件IIO下方，其 中，座件310具有一容置槽312，且容置槽312可與第一插接件IOO的 凸部114相互卡合以形成如圖3G的堆疊結構。于此實施例中，更包括 形成一固定凸塊314于座件310上以將座件310固持于一母板(圖中未示)上。為使座件310可穩(wěn)固設置于母板上，更包括設置至少一焊片316 于座件310上以加強堆疊后的封裝體在母板上的穩(wěn)定性。再來，本發(fā)明之一實施例的半導體封裝體堆疊結構的結構剖視圖， 如圖3E-1所示，半導體封裝體堆疊結構包括 一第一封裝體100，具 有一載板102，其中復數個導電端子104(如圖3A所示)設置于載板102 的上表面與下表面；至少一第一插接件110，例如一連接器，挾持于載 板102上并與導電端子104電性連接，其中第一插接件110具有一凹 部112;—第二封裝體200，具有一載板202，其中復數個導電端子204(如 圖3C所示)設置于載板202的上表面與下表面；以及至少一第二插接 件210，例如一連接器，挾持于第二封裝體200的載板202上并與導電 端子204電性連接，其中第二插接件210具有一凸部214且凸部214 插設于第一插接件110的凹部112上以電性連接第一封裝體100與第 二封裝體200。于一實施例中，封裝體IOO、 200中各別包括一芯片(圖 中未示)，設置于載板102、 104上；復數各導電連接件(圖中未示)，電 性連接載板102、 104與芯片；以及一封裝膠體120、 220，覆蓋芯片、 導電連接件及部分載板102并暴露出導電端子104、 204(如圖3A及圖 3B所示)。接續(xù)上述說明，于本實施例中，如圖3E-1所示，為繼續(xù)堆疊各封 裝體，第一插接件110上更包括一凸部114與其凹部112呈相對位置 設置；另，第二插接件210上亦更包括一凹部212與其凸部214呈相 對位置設置，以期通過一插接件上的凹部搭配另一插接件的凸部或一 插接件上的凸部搭配另一插接件的凹部以向上或向下重復堆疊封裝 體。其中各封裝體(如封裝體100、 200)可為相同結構的封裝體，此外， 各插接件(如插接件110、 210)亦可為相同結構的插接件，但可以理解 的是，其并不限于此，即始結構不相同，只要插接件上具有可搭配的 凹部及凸部，亦可形成堆疊結構。再來，于又一實施例中，請參考圖3F及圖3G，為使堆疊后的封裝體100、200可固持于一母板(圖中未示)上并電氣導通封裝體100、200 與母板，封裝體堆疊結構更包括一座件310，例如連接器，設置于第一 插接件110下方，其結構相關描述(如固定凸塊314及焊片316)已于上 一實施例中說明，此處即不再贅述。但必須說明的是，堆疊后的封裝 體100、200可分別利用插接件110及210電性傳導，再通過插接件110 與座件310的電性接觸，最后經由座件310與母板電性連接以傳遞訊 號，另外，為了可穩(wěn)固設置封裝體堆疊結構于母板上，焊片316可如 圖中所繪示，對稱設置于座件310上，以提供較好的穩(wěn)定性。根據上述，本發(fā)明的特征之一是利用連接器的插接件取代傳統(tǒng)的 導電連接結構，不僅堆疊方便，在封裝體毀壞欲修復時，亦方便插拔 置換。另外，利用插接件卡合方式重復堆疊封裝體，可搭配插接件的 特殊設計以改善封裝體載板因受熱或外力翹曲的問題，此外，插接方 式較焊接方式簡單，無精確對位問題。以上所述的實施例僅為說明本發(fā)明的技術思想及特點，其目的在 使熟習此項技藝的人士能夠了解本發(fā)明的內容并據以實施，當不能以 的限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等 變化或修飾，仍應涵蓋在本發(fā)明的專利范圍內。
權利要求
1. 一種半導體封裝體堆疊結構，包含一第一封裝體，具有一載板，其中復數個導電端子設置于該載板的上表面與下表面；至少一第一插接件，挾持于該載板上并與這些導電端子電性連接，其中該第一插接件具有一凹部；一第二封裝體，具有一載板，其中復數個導電端子設置于該載板的上表面與下表面；以及至少一第二插接件，挾持于該第二封裝體的該載板上并與這些導電端子電性連接，其中該第二插接件具有一凸部且該凸部插設于該第一插接件的該凹部上以電性連接該第一封裝體與該第二封裝體。
2. 如權利要求l所述的半導體封裝體堆疊結構，其中該第一插接 件上更包含一凸部與該凹部呈相對位置設置。
3. 如權利要求2所述的半導體封裝體堆疊結構，更包含至少一座 件設置于該第一插接件下方，其中該座件含有一容置槽，且該容置槽 與該第一插接件的該凸部相互卡合。
4. 如權利要求3所述的半導體封裝體堆疊結構，其中該座件與該 第一插接件電性連接。
5. 如權利要求3所述的半導體封裝體堆疊結構，更包含至少一焊 片設置于該座件上。
6. 如權利要求3所述的半導體封裝體堆疊結構，更包含至少一固 定凸塊設置于該座件上以固持該座件于一母板上。
7. 如權利要求3所述的半導體封裝體堆疊結構，其中該座件為一連接器。
8. 如權利要求l所述的半導體封裝體堆疊結構，其中該第二插接件上更包含一凹部與該凸部呈相對位置設置。
9. 如權利要求l所述的半導體封裝體堆疊結構，其中該第一封裝 體與該第二封裝體結構相同。
10. 如權利要求1所述的半導體封裝體堆疊結構，其中該第一插 接件與該第二插接件結構相同。
11. 如權利要求1所述的半導體封裝體堆疊結構，其中該第一封裝體更包含一芯片，設置于該載板上；復數各導電連接件，電性連接該載板與該芯片；以及 一封裝膠體，覆蓋該芯片、這些導電連接件及部分該載板以暴露 出這些導電端子。
12. 如權利要求1所述的半導體封裝體堆疊結構，其中該第二封裝體更包含一芯片，設置于該載板上；復數各導電連接件，電性連接該載板與該芯片；以及 一封裝膠體，覆蓋該芯片、這些導電連接件及部分該載板以暴露 出這些導電端子。
13. 如權利要求1所述的半導體封裝體堆疊結構，其中該第一插 接件為一連接器。
14. 如權利要求1所述的半導體封裝體堆疊結構，其中該第二插 接件為一連接器。
15. —種半導體封裝體堆疊結構的制法，包含提供一第一封裝體，其具有一載板，其中復數個導電端子設置于 該載板的上表面與下表面；提供至少一第一插接件，其挾持于該載板上并電性連接這些導電 端子，其中該第一插接件具有一凹部；提供一第二封裝體，其具有一載板，其中復數個導電端子設置于 該載板的上表面與下表面；以及提供至少一第二插接件，其挾持于該載板上并電性連接這些導電 端子，其中該第二插接件具有一凸部，且該凸部插設于該第一插接件 的該凹部上，以電性連接該第一封裝體與該第二封裝體。
16. 如權利要求15所述的半導體封裝體堆疊結構的制法，更包含 形成一凸部于該第一插接件上，且與該凹部呈相對位置設置。
17. 如權利要求16所述的半導體封裝體堆疊結構的制法，更包含 提供至少一座件設置于該第一插接件下方，其中該座件含有一容置槽， 且該容置槽與該第一插接件的該凸部相互卡合。
18. 如權利要求15所述的半導體封裝體堆疊結構的制法，更包含 形成至少一固定凸塊固定于該座件上，以固持該座件于一母板上。
19. 如權利要求15所述的半導體封裝體堆疊結構的制法，更包含設置至少一焊片于該座件上。
全文摘要
一種半導體封裝體堆疊結構及其制法，其利用如連接器的插接件相互堆疊以電性連接各封裝體。插接件上的凸部搭配位置相對應的凹部以堆疊各封裝體可有效降低堆疊高度；另外，利用可堆疊插接件取代傳統(tǒng)的焊接方式，不僅封裝體易插易拔，封裝體載板翹曲的問題亦可同時改善，以提高產品信賴度。
文檔編號H01L25/00GK101266965SQ20071008810
公開日2008年9月17日 申請日期2007年3月15日 優(yōu)先權日2007年3月15日
發(fā)明者卓恩民 申請人:卓恩民