專利名稱：射頻cmos集成電感中的接地環(huán)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種射頻電感元件模型的結(jié)構(gòu)，尤其涉及一種射頻CMOS 集成電感中的接地環(huán)結(jié)構(gòu)。
背景技術(shù)：
射頻CM0S (互補(bǔ)金屬氧化物半導(dǎo)體)集成電感是射頻CMOS集成電路 的重要元件之一，其襯底易受噪聲干擾而影響整個(gè)電路的性能指標(biāo)。在集 成電感模型中引入接地環(huán)可以有效提高集成電感的抗噪聲能力。
目前應(yīng)用的射頻元件庫中采用的接地環(huán)大多為閉合環(huán)。根據(jù)安培定 律，集成電感的磁場在閉合的接地環(huán)上會(huì)產(chǎn)生感應(yīng)電流，造成能量在接 地環(huán)上有一部分損耗，從而降低了其電感Q值(品質(zhì)因數(shù))。0=2^*能 量存儲(chǔ)/能量耗散。如果增加接地環(huán)直徑，使其遠(yuǎn)離集成電感可以減小寄 生渦流的影響，但是這樣會(huì)增加電感的面積，從而增加了射頻集成電路 的芯片面積。
在業(yè)界現(xiàn)已應(yīng)用的某些RF (射頻)工藝庫中，有斷開接地環(huán)金屬層 的做法，集成電感的接地環(huán)第一層金屬(Metall)已斷開，但是其p型有 源層(Diff)沒有斷開，這樣在電感周圍也會(huì)形成微小的寄生渦流。另外 某些設(shè)計(jì)為了減小閉合接地環(huán)對(duì)Q值的影響，把接地環(huán)放置在距離電感 金屬50微米處，這樣就增加了電感的面積
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種射頻CMOS集成電感中的接地環(huán)
結(jié)構(gòu)， 一方面是為了解決射頻電感工作時(shí)帶來的襯底噪聲，另一方面是為 了減少常規(guī)的接地環(huán)帶來的較大的渦流效應(yīng)導(dǎo)致電磁能量耗散，從而在減
小襯底噪聲影響的同時(shí)保證了一定的射頻集成電感Q值。
為解決上述技術(shù)問題，本發(fā)明提供一種射頻CMOS集成電感中的接地
環(huán)結(jié)構(gòu)，該接地環(huán)由有源區(qū)和第一層金屬組成，所述的有源區(qū)和第一層金
屬是斷開的，形成接地環(huán)斷開口。
所述接地環(huán)斷開口與電感開口的方向相同或相反。 所述的接地環(huán)兩邊斷開，形成兩個(gè)斷開口。所述接地環(huán)的兩個(gè)斷開口
與電感開口垂直或者水平。
和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果通過適當(dāng)設(shè)計(jì)電感接地
環(huán)的結(jié)構(gòu)，把射頻集成電感接地環(huán)有源區(qū)及上層金屬設(shè)計(jì)為不連續(xù)環(huán)路， 既阻擋了襯底及外界帶來的噪聲，又防止了接地環(huán)感應(yīng)電流引起的磁能損
耗，保證了一定的電感Q值，并且無需增加射頻電感的面積，不會(huì)引入額 外的工藝加工成本。


圖1是本發(fā)明射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)的俯視圖； 圖2是本發(fā)明射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)的截面圖； 圖3是本發(fā)明射頻CM0S集成電感中的接地環(huán)結(jié)構(gòu)的參考版圖，其中，
圖3(a)的接地環(huán)斷開口與電感開口相反；圖3(b)的接地環(huán)斷開口與電感
開口相同；圖3(c)的接地環(huán)兩邊斷開。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。
如圖1所示，本發(fā)明提出一種新型射頻CMOS集成電感中的接地環(huán)結(jié) 構(gòu)，即通過斷開接地環(huán)有源區(qū)及其上層連線金屬(Metall，即第一層金屬)， 使得電感周圍無法形成閉合環(huán)路來減小磁場能量在接地環(huán)上的損耗，避免 Q值大幅度下降。
如圖3所示，本發(fā)明一種射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，其接 地環(huán)斷開口 (即接地環(huán)有源區(qū)及第一層金屬的斷開口 )與電感開口的方向 可以相同或相反，例如，圖3(a)的接地環(huán)斷開口與電感開口 (見圖l)的 方向相反，圖3(b)的接地環(huán)斷開口與電感開口 (見圖l)的方向相同；且 本發(fā)明可以斷開接地環(huán)兩邊，接地環(huán)的兩個(gè)斷開口可以與電感開口垂直或 者水平，例如，如圖3(c)所示，接地環(huán)的兩個(gè)斷開口與電感開口 (見圖1) 水平。
本發(fā)明射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)的實(shí)現(xiàn)工藝方法與常規(guī)的 工藝步驟兼容，可只改動(dòng)電感接地環(huán)掩膜版的結(jié)構(gòu)，無需額外增加掩膜版， 如圖2所示，具體工藝步驟如下
1. 制作N阱；
2. 在N阱上進(jìn)行N型(N+)注入；
3. 制作場氧；
4. 制作接觸孔(Contact);
5. 淀積第一層金屬導(dǎo)線；
6. 制作中間介電層；
7. 制作頂層金屬電感。本發(fā)明通過斷開接地環(huán)有源區(qū)及其上層連線金屬，即把射頻集成電感 接地環(huán)有源區(qū)及上層金屬設(shè)計(jì)為不連續(xù)環(huán)路，使得電感周圍無法形成閉合
環(huán)路，以減小磁場能量在接地環(huán)上的損耗，從而避免Q值大幅度下降。這 種接地環(huán)的優(yōu)點(diǎn)在于，在提高抗襯底噪聲能力的前提下，保證了一定的Q 值，又不額外增加電感的面積，不會(huì)額外增加制作成本。
權(quán)利要求
1、一種射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，該接地環(huán)由有源區(qū)和第一層金屬組成，其特征在于，所述的有源區(qū)和第一層金屬是斷開的，形成接地環(huán)斷開口。
2、 根據(jù)權(quán)利要求1所述的射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，其特 征在于，所述接地環(huán)斷開口與電感開口的方向相同或相反。
3、 根據(jù)權(quán)利要求1所述的射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，其特 征在于，所述的接地環(huán)兩邊斷開，形成兩個(gè)斷開口。
4、 根據(jù)權(quán)利要求3所述的射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，其特 征在于，所述接地環(huán)的兩個(gè)斷開口與電感開口垂直或者水平。
全文摘要
本發(fā)明公開了一種射頻CMOS集成電感中的接地環(huán)結(jié)構(gòu)，該接地環(huán)由有源區(qū)和第一層金屬組成，所述的有源區(qū)和第一層金屬是斷開的，形成接地環(huán)斷開口。本發(fā)明通過斷開接地環(huán)有源區(qū)及其上層連線金屬，使得電感周圍無法形成閉合環(huán)路，以減小磁場能量在接地環(huán)上的損耗，從而避免Q值大幅度下降。本發(fā)明在提高抗噪聲能力的前提下，保證了一定的Q值，又不額外增加電感的面積，不會(huì)額外增加制作成本。
文檔編號(hào)H01L27/02GK101442048SQ20071009427
公開日2009年5月27日 申請(qǐng)日期2007年11月23日 優(yōu)先權(quán)日2007年11月23日
發(fā)明者描 蔡 申請(qǐng)人:上海華虹Nec電子有限公司