專利名稱：雙比特電荷囚禁器件的制作工藝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種用于
閃存(Flash)的雙比特電荷囚禁器件的制作工藝方法。
背景技術(shù)：
非揮發(fā)性存儲器有兩種主要的器件，即閃存和EEPROM (電擦除可編 程只讀存儲器)。閃存與EEPROM相比形成器件所需的面積小，這樣可以在 相同器件尺寸的情況下提高器件的存儲能力。閃存在智能卡、微處理器等 領(lǐng)域有非常廣泛的應(yīng)用。
隨著半導(dǎo)體集成電路技術(shù)的發(fā)展，如何減少器件所用的面積，提高電 路的集成度是業(yè)界不斷探索和追求的目標(biāo)。電荷囚禁(charge trapping) 器件對于縮小閃存存儲單元的尺寸效果非常明顯，也是非揮發(fā)性存儲器電 路設(shè)計工程師經(jīng)常采用的技術(shù)手段。電荷囚禁(charge trapping)器件 就是通常所說的SONO(polysilicon-oxide-nitride-oxide-silicon多晶 硅-二氧化硅-氮化硅-二氧化硅-硅)結(jié)構(gòu)，該器件具有非常簡單的制作工 藝。通常的單多晶硅門雙比特S0N0S結(jié)構(gòu)的2個比特并不是在物理上分開 的，容易產(chǎn)生干擾現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種雙比特電荷囚禁器件的制作工 藝方法，它能夠有效避免在兩個比特之間產(chǎn)生的干擾。為解決上述技術(shù)問題，本發(fā)明的雙比特電荷囚禁器件的制作工藝方法 是采用如下技術(shù)方案實現(xiàn)的，
在半導(dǎo)體P型襯底的兩側(cè)上端部形成源極和漏極，在所述源極和漏極 之間半導(dǎo)體襯底的上端面依次成長隔離氧化層和多晶硅，通過光刻和刻蝕 該隔離氧化層和多晶硅形成柵極；其中
利用濕法刻蝕去除位于柵極和半導(dǎo)體襯底之間的隔離氧化層，形成從 該隔離氧化層的兩側(cè)向內(nèi)延伸，位于柵極和半導(dǎo)體襯底之間的底切凹槽；
成長氧化硅膜，該氧化硅膜覆蓋所述源極、漏極的上端面，包覆所述 的底切凹槽及柵極，并且該底切凹槽內(nèi)全部成長為氧化硅層；刻蝕所述底 切凹槽內(nèi)的氧化硅層，形成從該氧化硅層的兩側(cè)向內(nèi)延伸并位于該氧化硅 層之間的凹槽；
在所述氧化硅膜上成長氮化硅膜，并在所述凹槽內(nèi)全部成長為氮化硅
層；
刻蝕所述氮化硅膜，去除位于柵極頂部氧化膜上的氮化硅膜，并去除 所述源極、漏極處氧化膜上的氮化硅膜，最終在單多晶硅門下面形成雙比 特SONOS結(jié)構(gòu)。
由于采用本發(fā)明的方法，利用濕法刻蝕形成的底切凹槽來形成一種新 的雙比特S0N0S，實現(xiàn)了單多晶硅門下面形成物理上分離的2個S0N0S存 儲比特，這樣就切斷了干擾信號的傳播通路，能夠有效避免在兩個比特之 間產(chǎn)生的干擾現(xiàn)象。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是本發(fā)明的方法中形成CMOS柵極的示意圖2是本發(fā)明的方法中利用濕法刻蝕形成底切凹槽的示意圖3是本發(fā)明的方法中成長氧化膜的示意圖4是本發(fā)明的方法中成長氮化膜的示意圖5是本發(fā)明的方法中刻蝕氮化膜的示意圖6是本發(fā)明的方法工藝流程圖。
具體實施例方式
本發(fā)明的雙比特電荷囚禁器件的制作工藝流程如圖6所示，具體的步 驟如下
步驟301，與現(xiàn)有的CMOS制作過程一樣，在半導(dǎo)體襯底的兩側(cè)上端 部，通過離子注入和刻蝕分別形成源極和漏極。在所述源極和漏極之間的 半導(dǎo)體襯底的上端面依次成長隔離氧化層和多晶硅，通過光刻和刻蝕該隔 離氧化層和多晶硅形成柵極(參見圖l所示)。源極和漏極位于所述的柵 極兩側(cè)。所述半導(dǎo)體襯底為P型襯底。
步驟302，利用濕法刻蝕去除位于柵極和半導(dǎo)體襯底之間的隔離氧化 層，形成從該隔離氧化層的兩側(cè)向內(nèi)延伸，位于柵極和半導(dǎo)體襯底之間的 底切凹槽(參見圖2)。
步驟303，成長氧化硅膜，該氧化硅膜覆蓋所述源極、漏極的上端面， 包覆所述的底切凹槽及柵極，并且該底切凹槽內(nèi)全部成長為氧化硅層。刻 蝕所述底切凹槽內(nèi)的氧化硅層，形成從該氧化硅層的兩側(cè)向內(nèi)延伸并位于 該氧化硅層之間的凹槽(參見圖3)。
步驟304，在所述氧化硅膜上成長氮化硅膜，并在所述凹槽內(nèi)全部成長為氮化硅層(參見圖4)。所述氮化硅膜的厚度為60 120A。
步驟305，刻蝕所述氮化硅膜，去除位于柵極頂部氧化膜上的氮化硅
膜，并去除所述源極、漏極處氧化膜上的氮化硅膜(參見圖5)。最終在
單多晶硅門下面形成雙比特S0N0S結(jié)構(gòu)。
以上結(jié)合附圖比較直觀的描述了本發(fā)明的方法整個工藝流程的操作
過程。在各工藝步驟的描述過程中所述的具體實現(xiàn)方式只是為了便于理解
本發(fā)明，而并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本
發(fā)明的保護(hù)范圍應(yīng)包括那些對于本領(lǐng)域的技術(shù)人員來說顯而易見的變換
或替代以及改形。
權(quán)利要求
1、一種雙比特電荷囚禁器件的制作工藝方法，在半導(dǎo)體P型襯底的兩側(cè)上端部形成源極和漏極，在所述源極和漏極之間半導(dǎo)體襯底的上端面依次成長隔離氧化層和多晶硅，通過光刻和刻蝕該隔離氧化層和多晶硅形成柵極；其特征在于利用濕法刻蝕去除位于柵極和半導(dǎo)體襯底之間的隔離氧化層，形成從該隔離氧化層的兩側(cè)向內(nèi)延伸，位于柵極和半導(dǎo)體襯底之間的底切凹槽；成長氧化硅膜，該氧化硅膜覆蓋所述源極、漏極的上端面，包覆所述的底切凹槽及柵極，并且該底切凹槽內(nèi)全部成長為氧化硅層；刻蝕所述底切凹槽內(nèi)的氧化硅層，形成從該氧化硅層的兩側(cè)向內(nèi)延伸并位于該氧化硅層之間的凹槽；在所述氧化硅膜上成長氮化硅膜，并在所述凹槽內(nèi)全部成長為氮化硅層；刻蝕所述氮化硅膜，去除位于柵極頂部氧化膜上的氮化硅膜，并去除所述源極、漏極處氧化膜上的氮化硅膜，最終在單多晶硅門下面形成雙比特SONOS結(jié)構(gòu)。
2、 如權(quán)利要求1所述的雙比特電荷囚禁器件的制作工藝方法，其特 征在于所述氮化硅膜的厚度為60 120A。
全文摘要
本發(fā)明公開了一種雙比特電荷囚禁器件的制作工藝方法，在半導(dǎo)體襯底上端部形成源極和漏極，在所述源極和漏極之間半導(dǎo)體襯底的上端面依次成長隔離氧化層和多晶硅，通過光刻和刻蝕形成柵極；用濕法刻蝕隔離氧化層，形成位于柵極和半導(dǎo)體襯底之間的底切凹槽；成長氧化硅膜，該氧化硅膜覆蓋所述源極、漏極的上端面，包覆所述的底切凹槽及柵極，刻蝕所述底切凹槽內(nèi)的氧化硅層，形成該氧化硅層之間的凹槽；在所述氧化硅膜上成長氮化硅膜，并在所述凹槽內(nèi)全部成長為氮化硅層；刻蝕所述氮化硅膜，最終在單多晶硅門下面形成雙比特SONOS結(jié)構(gòu)。本發(fā)明能夠有效避免在兩個比特之間產(chǎn)生的干擾。
文檔編號H01L21/336GK101452852SQ200710094389
公開日2009年6月10日 申請日期2007年12月6日 優(yōu)先權(quán)日2007年12月6日
發(fā)明者孫亞亞 申請人:上海華虹Nec電子有限公司