專利名稱：半導體結構的制作方法
技術領域：
本發(fā)明涉及一種半導體結構，特別是涉及一種具有屏蔽訊號干擾效果的半導體結構。
背景技術：
互補式金氧半導體(Complementary Metal Oxide Semiconductor；CMOS)技術目前廣泛應用于集成電路上。隨著互補式金氧半導體技術的提升，微型化的互補式金氧半導體元件廣泛用于半導體工業(yè)，以提高集成電路中晶體管的密度，使獲得更佳的工作效能。除了上述的互補式金氧半導體元件的微型化，多層連結技術(multiple-level interconnect)為另一種可用以提升晶體管密度的方法。隨著上述微型化互補式金氧半導體元件與多層連結技術的使用，亦開始出現(xiàn)了金屬線之間的干擾(crosstalk)現(xiàn)象。
圖1A與圖1B繪示了現(xiàn)有習知中的一種電路的剖面圖與俯視圖。圖1A是為圖1B中線段1A～1A的剖面圖。
在圖1A中，金屬線110與120位于基材100上。線圈130與140分別代表了金屬線110與120中的電流所感應的磁場。線圈130與140的箭號方向代表了感應磁場的方向。在圖1B中，箭頭指示150與160分別代表了金屬線110與120的電流方向。由于金屬線110與120的電流方向的不同，其所產(chǎn)生的磁場方向亦有所不同，例如金屬線110所產(chǎn)生的磁場的方向為逆時針方向，而金屬線120所產(chǎn)生的磁場的方向為順時針方向。在此情形下，金屬線110與120所產(chǎn)生的磁場將會互相干擾，一般稱之為干擾現(xiàn)象。在此現(xiàn)象下，金屬線110與120的電氣性質將受到影響。當金屬線110與120的間隙進一步縮小時，干擾現(xiàn)象將變得更為嚴重，此現(xiàn)象尤其常出現(xiàn)于高密度的集成電路上。
Mezhiba et al.在2002年的電子設計品質國際研討會的論文集(Proceeding of the International Symposium on Quality Electronic Design 2002)中發(fā)表了一篇題目為“Inductive Characteristics of Power Distribution Grids inHigh Speed Integrated Circuits”的論文。在此論文中，一種摘錄電感的程序FastHenry被用以測量電感。由FastHenry所得出的數(shù)據(jù)，可用以評估電流感應所產(chǎn)生的電感。
有鑒于上述現(xiàn)有的半導體結構存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新型的半導體結構，能夠改進一般現(xiàn)有的半導體結構，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)過反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內容
本發(fā)明的主要目的在于，克服現(xiàn)有的半導體結構存在的缺陷，而提供一種新型的半導體結構，所要解決的技術問題是使其具有屏蔽訊號干擾效果，從而更加適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種半導體結構，包含一第一屏蔽線與一第二屏蔽線，位于一基材之上，且該第一屏蔽線與該第二屏蔽線連接一第一電壓；至少一導線，該至少一導線連接一第二電壓，配置于該第一屏蔽線與該第二屏蔽線之間；以及一第一屏蔽層，于該基材上借由至少一第一導體連接該第一屏蔽線與該第二屏蔽線。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的半導體結構，其中所述的第一導體包含至少一具有金屬的中介窗、一傳導線或上述的組合。
前述的半導體結構，其中所述的導線的長度等于該第一屏蔽線及該第二屏蔽線中至少其中之一的長度。
前述的半導體結構，其中所述的導線的長度大于該第一屏蔽線及該第二屏蔽線中至少其中之一的長度。
前述的半導體結構，其中更包含一第二屏蔽層，該第二屏蔽層位于該第一屏蔽線與該第二屏蔽線之上，且通過至少一第二導體連接該第一屏蔽線與該第二屏蔽線。
前述的半導體結構，其中所述的第一屏蔽線、該第二屏蔽線、該第一屏蔽層、該第二屏蔽層、該至少一第一導體以及該至少一第二導體大致圍繞該導線，用以降低該導線的電感，使相對于其他未具有該至少一第一導體、該至少一第二導體、該第一屏蔽層以及該第二屏蔽層的導線，降低約10％或10％以上的電感。
前述的半導體結構，其中所述的半導體結構需滿足至少一個設計上的特征尺寸。
前述的半導體結構，其中更包含至少一輔助圖案，鄰近于該第一屏蔽線或該第二屏蔽線。
前述的半導體結構，其中所述的輔助圖案包含至少一具有金屬的輔助中介窗(dummy via)、一輔助導線或上述的組合。
前述的半導體結構，其中所述的第一電壓為接地電壓或一固定電壓。
前述的半導體結構，其中所述的導線為一訊號線或一電源線。
本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導體結構，包含一訊號線，位于一基材之上；一第一屏蔽層，位于該訊號線之下；以及一第二屏蔽層，位于該訊號線之上，且通過至少一第一導體連接該第一屏蔽層，其中該第一屏蔽層、該第二屏蔽層、該至少一第一導體大致圍繞該訊號線，用以降低該訊號線的一電感，使相對于其他未具有該至少一第一導體、該第一屏蔽層以及該第二屏蔽層的導線，降低約10％以上的該電感。
本發(fā)明的目的及解決其技術問題另外還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導體結構，包含一第一屏蔽線與一第二屏蔽線，位于一基材之上，且該第一屏蔽線與該第二屏蔽線連接一第一電壓；至少一導線，連接一第二電壓，且配置于該第一屏蔽線與該第二屏蔽線之間；一第一屏蔽層，通過位于該第一屏蔽線與該第二屏蔽線之下的至少一第一導體，連接該第一屏蔽線與該第二屏蔽線；以及一第二屏蔽層，通過位于該第一屏蔽線與該第二屏蔽線之上的至少一第二導體，連接該第一屏蔽線與該第二屏蔽線。
借由上述技術方案，本發(fā)明半導體結構至少具有以下優(yōu)點根據(jù)本發(fā)明一實施例中，提出了一種半導體結構。此半導體結構包含第一屏蔽線、第二屏蔽線、導線以及第一屏蔽層。第一屏蔽線與第二屏蔽線位于基材之上且連接一第一電壓。導線位于第一屏蔽線與第二屏蔽線之間，且連接一第二電壓。第一屏蔽層于基材上借由第一導體連接第一屏蔽線與第二屏蔽線，以圍繞導線，借此產(chǎn)生屏蔽的效果。
綜上所述，本發(fā)明具有上述諸多優(yōu)點及實用價值，其不論在產(chǎn)品結構或功能上皆有較大的改進，在技術上有顯著的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的半導體結構具有增進的突出(多項)功效，從而更加適于實用，并具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附圖式的詳細說明如下圖1A～1B是繪示了現(xiàn)有習知中的一種電路的剖面圖與俯視圖。圖1A是為圖1B中線段1A～1A的剖面圖。
圖2A～2F繪示了依照本發(fā)明多個實施例所述的半導體結構的剖面結構示意圖。
圖3為依照本發(fā)明一實施例所述的半導體結構的俯視圖。
圖4A～圖4C繪示了圖2D所示的半導體結構的制造方法的剖面結構圖。
圖5是繪示了本發(fā)明實施例所述的半導體結構應用于各電路區(qū)塊間的情形。
20半導體結構21模擬數(shù)字轉換器22邏輯電路 23數(shù)字模擬轉換器100、200、400基材 110、120金屬線130、140線圈150、160箭頭指示210、410第一屏蔽層 220、420第一介電層221、225、421、425第一導體 221e、225e導體外緣241、441第一屏蔽線 241a第一屏蔽墊241e第一屏蔽線外緣 243、443第二屏蔽線243e第二屏蔽線外緣 245、445導線245a導線墊 250、450第二介電層251、255、451第二導體 260第三介電層270、470第二屏蔽層具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的半導體結構其具體實施方式
、結構、特征及其功效，詳細說明如后。
本發(fā)明所述的實施例中，所使用的比較性詞匯如低于、高于、水平、垂直、之上、之下、頂部、底部等等需搭配所提供的圖示解讀。此類比較性的詞匯僅用以提高敘述的方便性，并非用以限定本發(fā)明的實施例所述的裝置或其操作的方向。
圖2A～2E為依照本發(fā)明實施例所述的半導體結構的剖面結構示意圖。圖3為依照本發(fā)明一實施例所述的半導體結構的俯視圖。為簡化圖示，圖2A～2E與圖3中的交叉排線(cross-hatching)進一步被省略。
圖2A為圖3中的所示的2A～2A線的剖面結構示意圖。圖2A中，第一屏蔽層(first shielding layer)210形成于基材200之上?；?00可以為硅基材、三五族化合物基材、玻璃基材、印刷電路板或其他類似材料的基材。此外，基材200可包含各種可用以提供電性操作的元件。第一屏蔽層210的結構可以為平面狀、網(wǎng)狀、多個長條排列狀或其他可用以屏蔽其他線路對一訊號線進行干擾的結構。在多個實施例中，第一屏蔽層210具有一導電層，此導電層主要由鋁、銅、銅鋁合金、鋁合金、銅合金、鐵合金、鈷合金、鎳合金、多晶硅或其他導電材料所組成。
第一介電層220形成于第一屏蔽層210之上，其材料可為氧化硅、氮化硅、氮氧化硅、低介電材料或其他介電層材料。第一屏蔽線241、第二屏蔽線243以及導線245形成于第一介電層220上。導線245的材料可為鋁、銅、銅鋁合金、多晶硅或其他導電材料。第一屏蔽線241與第二屏蔽線243的組成材料得為鋁、銅、銅鋁合金、鋁合金、銅合金、鐵合金、鈷合金、鎳合金、多晶硅或其他導電材料。第一屏蔽線241與第二屏蔽線243分別借由第一導體221與225連接第一屏蔽層210。第一導體221與225包含至少一具有金屬的中介窗(via)、一導線或前述的組合。第一導體221與225的材料可為鋁、銅、銅鋁合金、鋁合金、銅合金、鐵合金、鈷合金、鎳合金、鎢或其他導電材料。
前述的第一與第二屏蔽線241與243可電性連接一第一電壓，此第一電壓可為一固定電壓或接地電壓(零電壓)。導線245電性連接至一第二電壓，此第二電壓可高于、低于或相等于第一電壓。導線245可為訊號線、電源線(power line)、地線(ground line)、浮接線(floating line)或其他用于電路回路(routing of circuits)的各種導線。在此實施例中，導線245為訊號線。在其他實施例中，在第一與第二屏蔽線241與243間可具有一條以上的導線245，只要這些導線245間不存在嚴重的干擾情形。因此，熟習此技藝者可選擇配置適當數(shù)目的導線245于第一與第二屏蔽線241與243之間，而其他第一與第二屏蔽線241與243的配置方式可參考后續(xù)所述的實施例。
導線245的長度可大于/相等于第一屏蔽線241及第二屏蔽線243中至少其中之一的長度。例如在圖3中，導線245具有長度“a”，大于第一屏蔽線241的長度“b”。在一實施例中，第一屏蔽線241的兩端分別連接到長度分別為“c1”與“c2”的傳導線，用以連接至第一屏蔽墊241a。如此一來，第一屏蔽墊241a與導線245延伸出來的導線墊245a的間距可有效地提高，避免兩者之間出現(xiàn)互相干擾的情形。若第一屏蔽墊241a與導線墊245a無互相干擾的情形出現(xiàn)，也就無須設置「c1」與「c2」長度的導線。在一些實施例中，具有第一與第二屏蔽線241與243以及導線245的半導體結構20，可設置于各電路區(qū)塊(inter-block circuits)之間，用以連接各電路區(qū)塊。
在圖2A的實施例中，第一屏蔽層210位于第一屏蔽線241、第二屏蔽線243以及導線245下方，為一種“底層圍繞”(bottom-surrounded)的形式。換句話說，也就是導線245被同平面的第一與第二屏蔽線241與243以及下方的第一屏蔽層210所圍繞。在另一實施例中，第一屏蔽層210位于第一屏蔽線241、第二屏蔽線243以及導線245之上，為一種“頂部圍繞”(top-surrounded)的形式。換句話說，也就是導線245被同平面的第一與第二屏蔽線241與243以及上方的第一屏蔽層210所圍繞。
在本發(fā)明的實施例中，第一屏蔽層210的結構可以為平面狀或長條狀(未繪示)。上述的第一屏蔽層210的寬度大于或等于第一屏蔽線241的第一屏蔽線外緣241e與第二屏蔽線243的第二屏蔽線外緣243e間的距離。在另一實施例中，第一屏蔽層210的寬度大于或等于第一導體221的導體外緣221e與第一導體225的體導外緣225e間的距離。熟習此技藝者可對第一屏蔽層的寬度做各種的更動，以配合第一導體221與225以及第一與第二屏蔽導線241與243的設計。
在圖2A的實施例中，第一屏蔽線241、第二屏蔽線243以及導線245為共平面。在后續(xù)的實施例的敘述中，前述的第一屏蔽線241、第二屏蔽線243以及導線245可為非共平面的狀態(tài)。
圖2B中，第一與第二屏蔽線241與243以及導線245未形成于同一平面上。第一屏蔽線241與第二屏蔽線243分別位于第一介電層220與第三介電層260上，而位于第一屏蔽線241與第二屏蔽線243之間的導線245則是形成于第二介電層250上。由上述可知，第一屏蔽線241、第二屏蔽線243、第一屏蔽層210、第一導體221與225分別位于不同的位置，用以屏蔽導線245。上述的屏蔽方式，相較于未具有第一屏蔽層210、第一導體221與225的結構，可降低10％以上的導線245感應而產(chǎn)生的電感(inductance)，因此，導線245感應而產(chǎn)生的電感效應可有效地被控制。
延續(xù)上述的討論，當一20GHz的訊號傳輸于圖2A所示的具有屏蔽設計的電路中，經(jīng)由先前技術中所介紹的FastHenry程序所模擬出的導線245的電感約為0.496nH/mm。當相同的20GHz的訊號傳輸于未具有屏蔽設計的第一導線110及第二導線120時(如圖1所示)，第一導線110與第二導線120所感應的電感為0.575nH/mm，高出前述0.496nH/mm的電感16％。由上述可知，上述的半導體結構20可降低約16％因導線245感應而產(chǎn)生的電感，進而有效地控制導線245所感應的電感。
在本發(fā)明一實施例中，第一屏蔽線241、第二屏蔽線243以及導線245可分別形成于多個未相鄰的介電層的表面上(未繪示)。例如第一屏蔽線241可形成于最底層的介電層，第二屏蔽線243可形成于第四層的介電層，而導線245則形成于第六層的介電層(未繪示)。半導體結構20中的第一屏蔽線241、第二屏蔽線243以及導線245可做不同位置的設置。
在圖2C中，第一與第二屏蔽線241與243形成于第二介電層250上，而位于第一與第二蔽屏導線241與243的間的導線245則形成于第一介電層220上。在另一實施例中，第一與第二屏蔽線241與243以共平面的方式位于導線之下(未繪示)。
在圖2D中，半導體結構20更包含了一第二屏蔽層270，位于第二介電層250之上。第二屏蔽層270借由第二導體251與255分別連接第一與第二屏蔽線241與243。在一些實施例中，第二屏蔽層270具有與前述第一屏蔽層210相似的性質，第二介電層250具有與第一介電層220相似的性質，以及第二導體251與255分別具有類似于前述的第一導體221與225的性質，在此不加贅述。
上述的半導體結構20中的第一與第二屏蔽線241與243、第一與第二屏蔽層210與270、第一導體221與225以及第二導體251與255圍繞導線245。前述的半導體結構20可降低10％以上導線245所產(chǎn)生的電感，進而更有效地控制導線感應而產(chǎn)生的電感。
在圖2E中半導體結構20不具有圖2D中的第一與第二屏蔽線241與243，同時此半導體結構20的第一與第二屏蔽層210與270以及第一導體221與225圍繞導線245。由于第一與第二屏蔽層210與270以及第一導體221與225已將導線245有效地圍繞，以阻隔相鄰的導線245間的干擾，因此在此實施例中可不設置第一與第二屏蔽線241與243。
在圖2F中，半導體結構20不具有圖2D中的第一屏蔽線241，同時，第二屏蔽線243位于第一屏蔽層210與第二屏蔽層270之間。第一導體225與第二導體255分別將第二屏蔽線243連接于第一及第二屏蔽層210與270上。第一導體221連接第一與第二屏蔽層210與270。借由上述的設計，可在不具有第一屏蔽線241的情形下，有效地圍繞導線245，用以屏蔽相鄰的導線245之間的干擾現(xiàn)象。
綜上所述，半導體結構中的屏蔽線、屏蔽層以及導體可具有各種不同的組合方式，熟習此技藝者可對半導體結構做各種不同結構的設計，用以符合設計的需求。
在圖3中，半導體結構20更包含了鄰近于第一屏蔽線241或/和第二屏蔽線243的至少一個輔助圖案(dummy pattern)310。此輔助圖案可為至少一個具有金屬的輔助中介窗(dummy via)、至少一個輔助導線或前述的組合。輔助圖案310的組成材料為鋁、銅、銅鋁合金、鎢、鋁合金、銅合金、鐵合金、鈷合金、鎳合金、多晶硅以及其他導電材料。在一些實施例中，輔助圖案310與第一及第二屏蔽線241與243間的空隙尺寸需滿足至少一個設計上的特征尺寸(feature size ofthe design rule)。在一實施例中，輔助圖案310與第一及第二屏蔽線241與243間的空隙尺寸大于一個設計上的特征尺寸，例如可為0.5微米。輔助圖案310的存在可使第一與第二屏蔽線241與243以及導線245的厚度均一性提高，進而提升具有半導體結構20的電路的電氣特性。在一些實施例中，輔助圖案310并非一必要的元件。在另一實施例中，第一與第二屏蔽線241與243可以為非連續(xù)性的線路，例如可以為兩段線路所組成的屏蔽線。熟習此技藝者，可選擇性地在半導體結構20中增加輔助圖案，同時針對此輔助圖案的形狀與圖案進行設計。
在本發(fā)明中一些不具有第一與第二屏蔽線241與243的實施例中，輔助圖案鄰近于圖2D中第一導體221或225，亦或是第二導體251或255，其中兩者間的空隙的尺寸亦需符合設計上的特征尺寸。
由于半導體結構20是用以防止電路中的耦合效應(coupling effect)，因此半導體結構20的尺寸需符合設計上最小的特征尺寸。半導體結構20較佳的尺寸為相當于設計上的特征尺寸，例如，半導體結構20的尺寸大小約在設計上最小的特征尺寸的正負10％內。在特征尺寸的基礎上設計半導體結構20，可使半導體結構20的尺寸大大地縮小。特征尺寸亦可用以測試在特定的位置上半導體結構20的最差情況。當然，并非所有半導體結構20的尺寸都需滿足設計上的特征尺寸。舉例來說，在一些實施例中，半導體結構20可包含第一與第二屏蔽線241與243的寬度的特征尺寸，而非第一屏蔽線241與導線245之間的空隙的特征尺寸，因為此空隙的大小并非前述實施例中的干擾現(xiàn)象的來源。在另一實施例中，半導體結構20可具有對應于第一屏蔽線241與導線245的間隙的特征尺寸以及第二屏蔽線243與導線245的間隙的特征尺寸，而并非第一屏蔽線241與導線245的寬度的特征尺寸。熟悉此技藝者將可輕易地選擇所需的特征尺寸。
圖4A～圖4C繪示了圖2D所示的半導體結構的制造方法的剖面結構圖。圖4A～圖4C所使用的標號為圖2D相對應結構的標號加200。
圖4A中，第一屏蔽層410與第一介電層420依序形成于基材400之上。第一屏蔽層410形成的方法可以為化學氣相沉積法、物理氣相沉積法、電鍍銅法(Electro-Copper Plating；ECP)以及其他可用以形成薄膜的方法。第一介電層420的形成方法可為化學氣相沉積法、物理氣相沉積法或其他可用以形成薄膜的方法。
圖4B中，第一導體421與425的開口(未繪示)可借由圖案化的方式來形成，例如可以為微影制程或蝕刻制程。之后，再將第一導體421興425的材料填入開口中。在填料的過程中，殘留在第一介電層420表面的材料可經(jīng)由其他制程去除，例如可以為化學機械研磨法、回蝕法(etch back)或其他可去除表面殘存材料的方法。第一導體421與425的制作可在同一制程或不同的制程下完成。在一實施例中，兩者的形成是在同一制程下完成。
在完成第一導體421與425的制作后，可使用薄膜沉積的方式，搭配圖案化制程例如微影及蝕刻制程，將第一屏蔽線441、第二屏蔽線443以及導線445形成于第一介電層420之上。在部份實施例中，第一與第二導體421與425、第一與第二屏蔽線441與443以及導線445的形成方法為雙鑲嵌法(dual-damascene process)。第一屏蔽線441、第二屏蔽線443以及導線445可在相同或不同的制程下形成。在一實施例中，第一屏蔽線441、第二屏蔽線443以及導線445在相同的制程下形成。在本發(fā)明中并不對第一屏蔽線441、第二屏蔽線443以及導線445的形成秩序加以限制。
在圖4C中，進一步形成一第二介電層450于圖4B的結構之上。其形成方式可以為化學氣相沉積法、物理氣相沉積法或其他可用以形成薄膜的方法。第二導體451與455形成于第二屏蔽層450中，其形成方式與第一導體421與425的形成方式類似，在此不加贅述。
之后，在第二介電層450的表面上形成第二屏蔽層470，其形成方式可為化學氣相沉積法、物理氣相沉積法或其他可用以形成薄膜的方法。在一些實施例中，第二導體451與455以及第二屏蔽層470可使用雙鑲嵌法來完成。對于第二導體451與455以及第二屏蔽層470的形成方式，本發(fā)明并不加以限制。
圖4A～圖4C所述的步驟為圖2D中的半導體結構的形成方法，同樣的，前述的形成方法亦可用以圖2A～2C、圖2E～2F或其變形的結構，僅需依據(jù)半導體結構的形態(tài)對其形成方法做出相對應的修改。
圖5是繪示了本發(fā)明實施例所述的半導體結構應用于各電路區(qū)塊間的情形。圖5中，半導體結構20設置于各電路區(qū)塊之間，這些電路區(qū)塊可以為模擬數(shù)字轉換器21、邏輯電路22、數(shù)字模擬較換器23以及其他電路區(qū)塊例如放大器(amplifiers)、振蕩器(oscillator)、訊號混合器(mixer)、電荷增壓電路(charge pump circuits)、轉換器(converters)或輸入/輸出電路(input/output circuit)。第一屏蔽線241、第二屏蔽線243以及導線245的長度小于或等于兩個電路區(qū)塊之間所欲布置的線路的長度。前述的圖5僅為半導體結構20的使用方式的例示，并非用于限制其使用方式，而半導體結構20在使用于前述的電路時，亦不限定其數(shù)目，可視設計上的需求來決定其數(shù)目。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
權利要求
1.一種半導體結構，其特征在于，包含一第一屏蔽線與一第二屏蔽線，位于一基材之上，且該第一屏蔽線與該第二屏蔽線連接一第一電壓；至少一導線，該至少一導線連接一第二電壓，配置于該第一屏蔽線與該第二屏蔽線之間；以及一第一屏蔽層，于該基材上借由至少一第一導體連接該第一屏蔽線與該第二屏蔽線。
2.根據(jù)權利要求1所述的半導體結構，其特征在于所述的第一導體包含至少一具有金屬的中介窗、一傳導線或上述的組合。
3.根據(jù)權利要求1所述的半導體結構，其特征在于所述的導線的長度等于該第一屏蔽線及該第二屏蔽線中至少其中之一的長度。
4.根據(jù)權利要求1所述的半導體結構，其特征在于所述的導線的長度大于該第一屏蔽線及該第二屏蔽線中至少其中之一的長度。
5.根據(jù)權利要求1所述的半導體結構，其特征在于其更包含一第二屏蔽層，該第二屏蔽層位于該第一屏蔽線與該第二屏蔽線之上，且通過至少一第二導體連接該第一屏蔽線與該第二屏蔽線。
6.根據(jù)權利要求5所述的半導體結構，其特征在于所述的第一屏蔽線、第二屏蔽線、第一屏蔽層、第二屏蔽層、至少一第一導體以及至少一第二導體大致圍繞該導線，用以降低該導線的電感，使相對于其他未具有該至少一第一導體、該至少一第二導體、該第一屏蔽層以及該第二屏蔽層的導線，降低約10％或10％以上的電感。
7.根據(jù)權利要求1所述的半導體結構，其特征在于所述的半導體結構需滿足至少一個設計上的特征尺寸。
8.根據(jù)權利要求1所述的半導體結構，其特征在于其更包含至少一輔助圖案，鄰近于該第一屏蔽線或該第二屏蔽線。
9.根據(jù)權利要求8所述的半導體結構，其特征在于所述的輔助圖案包含至少一具有金屬的輔助中介窗(dummy via)、一輔助導線或上述的組合。
10.根據(jù)權利要求1所述的半導體結構，其特征在于所述的第一電壓為接地電壓或一固定電壓。
11.根據(jù)權利要求1所述的半導體結構，其特征在于所述的導線為一訊號線或一電源線。
12.一種半導體結構，其特征在于包含一訊號線，位于一基材之上；一第一屏蔽層，位于該訊號線之下；以及一第二屏蔽層，位于該訊號線之上，且通過至少一第一導體連接該第一屏蔽層，其中該第一屏蔽層、該第二屏蔽層、該至少一第一導體大致圍繞該訊號線，用以降低該訊號線的一電感，使相對于其他未具有該至少一第一導體、該第一屏蔽層以及該第二屏蔽層的導線，降低約10％以上的電感。
13.一種半導體結構，其特征在于包含一第一屏蔽線與一第二屏蔽線，位于一基材之上，且該第一屏蔽線與該第二屏蔽線連接一第一電壓；至少一導線，連接一第二電壓，且配置于該第一屏蔽線與該第二屏蔽線之間；一第一屏蔽層，通過位于該第一屏蔽線與該第二屏蔽線之下的至少一第一導體，連接該第一屏蔽線與該第二屏蔽線；以及一第二屏蔽層，通過位于該第一屏蔽線與該第二屏蔽線之上的至少一第二導體，連接該第一屏蔽線與該第二屏蔽線。
全文摘要
本發(fā)明是有關于一種半導體結構，包含了位于基板之上的第一屏蔽線與第二屏蔽線，此第一屏蔽線與第二屏蔽線連接于第一電壓。在第一屏蔽線與第二屏蔽線間具有導線，此導線連結到第二電壓。第一屏蔽層位于基材上，且通過第一導體分別連接第一屏蔽線與第二屏蔽線，以圍繞導線，借此產(chǎn)生屏蔽的效果。
文檔編號H01L23/552GK101071804SQ20071009695
公開日2007年11月14日 申請日期2007年4月19日 優(yōu)先權日2006年5月8日
發(fā)明者陳憲偉, 張智援, 葉子禎, 卓秀英, 張克正, 楊光磊 申請人:臺灣積體電路制造股份有限公司