專利名稱：電阻元件調(diào)節(jié)方法,電阻元件及電流發(fā)生裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對由形成于半導(dǎo)體基板上的阱(well)電阻區(qū)域構(gòu)成的電阻元件的電阻值及電阻溫度特性進(jìn)行調(diào)節(jié)的方法，其電阻值及電阻溫度特性得到調(diào)節(jié)的電阻元件，使用這種電阻元件的電流發(fā)生裝置。
背景技術(shù)：
近年來，為了提高數(shù)字運(yùn)算速度，在不斷使半導(dǎo)體裝置的柵極細(xì)化的同時(shí)，如電源產(chǎn)品所代表的半導(dǎo)體裝置也被使用于模擬用途。
在模擬電路中，半導(dǎo)體裝置的電阻和電容的偏差、還有電阻溫度特性和電阻電壓關(guān)系特性對電路有很大的影響。特別是由于溫度變化造成的特性偏差，有時(shí)候即使在數(shù)字電路中能夠忽略不計(jì)，在模擬電路中卻不能夠忽略不計(jì)。
因此，半導(dǎo)體裝置的電阻溫度特性有必要在全部溫度區(qū)域正?；Ｗ鳛槠浞椒?，使用例如具有不同的電阻溫度特性的兩個(gè)元件構(gòu)成電路，以使其電阻溫度特性相互抵消的方法。下面，參照如圖1所示的實(shí)施例中使用的這樣構(gòu)成的電路進(jìn)行說明。
圖1表示恒電流電路90’。在該圖中，符號44表示運(yùn)算放大器，M1、M2、M3表示相同的成對MOS晶體管，Q1、Q2表示雙極晶體管，X’表示電阻元件。
晶體管M1、M2、M3的各源極連接于同一電源端子38上，形成電流鏡連接。雙極晶體管Q1和Q2具有相同的特性，基極射極間的面積之比采用1∶n(n＞1)。
為使運(yùn)算放大器44的反轉(zhuǎn)輸入端子(-端子)的輸入電壓與非反轉(zhuǎn)輸入端子(+端子)的輸入電壓相等施加負(fù)反饋，為此，在電阻X’的兩端施加雙極晶體管Q1的基極-射極間電壓VBE1和雙極晶體管Q2的基極-射極間電壓VBE2之差ΔVBE。由于晶體管M1、M2、M3形成電流鏡連接，因此各漏極電流相等，為基準(zhǔn)電流I。射極晶體管Q2的飽和電流IS2為射極晶體管Q1的飽和電流IS1的n倍，晶體管M1與M2形成電流鏡連接，因此射極晶體管Q1與Q2各自的射極電流被相等的電流I0旁路，可以用下式表示。
ΔVBE＝VBE1-VBE2＝Vt×ln(I0/IS1)-Vt×ln(I0/IS2)＝Vt×ln(n)……(1)其中，Vt表示熱電壓，Vt＝kT/q。k為玻爾茲曼常數(shù)，T為絕對溫度，q為元電荷電子電量。
這里，k＝1.38×10-13(J/K)，q＝1.6×10-19(C)由于ΔVBE＝I×R，I＝Vt×ln(n)/R，基準(zhǔn)電流I的溫度系數(shù)TC(I)由下式(2)表示。
TC(I)＝1/I×I/T＝TC(Vt)+TC(1/R)＝TC(Vt)-TC(R)……(2)因此，根據(jù)上式(2)，作為基準(zhǔn)的溫度設(shè)為300K，則TC(Vt)為3333ppm/℃。也就是說，通過設(shè)定電阻X’的溫度系數(shù)TC(R)為3333ppm/℃，使基準(zhǔn)電流的溫度系數(shù)TC(I)為0。
這里，電阻X’的溫度系數(shù)TC(R)可以用式(3)求得。
TC(R)＝(RT-RRT)/RRT……(3)RT表示在基準(zhǔn)溫度時(shí)的電阻值，RRT是室溫(例如25℃)時(shí)的電阻值。
作為圖1所示的恒電流電路90’的電阻，采用例如由圖2A，2B所示那樣的阱電阻構(gòu)成的電阻元件。圖2A，2B是顯示由阱電阻元件構(gòu)成的半導(dǎo)體裝置的一個(gè)例子，其中，圖2A是表示形成于半導(dǎo)體基板上的電阻元件的結(jié)構(gòu)平面圖，圖2B是圖2A的F-F位置的剖視圖。
參照圖2A及2B，半導(dǎo)體裝置100包括一基板102，一對側(cè)部分103a，103b，N阱電阻區(qū)域104，分離膜112。
一對側(cè)部分103a，103b各包括接觸區(qū)域106，硅化物層108，及一對觸點(diǎn)110a，110b。
圖2A，2B所示的半導(dǎo)體裝置100在半導(dǎo)體基板102的主表面?zhèn)刃纬蒒阱電阻區(qū)域104，在其兩端部的近旁形成由高濃度的N+擴(kuò)散區(qū)域構(gòu)成的接觸區(qū)域106。在N阱電阻區(qū)域104的兩端部形成由例如STI(Shallow TrenchIsolation；淺槽絕緣)結(jié)構(gòu)的硅氧化膜構(gòu)成的元件分離膜112，以形成電氣分離。在N阱電阻區(qū)域104的接觸區(qū)域106以外的部分也形成元件分離膜112。
專利文獻(xiàn)1 日本特開2000-31269號公報(bào)在圖2A，2B的電阻元件中，為了有效地抑制基板偏差(bias)，對元件分離膜46的形成方法進(jìn)行了仔細(xì)研究，提出了形成深的N阱，以降低阱電阻區(qū)域的電阻值的方法(例如，參照專利文獻(xiàn)1)。
但是，這種方法雖然能夠調(diào)節(jié)阱電阻區(qū)域的電阻值，卻不能調(diào)節(jié)電阻值與溫度的關(guān)系特性。為此，也有人提出了將阱電阻與電阻溫度(依賴)特性不同的別的電阻元件組合，以調(diào)節(jié)作為電阻元件整體的電阻溫度(依賴)特性的方法，但是由于兩種電阻之間的制造工藝造成的偏差的影響，要得到所希望的電阻溫度(依賴)特性是困難的。

發(fā)明內(nèi)容
本發(fā)明就是為解決上述先有技術(shù)所存在的問題而提出來的。本發(fā)明的目的是，提供一種能夠調(diào)節(jié)由形成于半導(dǎo)體基板上的阱電阻構(gòu)成的電阻元件的電阻值與溫度的關(guān)系特性的方法。
本發(fā)明的電阻元件調(diào)節(jié)方法是一種電阻元件的電阻值和電阻溫度(依賴)特性的調(diào)節(jié)方法，所述電阻元件具有形成于半導(dǎo)體基板上的阱電阻區(qū)域、及在該阱電阻區(qū)域內(nèi)相互保持距離形成的接觸區(qū)域，其特征在于，在阱電阻區(qū)域內(nèi)的接觸區(qū)域之間的表面?zhèn)?，形成用于調(diào)節(jié)電阻值和電阻溫度(依賴)特性的擴(kuò)散區(qū)域。
而且，本發(fā)明的電阻元件是利用本發(fā)明的電阻元件調(diào)節(jié)方法調(diào)節(jié)其電阻值與電阻溫度特性的元件，是在阱電阻區(qū)域內(nèi)的接觸區(qū)域之間的表面?zhèn)?，形成有用于調(diào)節(jié)電阻值和電阻溫度特性的擴(kuò)散區(qū)域的電阻元件。
在本發(fā)明的電阻元件調(diào)節(jié)方法和電阻元件中，形成于阱電阻區(qū)域內(nèi)的擴(kuò)散區(qū)域可以是與阱電阻區(qū)域相反導(dǎo)電型的區(qū)域，也可以是與阱電阻區(qū)域相同導(dǎo)電型的區(qū)域。
如果擴(kuò)散區(qū)域?yàn)榕c阱電阻區(qū)域相反導(dǎo)電型，則阱電阻區(qū)域的電阻值減少，如果為與其相同導(dǎo)電型，則阱電阻區(qū)域的電阻值更是減少。
也可以在形成于阱電阻區(qū)域上的擴(kuò)散區(qū)域的表面?zhèn)刃纬晒杌飳?。如此，則能夠進(jìn)一步調(diào)低阱電阻區(qū)域的電阻值。
在本發(fā)明的電阻元件調(diào)節(jié)方法和電阻值中，最好是通過改變阱電阻區(qū)域中的擴(kuò)散區(qū)域占有的面積比例，調(diào)節(jié)電阻元件的電阻值和電阻溫度(依賴)特性。
較好的是，在電阻值和電阻溫度(依賴)特性調(diào)節(jié)用的擴(kuò)散區(qū)域形成之前，在形成阱電阻區(qū)域內(nèi)的擴(kuò)散區(qū)域的區(qū)域周圍形成元件分離膜。
特別是，元件分離膜是對其形成區(qū)域的半導(dǎo)體基板進(jìn)行蝕刻形成凹部，利用在包含凹部的半導(dǎo)體基板上堆積的方法形成絕緣膜，然后利用平坦化處理只在凹部留下絕緣膜而形成的。也就是說，也可以采用將元件分離膜埋入半導(dǎo)體基板的STI結(jié)構(gòu)。通過在STI結(jié)構(gòu)上形成元件分離膜，使半導(dǎo)體基板的表面平坦化。因此，即使對形成元件分離膜的區(qū)域和沒有形成元件分離膜的區(qū)域注入雜質(zhì)離子，也能夠在距離半導(dǎo)體基板表面相同深度的位置上注入雜質(zhì)。由此，在以STI結(jié)構(gòu)形成元件分離膜的情況下，形成阱電阻區(qū)域用的雜質(zhì)注入可以在形成元件分離膜之后進(jìn)行。
而且，如果利用STI結(jié)構(gòu)的元件分離膜劃定擴(kuò)散區(qū)域的形成區(qū)域，則能使擴(kuò)散區(qū)域自我整合地形成，而且能夠防止注入該形成區(qū)域的雜質(zhì)擴(kuò)散到形成區(qū)域的外側(cè)。
用于形成擴(kuò)散區(qū)域的雜質(zhì)注入最好是利用形成半導(dǎo)體基板的其他區(qū)域的元件用的工序。
作為元件分離膜，可以將絕緣膜埋入形成于半導(dǎo)體基板上的凹部而形成，即形成于STI結(jié)構(gòu)上，也可以是LOCOS氧化膜。
作為本發(fā)明的電阻元件可以使用具有多個(gè)阱電阻區(qū)域的元件，作為其一個(gè)例子，可以舉出至少在一個(gè)阱電阻區(qū)域上形成調(diào)節(jié)電阻值和電阻溫度特性用的擴(kuò)散區(qū)域。
本發(fā)明的電流發(fā)生裝置，是具有生成對溫度變化呈固有的關(guān)系特性的電壓的電壓生成部、將由電壓生成裝置生成的電壓施加于兩端的電阻元件、以及相應(yīng)于電壓和電阻元件各自的溫度特性輸出電流的電流輸出部的電流生成裝置，作為電阻元件可使用本發(fā)明的溫度特性調(diào)節(jié)用電阻元件。
本發(fā)明的電阻元件調(diào)節(jié)方法，因?yàn)樵谮咫娮鑵^(qū)域內(nèi)的接觸區(qū)域之間的表面?zhèn)刃纬捎糜谡{(diào)節(jié)電阻值和電阻溫度特性用的擴(kuò)散區(qū)域，所以，能夠形成具有所希望的電阻值和電阻溫度特性的電阻元件。
而且，本發(fā)明的電阻元件，由于通過本發(fā)明的電阻元件調(diào)節(jié)方法，在阱電阻區(qū)域內(nèi)的接觸區(qū)域之間的表面?zhèn)刃纬捎糜谡{(diào)節(jié)電阻值和電阻溫度特性的擴(kuò)散區(qū)域，因此能夠使電阻元件形成具有所希望的電阻值和電阻溫度特性的元件。
如果注入與阱電阻區(qū)域相反導(dǎo)電型的雜質(zhì)形成阱電阻區(qū)域內(nèi)的擴(kuò)散區(qū)域，則能夠使電阻值比未形成擴(kuò)散區(qū)域的情況降低，可使電阻溫度系數(shù)增加。
即使注入與阱電阻區(qū)域相同導(dǎo)電型的雜質(zhì)形成擴(kuò)散區(qū)域，也能夠使電阻值比未形成擴(kuò)散區(qū)域的情況降低，可使電阻溫度系數(shù)增加。
如果在形成阱電阻區(qū)域的擴(kuò)散區(qū)域的表面?zhèn)刃纬晒杌飳?，則由于擴(kuò)散區(qū)域的電阻值降低，電阻元件的電阻值降低，因此可以通過與在阱電阻區(qū)域內(nèi)形成的擴(kuò)散區(qū)域的導(dǎo)電型的組合，在較大的范圍內(nèi)調(diào)節(jié)電阻值和電阻溫度系數(shù)。
根據(jù)已有的技術(shù)，在例如試制階段，電阻元件的電阻值與所希望的電阻值不同的情況下，是通過改變阱電阻區(qū)域的長度和寬度對電阻值進(jìn)行調(diào)節(jié)等，但是如果改變阱電阻區(qū)域，則有必要改變其形成中應(yīng)用的掩模。改變這些掩模需要重新形成照相制版工藝中使用的曝光用標(biāo)線片(reticule)的圖案，十分費(fèi)事。與其相比，如果通過改變阱電阻區(qū)域中的擴(kuò)散區(qū)域占有的面積比例來調(diào)節(jié)電阻元件的電阻值和電阻溫度特性，則不必改變接觸區(qū)域和觸點(diǎn)的形成位置，因此能夠部分減少掩模的變更。也就是說，只要改變阱電阻區(qū)域中形成的電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域形成用的掩模即可。
本發(fā)明的電阻值和電阻溫度特性的調(diào)節(jié)方法，可以特別是通過與將硅化物形成于電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域上的方法的組合，能夠在更大的范圍調(diào)節(jié)電阻值和電阻溫度特性。
如果在電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域形成之前，將元件分離膜形成于形成阱電阻區(qū)域內(nèi)的擴(kuò)散區(qū)域的區(qū)域周圍，則能夠利用元件分離膜劃定擴(kuò)散區(qū)域的形成區(qū)域。
而且由于用STI結(jié)構(gòu)形成元件分離膜，能夠防止雜質(zhì)向著由STI結(jié)構(gòu)的元件分離膜確定的擴(kuò)散區(qū)域的形成區(qū)域外側(cè)擴(kuò)散，因此能夠在所希望的區(qū)域形成擴(kuò)散區(qū)域。這樣，能夠高精度地控制電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域的形成面積，因此能夠提高電阻值和電阻溫度特性的調(diào)節(jié)精度。
為了形成擴(kuò)散區(qū)域而進(jìn)行的雜質(zhì)注入，如果是利用形成相同半導(dǎo)體基板的其他區(qū)域的元件用的工序，則可以不加入形成擴(kuò)散區(qū)域用的專用工序就能夠調(diào)節(jié)電阻值和電阻溫度特性。
根據(jù)本發(fā)明的電流發(fā)生裝置，由于是將本發(fā)明的電阻溫度特性調(diào)節(jié)用的電阻作為電阻元件使用，因此能夠發(fā)生具有所希望的溫度特性的電流。


圖1是表示恒電流電路的結(jié)構(gòu)的一個(gè)例子的電路圖。
圖2A，2B是已有的電阻元件之一例，其中，圖2A是平面圖，圖2B是圖2A的F-F位置的剖視圖。
圖3A，3B表示電阻元件的一個(gè)實(shí)施例，圖3A是平面圖，圖3B是圖3A的A-A位置的剖視圖。
圖4是表示阱電阻區(qū)域的P+擴(kuò)散區(qū)域占有的面積比例與溫度系數(shù)的關(guān)系的曲線。
圖5A-5H是依序表示形成圖3的電阻元件的形成工序的工序剖視圖。
圖6A，6B表示電阻元件的又一實(shí)施例，圖5A是平面圖，圖5B是圖5A的B-B位置的剖視圖。
圖7A，7B表示形成圖6A，6B的電阻元件的形成工序的圖5A-5H的后續(xù)工序剖視圖。
圖8A，8B表示電阻元件的又一實(shí)施例，圖8A是平面圖，圖8B是圖8A的C-C位置的剖視圖。
圖9A-9D表示根據(jù)本發(fā)明的又一實(shí)施例的半導(dǎo)體裝置制作工序。
圖10A，10B表示由兩個(gè)阱電阻區(qū)域構(gòu)成的電阻元件的又一實(shí)施例，其中，圖10A是平面圖，圖10B是圖10A的D-D位置的剖視圖。
圖11A-11J是依序表示電阻元件的形成工序的工序剖視圖。
圖12是表示恒電流電路的結(jié)構(gòu)的一個(gè)例子的電路圖。
圖13A，13B表示電阻元件的又一實(shí)施例，圖13A是平面圖，圖13B是圖13A的E-E位置的剖視圖。
圖14A，14B是表示圖12的恒電流電路的溫度與基準(zhǔn)電流的關(guān)系的關(guān)系圖，圖14A表示溫度-基準(zhǔn)電流I關(guān)系曲線，圖14B表示溫度-電流變化率關(guān)系曲線。
圖15A-15D為用于對具有STI結(jié)構(gòu)的元件分離膜的N型阱電阻區(qū)域的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的試樣概略結(jié)構(gòu)圖，其中，圖15A是已有技術(shù)剖視圖，圖15B是具有N+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖15C是具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖15D是顯示布局的平面圖。
圖16A-16D為對具有由LOCOS氧化膜構(gòu)成的元件分離膜的N型阱電阻區(qū)域的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的試樣概略結(jié)構(gòu)圖。其中，圖16A是已有技術(shù)的剖視圖，圖16B是具有N+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖16C是具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖16D是顯示布局的平面圖。
具體實(shí)施例方式
下面參照附圖詳細(xì)說明本發(fā)明實(shí)施例涉及的數(shù)字照相機(jī)。在以下實(shí)施例中，雖然對構(gòu)成要素，種類，組合，形狀，相對配置等作了各種限定，但是，這些僅僅是例舉，本發(fā)明并不局限于此。
圖3A及圖3B表示阱電阻構(gòu)成的半導(dǎo)體裝置的一個(gè)實(shí)施例，其中圖3A是平面圖，圖3B是圖3A的A-A位置的剖視圖。
在圖3A及圖3B中，半導(dǎo)體裝置1A包括基板2，電阻區(qū)域4，及分離膜12。
電阻區(qū)域4包括一對側(cè)部分3a，3b以及擴(kuò)散區(qū)域14。該一對側(cè)部分3a，3b各包括接觸區(qū)域6，硅化物層8及一對觸點(diǎn)10a，10b。
在P型半導(dǎo)體基板2的主表面?zhèn)刃纬蒒型阱電阻區(qū)域4。在阱電阻區(qū)域4的周圍形成STI結(jié)構(gòu)的硅氧化膜構(gòu)成的元件分離膜12。
在阱電阻區(qū)域4內(nèi)的兩處，相互保持距離地形成高濃度的N+擴(kuò)散區(qū)域，即接觸區(qū)域6。在接觸區(qū)域6上隔著硅化物層8形成例如鎢構(gòu)成的觸點(diǎn)10a，10b。
在阱電阻區(qū)域4內(nèi)的接觸區(qū)域6之間，形成該電阻元件的電阻值和電阻溫度特性調(diào)節(jié)用的P+擴(kuò)散區(qū)域14。在阱電阻區(qū)域4內(nèi)的接觸區(qū)域6和P+擴(kuò)散區(qū)域14以外的區(qū)域的主表面?zhèn)纫残纬蒘TI結(jié)構(gòu)的元件分離膜12。
作為元件分離膜12，除了以STI結(jié)構(gòu)形成的硅氧化膜以外，也可以是利用LOCOS方法形成的LOCOS氧化膜。
本實(shí)施例的電阻元件為了調(diào)節(jié)電阻溫度特性，在阱電阻區(qū)域4內(nèi)形成擴(kuò)散區(qū)域14，因此能夠具有與使用這種電阻元件的電路相應(yīng)的溫度系數(shù)。
本發(fā)明人發(fā)現(xiàn)通過在設(shè)置于阱電阻區(qū)域的兩端部近旁的兩個(gè)接觸區(qū)域之間形成與阱電阻區(qū)域不同的擴(kuò)散區(qū)域，即能夠使由阱電阻區(qū)域構(gòu)成的電阻元件的電阻溫度特性改變。本發(fā)明人還發(fā)現(xiàn)通過改變調(diào)節(jié)電阻溫度特性用的擴(kuò)散區(qū)域在阱電阻區(qū)域占有的面積比例，能夠調(diào)節(jié)電阻溫度(依賴)特性、即電阻溫度系數(shù)。表示這種情況的數(shù)據(jù)示于圖15。
圖4是表示N型阱電阻區(qū)域中P+擴(kuò)散區(qū)域占有的面積比例(％)與電阻元件的電阻溫度系數(shù)(ppm/℃)的關(guān)系曲線。
從這一曲線可以看出，電阻溫度系數(shù)取決于阱電阻區(qū)域中的P+擴(kuò)散區(qū)域占有的面積比例。而如圖2A及2B所示，相對于阱電阻區(qū)域內(nèi)未形成P+擴(kuò)散區(qū)域(面積比例為0％)的情況下的電阻溫度系數(shù)為3350ppm/℃，如果在阱電阻區(qū)域內(nèi)以50％的面積比例形成P+擴(kuò)散區(qū)域，則電阻溫度系數(shù)上升到3600ppm/℃。根據(jù)這一結(jié)果可以明白，通過使N型的阱電阻區(qū)域中的P+擴(kuò)散區(qū)域占有的面積比例增加，可以增加電阻溫度系數(shù)，反之，如果使P+擴(kuò)散區(qū)域占有的面積比例減小，則可以使電阻溫度系數(shù)減小。
由于能夠通過改變在阱電阻區(qū)域4中的擴(kuò)散區(qū)域14占有的面積比例進(jìn)行調(diào)節(jié)，所以能夠得到所希望的溫度系數(shù)。為了得到所希望的電阻值，迄今為止，是采用改變阱電阻區(qū)域的寬度或長度的方法，但是在本實(shí)施例的電阻元件中，只改變阱電阻區(qū)域4內(nèi)的擴(kuò)散區(qū)域14的尺寸就能夠調(diào)節(jié)電阻值，因此沒有必要改變阱電阻區(qū)域4的尺寸。
圖5A-5H是依序表示形成圖3的電阻元件的形成工序的工序剖視圖。
參照圖5A，在步驟S101，在P型半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜16和氮化硅膜18。在整個(gè)氮化硅膜18上涂布抗蝕劑之后，用照相制版技術(shù)形成在元件分離膜的形成區(qū)域上具有開口部的光刻膠掩模20。
參照圖5B，在步驟S102，以光刻膠掩模20為掩模進(jìn)行干蝕刻，在元件分離膜形成區(qū)域上形成有一定深度的矩形凹部。在干蝕刻結(jié)束之后，除去光掩模20。
參照圖5C，在步驟S103，在半導(dǎo)體基板2的整個(gè)主表面?zhèn)壤肅VD法堆積氧化硅膜21。
參照圖5D，在步驟S104，利用例如CMP(化學(xué)機(jī)械拋光)方法機(jī)械研磨，在半導(dǎo)體基板2的主表面上形成的矩形凹部形成元件分離膜12。
參照圖5E，在步驟S105，在半導(dǎo)體基板2的主表面上，用照相制版技術(shù)形成光刻膠掩模22，其在形成阱電阻區(qū)域的區(qū)域具有開口部，以光刻膠掩模22為掩模在形成阱電阻區(qū)域的區(qū)域注入作為雜質(zhì)的磷離子。磷離子注入的條件是，例如劑量2×1013A/cm2，離子注入裝置的輸出電壓為490KeV。在去除光刻膠掩模22之后，進(jìn)行熱擴(kuò)散處理形成N型阱電阻區(qū)域4。
參照圖5F，在步驟S106，在半導(dǎo)體基板2的主表面上，用照相制版技術(shù)形成光刻膠掩模24，其在形成接觸區(qū)域的區(qū)域具有開口部，以光刻膠掩模24作為掩模進(jìn)行砷離子注入。離子注入的條件是，例如劑量4×1015A/cm2，離子注入裝置的輸出電壓為60KeV。在去除光刻膠掩模24之后，進(jìn)行熱擴(kuò)散處理，在阱電阻區(qū)域4的兩端部形成接觸區(qū)域6。
參照圖5G，在步驟S107，在半導(dǎo)體基板2的主表面上，用照相制版技術(shù)形成光刻膠掩模26，其在形成P+擴(kuò)散區(qū)域的區(qū)域具有開口部。以光刻膠掩模26作為掩模，注入雜質(zhì)、例如硼的離子。離子注入的條件是，例如劑量2.5×1015A/cm2，離子注入裝置的輸出電壓為5KeV。
參照圖5H，在步驟S108，在去除光刻膠掩模26之后，進(jìn)行熱擴(kuò)散處理，在阱電阻區(qū)域4的表面?zhèn)鹊慕佑|區(qū)域6之間形成P+擴(kuò)散區(qū)域14。
其后，在接觸區(qū)域6上形成硅化物層8和觸點(diǎn)10a，10b，由此，完成圖3的電阻元件。
上述圖5A-5H表示形成電阻元件專用的工序。但是例如工序圖5F和5G的離子注入可以利用在其他區(qū)域形成的晶體管的源極和漏極的形成用的離子注入工序。這樣一來，不必對已有的電阻元件的形成工序追加新的工序，就能夠調(diào)節(jié)電阻值以及電阻溫度特性。
在本實(shí)施例的形成工序中，是采用CVD法和CMP法用的STI結(jié)構(gòu)形成元件分離膜。但是本發(fā)明不限于此，也可以利用LOCOS法形成LOCOS氧化膜作為元件分離膜12。但是在形成元件分離膜12之后的工序中，為了可靠地防止為形成接觸區(qū)域6和P+擴(kuò)散區(qū)域14而注入的雜質(zhì)擴(kuò)散到所希望的形成區(qū)域的外側(cè)，用STI結(jié)構(gòu)形成元件分離膜12更加理想。
圖6A，6B表示由阱電阻構(gòu)成的電阻元件的又一實(shí)施例，圖6A是平面圖，圖6B是圖6A的B-B位置的剖視圖。
在圖6A及圖6B中，半導(dǎo)體裝置1B包括基板2，電阻區(qū)域4，及分離膜12。
電阻區(qū)域4包括一對側(cè)部分3a，3b以及擴(kuò)散區(qū)域34。該一對側(cè)部分3a，3b各包括接觸區(qū)域6，硅化物層8及一對觸點(diǎn)10a，10b。
該實(shí)施例的電阻元件是在P型半導(dǎo)體基板2的主表面?zhèn)刃纬蒒型阱電阻區(qū)域4。在阱電阻區(qū)域4的周圍形成由STI結(jié)構(gòu)的硅氧化膜構(gòu)成的元件分離膜12，將阱電阻區(qū)域4與其他元件電氣分離(絕緣)。在阱電阻區(qū)域4內(nèi)的兩個(gè)地方相互保持距離地形成作為高濃度的N+擴(kuò)散區(qū)域的接觸區(qū)域6。在接觸區(qū)域6上隔著硅化物層8形成由例如鎢構(gòu)成的觸點(diǎn)10a，10b。
在阱電阻區(qū)域4內(nèi)，在接觸區(qū)域6之間的區(qū)域，形成這種電阻元件的電阻值和電阻溫度特性調(diào)節(jié)用的N+擴(kuò)散區(qū)域34。在圖3的電阻元件中，為了降低阱電阻區(qū)域4的電阻值，使電阻溫度系數(shù)增加，形成P+擴(kuò)散區(qū)域14，但是本實(shí)施例的電阻元件在相同的區(qū)域形成N+擴(kuò)散區(qū)域34。通過形成N+擴(kuò)散區(qū)域34取代P+擴(kuò)散區(qū)域14，可以進(jìn)一步降低電阻元件的電阻值。根據(jù)這樣的電阻元件，通過改變阱電阻區(qū)域4中的N+擴(kuò)散區(qū)域34占有的比例，可以調(diào)節(jié)電阻元件的電阻值和電阻溫度特性，N+擴(kuò)散區(qū)域34占有的比例越是增加則電阻值越低。
參照圖7A，7B，說明根據(jù)本發(fā)明的又一實(shí)施例的半導(dǎo)體裝置1B制作工序。
半導(dǎo)體裝置1B制作工序包括步驟S201-S207。上述圖7A表示步驟S206，上述圖7B表示步驟S207。
步驟S201-S205分別與上述步驟S101-S105相同。
參照圖5A，在步驟S201，在P型半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜16和氮化硅膜18。在整個(gè)氮化硅膜18上涂布抗蝕劑之后，用照相制版技術(shù)形成在元件分離膜的形成區(qū)域上具有開口部的光刻膠掩模20。
參照圖5B，在步驟S202，以光刻膠掩模20為掩模進(jìn)行干蝕刻，在元件分離膜形成區(qū)域上形成有一定深度的矩形凹部。在干蝕刻結(jié)束之后，除去光掩模20。
參照圖5C，在步驟S203，在半導(dǎo)體基板2的整個(gè)主表面?zhèn)壤肅VD法堆積氧化硅膜21。
參照圖5D，在步驟S204，利用例如CMP(化學(xué)機(jī)械拋光)方法機(jī)械研磨，在半導(dǎo)體基板2的主表面上形成的矩形凹部形成元件分離膜12。
參照圖5E，在步驟S205，在半導(dǎo)體基板2的主表面上，用照相制版技術(shù)形成光刻膠掩模22，其在形成阱電阻區(qū)域的區(qū)域具有開口部，以光刻膠掩模22為掩模在形成阱電阻區(qū)域的區(qū)域注入作為雜質(zhì)的磷離子。磷離子注入的條件是，例如劑量2×1013A/cm2，離子注入裝置的輸出電壓為490KeV。在去除光刻膠掩模22之后，進(jìn)行熱擴(kuò)散處理形成N型阱電阻區(qū)域4。
參照圖7A，在步驟S206，在形成阱電阻區(qū)域4的半導(dǎo)體基板2的主表面上形成光刻膠掩模36，光刻膠掩模36在接觸區(qū)域6的形成區(qū)域和N+擴(kuò)散區(qū)域34的形成區(qū)域具有開口部，以光刻膠掩模36作為掩模進(jìn)行雜質(zhì)離子砷離子的注入。離子注入的條件是，例如劑量4×1015A/cm2，離子注入裝置的輸出電壓為60KeV。
參照圖7B，在步驟S207，在去除光刻膠掩模36之后，進(jìn)行熱擴(kuò)散處理，形成接觸區(qū)域6和N+擴(kuò)散區(qū)域34。
其后，在接觸區(qū)域6上形成硅化物層8和觸點(diǎn)10a，10b，完成圖6A，6B的電阻元件。
在本實(shí)施例的工序中，用CVD法和CMP法以STI構(gòu)造形成元件分離膜12，但是本發(fā)明不限于此，也可以利用LOCOS法形成LOCOS氧化膜作為元件分離膜12。但是在形成元件分離膜12之后的工序中，為了可靠地防止為形成接觸區(qū)域6和P+擴(kuò)散區(qū)域14而注入的雜質(zhì)擴(kuò)散到所希望的形成區(qū)域的外側(cè)，用STI結(jié)構(gòu)形成元件分離膜12更加理想。
下面對半導(dǎo)體裝置的又一實(shí)施例進(jìn)行說明。圖8A，8B表示半導(dǎo)體裝置的又一實(shí)施例，圖8A是平面圖，圖8B是圖8A的C-C位置的剖視圖。
半導(dǎo)體裝置1C包括基板2，電阻區(qū)域4，及分離膜12。
電阻區(qū)域4包括一對側(cè)部分3a，3b，擴(kuò)散區(qū)域34，以及硅化物層28。該一對側(cè)部分3a，3b各包括接觸區(qū)域6，硅化物層8及一對觸點(diǎn)10a，10b。
在P型半導(dǎo)體基板2的主表面?zhèn)刃纬衫迷蛛x膜12電氣分離的N型阱電阻區(qū)域4。在阱電阻區(qū)域4內(nèi)的兩個(gè)地方相互保持距離地形成接觸區(qū)域6。在接觸區(qū)域6上隔著硅化物層8形成例如由鎢構(gòu)成的觸點(diǎn)10a，10b。
在阱電阻區(qū)域4內(nèi)，在接觸區(qū)域6之間形成這種電阻元件的電阻值和電阻溫度特性的調(diào)節(jié)用的N+擴(kuò)散區(qū)域34。在N+擴(kuò)散區(qū)域34的表面?zhèn)龋纬衫玮捙c硅反應(yīng)形成的硅化物層28。在形成阱電阻區(qū)域4的接觸區(qū)域4和N+擴(kuò)散區(qū)域34的區(qū)域以外的區(qū)域，形成STI結(jié)構(gòu)的元件分離膜12。
參照圖9A-9D，說明根據(jù)本發(fā)明的又一實(shí)施例的半導(dǎo)體裝置1C制作工序。
半導(dǎo)體裝置1C制作工序包括步驟S301-S311。上述圖9A-9D分別表示步驟S308-S311。
步驟S301-S305分別與上述步驟S101-S105相同，步驟S306-S307分別與上述步驟S206-S207相同。
參照圖5A，在步驟S301，在P型半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜16和氮化硅膜18。在整個(gè)氮化硅膜18上全面涂布抗蝕劑之后，用照相制版技術(shù)在形成了元件分離膜的區(qū)域上形成具有開口部的光刻膠掩模20。
參照圖5B，在步驟S302，以光刻膠掩模20為掩模進(jìn)行干蝕刻，在元件分離膜形成區(qū)域上形成有一定深度的矩形凹部。在干蝕刻結(jié)束之后，除去光掩模20。
參照圖5C，在步驟S303，在半導(dǎo)體基板2的整個(gè)主表面?zhèn)?，利用CVD法堆積氧化硅膜21。
參照圖5D，在步驟S304，利用例如CMP法研磨，在形成于半導(dǎo)體基板2的主表面上的矩形的凹部形成元件分離膜12。
參照圖5E，在步驟S305，在半導(dǎo)體基板2的主表面上，使用照相制版技術(shù)，在形成阱電阻區(qū)域的區(qū)域形成具有開口部的光刻膠掩模22，以光刻膠掩模22為掩模在形成阱電阻區(qū)域的區(qū)域注入作為雜質(zhì)的P(磷)離子。磷離子注入的條件是，例如劑量2×1013A/cm2，離子注入裝置的輸出電壓為490KeV。在去除光刻膠掩模22之后，進(jìn)行熱擴(kuò)散處理形成N型阱電阻區(qū)域4。
參照圖7A，在步驟S306，在半導(dǎo)體基板2的主表面上，使用照相制版技術(shù)，在接觸區(qū)域6的形成區(qū)域和N+擴(kuò)散區(qū)域34的形成區(qū)域形成具有開口部的光刻膠掩模36，以光刻膠掩模36作為掩模進(jìn)行雜質(zhì)離子例如砷離子的注入。離子注入的條件是，例如劑量4×1015A/cm2，離子注入裝置的輸出電壓為60KeV。
參照圖7B，在步驟S307，在去除光刻膠掩模36之后，進(jìn)行熱擴(kuò)散處理，形成接觸區(qū)域6和N+擴(kuò)散區(qū)域34。
參照圖9A，在步驟S308，在半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜30，再在其上，使用照相制版技術(shù)，在接觸區(qū)域6上和N+擴(kuò)散區(qū)域34上形成具有開口部的光刻膠掩模32。
參照圖9B，在步驟S309，以光刻膠掩模32為掩模進(jìn)行蝕刻處理，去除接觸區(qū)域6和N+擴(kuò)散區(qū)域14上的氧化硅膜30，再去除光刻膠掩模32。
參照圖9C，在步驟S310，在半導(dǎo)體基板2的整個(gè)主表面上形成例如鈷等高熔點(diǎn)金屬膜33。作為高熔點(diǎn)金屬膜33，除了鈷以外，只要是鈦、鎳等通常稱為自對準(zhǔn)多晶硅化物(salicide)的，能夠使用于自我整合地形成硅化物層的方法的金屬就可以使用。
參照圖9D，在步驟S311，實(shí)施熱處理，使高熔點(diǎn)金屬膜33與接觸高熔點(diǎn)金屬膜33的硅發(fā)生反應(yīng)，在接觸區(qū)域6上形成硅化物層8，在N+擴(kuò)散區(qū)域34上形成硅化物層28。其后去除未反應(yīng)的高熔點(diǎn)金屬膜33。
在接觸區(qū)域6上的硅化物層8上形成觸點(diǎn)10a，10b，以完成圖8A，8B的電阻元件。
在這一實(shí)施例中，在電阻值和電阻溫度特性調(diào)節(jié)用的N+擴(kuò)散區(qū)域34上形成硅化物層28，以此謀求降低N+擴(kuò)散區(qū)域34的電阻值。這樣，不僅可以改變電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域在阱電阻區(qū)域占有的面積比例，而且通過在電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域上形成硅化物層，也能夠進(jìn)行范圍更大的電阻值調(diào)節(jié)。
如上述形成工序S308-S311所示，作為N+擴(kuò)散區(qū)域34上的硅化物層28的形成工序，因?yàn)槔媒佑|區(qū)域6上的硅化物層8的形成工序，所以不必使工序數(shù)目增加就能夠謀求降低電阻值。
還有，在這一實(shí)施例中，作為N+擴(kuò)散區(qū)域34上的硅化物層28的形成工序，是利用接觸區(qū)域6上的硅化物層8的形成工序，但是本發(fā)明并不限于此，也可以在接觸區(qū)域6上的硅化物層8的形成工序之外追加工序，在N+擴(kuò)散區(qū)域34上形成硅化物層28。雖然未圖示也省略詳細(xì)說明，但可以如圖3所示，在形成P+擴(kuò)散區(qū)域作為電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域的電阻元件中，也可在該P(yáng)+擴(kuò)散區(qū)域上形成硅化物層。
在本實(shí)施例的形成工序中，是采用CVD法和CMP法用STI結(jié)構(gòu)形成元件分離膜12，但是本發(fā)明不限于此，也可以使用LOCOS法形成LOCOS氧化膜作為元件分離膜12。但是，在形成元件分離膜12后的工序中，為了能夠可靠地防止為形成接觸區(qū)域6和N+擴(kuò)散區(qū)域34而注入的雜質(zhì)擴(kuò)散到所希望的形成區(qū)域以外，以STI結(jié)構(gòu)形成元件分離膜更加理想。
下面，對由兩個(gè)阱電阻區(qū)域構(gòu)成的電阻元件的一個(gè)實(shí)施例進(jìn)行說明。圖10A，10B表示由兩個(gè)阱電阻區(qū)域構(gòu)成的電阻元件的又一實(shí)施例，其中，圖10A是平面圖，圖10B是圖10A的D-D位置的剖視圖。
這一實(shí)施例的電阻元件，在P型半導(dǎo)體基板2的主表面?zhèn)鹊膬蓚€(gè)地方相互保持距離地形成利用元件分離膜44電氣分離的兩個(gè)N型阱電阻區(qū)域4a、4b。元件分離膜44除了可以是圖示的STI結(jié)構(gòu)的分離膜外，也可以是由LOCOS法形成的LOCOS氧化膜。
在阱電阻區(qū)域4a內(nèi)的兩個(gè)地方，相互保持距離地形成作為高濃度的N+擴(kuò)散區(qū)域的接觸區(qū)域6a，在接觸區(qū)域6a上隔著硅化物層8a形成例如由鎢構(gòu)成的觸點(diǎn)10a。在相互保持距離的接觸區(qū)域6a之間形成電阻值和電阻溫度特性調(diào)節(jié)用的N+擴(kuò)散區(qū)域46。
在阱電阻區(qū)域4b內(nèi)的兩個(gè)地方，相互保持距離地形成作為高濃度的N+擴(kuò)散區(qū)域的接觸區(qū)域6b，在接觸區(qū)域6b上隔著硅化物層8b形成例如由鎢構(gòu)成的觸點(diǎn)10b。在相互保持距離的接觸區(qū)域6b之間形成電阻值和電阻溫度特性調(diào)節(jié)用的P+擴(kuò)散區(qū)域48。在P+擴(kuò)散區(qū)域48的表面?zhèn)刃纬衫缬赦捄凸铇?gòu)成的硅化物層50。
在阱電阻區(qū)域4a的接觸區(qū)域6a和N+擴(kuò)散區(qū)域46以外的區(qū)域、在阱電阻區(qū)域4b的接觸區(qū)域6b以及P+擴(kuò)散區(qū)域48以外的區(qū)域，形成與阱電阻區(qū)域44和46的周圍所形成的元件分離膜48相同的元件分離膜48。
下面參照圖11A-11J，對圖10A，10B所示的電阻元件的形成方法進(jìn)行說明。圖11A-11J是依序表示電阻元件的形成工序的工序剖視圖。
參照圖11A，在步驟S401，在P型半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜52和氮化硅膜54。再在氮化硅膜54上用照相制版技術(shù)形成在元件分離膜的形成區(qū)域上具有開口部的光刻膠掩模56。
參照圖11B，在步驟S402，以光刻膠掩模56為掩模進(jìn)行干蝕刻，在元件分離膜形成區(qū)域上形成有一定深度的矩形凹部。在干蝕刻結(jié)束之后，除去光掩模56。
參照圖11C，在步驟S403，在半導(dǎo)體基板2的整個(gè)主表面?zhèn)龋肅VD法堆積氧化硅膜58。
參照圖11D，在步驟S404，利用例如CMP法研磨，在形成于半導(dǎo)體基板2的主表面上的矩形凹部形成元件分離膜44。
參照圖11E，在步驟S405，在半導(dǎo)體基板2的主表面上，在形成阱電阻區(qū)域的區(qū)域用照相制版技術(shù)形成具有開口部的光刻膠掩模60，以光刻膠掩模60為掩模在形成阱電阻區(qū)域的區(qū)域注入P(磷)離子。離子注入的條件是，例如劑量2×1013A/cm2，離子注入裝置的輸出電壓為490KeV。在去除光刻膠掩模60之后，進(jìn)行熱擴(kuò)散處理，形成N型阱電阻區(qū)域4a、4b。
參照圖11F，在步驟S406，在半導(dǎo)體基板2的主表面上，使用照相制版技術(shù)形成阱電阻區(qū)域4a和4b的接觸區(qū)域的形成區(qū)域，以及在電阻值和電阻溫度特性調(diào)節(jié)用的N+擴(kuò)散區(qū)域的區(qū)域上形成具有開口部的光刻膠掩模62。以光刻膠掩模62作為掩模進(jìn)行砷離子注入。離子注入的條件是，例如劑量4×1015A/cm2，離子注入裝置的輸出電壓為60KeV。其后，去除光刻膠掩模62，進(jìn)行熱擴(kuò)散處理，形成接觸區(qū)域6a、6b和N+擴(kuò)散區(qū)域46。
參照圖11G，在步驟S407，在半導(dǎo)體基板2的主表面上，用照相制版技術(shù)在形成阱電阻區(qū)域4b的P+擴(kuò)散區(qū)域的區(qū)域形成具有開口部的光刻膠掩模64。以光刻膠掩模64作為掩模，注入B(硼)的離子。離子注入的條件是，例如劑量2.5×1015A/cm2，離子注入裝置的輸出電壓為5KeV。其后，去除光刻膠掩模26，進(jìn)行熱擴(kuò)散處理，在接觸區(qū)域6b之間形成P+擴(kuò)散區(qū)域48。
參照圖11H，在步驟S408，在半導(dǎo)體基板2的整個(gè)主表面上形成氧化硅膜66，再在其上形成硅化物層的區(qū)域，這里，在接觸區(qū)域6a、6b上以及P+擴(kuò)散區(qū)域48上形成具有開口部的光刻膠掩模后，用該光刻膠掩模作為掩模進(jìn)行干蝕刻，僅在未形成硅化物層的區(qū)域，即N+擴(kuò)散區(qū)域46上，才殘留下氧化硅膜66。
參照圖11I，在步驟S409，在包含氧化硅膜66的半導(dǎo)體基板2的整個(gè)表面上，形成例如由鈷構(gòu)成的高熔點(diǎn)金屬膜68。作為高熔點(diǎn)金屬膜68，除了鈷以外，只要是鈦、鎳等通常稱為自對準(zhǔn)多晶硅化物(salicide)的，能夠使用于自我整合地形成硅化物層的方法的金屬就可以使用。
參照圖11J，在步驟S410，利用熱處理，使高熔點(diǎn)金屬膜68與接觸高熔點(diǎn)金屬膜68的硅發(fā)生反應(yīng)，在接觸區(qū)域6a、6b上形成硅化物層8a、8b，在P+擴(kuò)散區(qū)域48上形成硅化物層50。去除未反應(yīng)的高熔點(diǎn)金屬膜68。
其后，在接觸區(qū)域6a、6b上的硅化物層8a、8b上形成觸點(diǎn)10a、10b，完成圖10A，10B的電阻元件。
在上述形成工序中，用于例如工序(f)的N+擴(kuò)散區(qū)域46形成用的離子注入工序和工序(g)的P+擴(kuò)散區(qū)域48形成用的離子注入工序，可以利用用于在半導(dǎo)體基板2的其他區(qū)域形成CMOS晶體管的源極和漏極等其他擴(kuò)散層的形成用的工序。這樣一來，就不需要形成擴(kuò)散區(qū)域46、48用的專用工序，因此不必在已有的形成工序上追加新的工序就能夠調(diào)節(jié)電阻值和電阻溫度特性。
在這一實(shí)施例的形成工序中，用CBT法和CMP法以STI結(jié)構(gòu)形成元件分離膜44，但是本發(fā)明并不限定于此，也可以使用LOCOS法形成LOCOS氧化膜作為元件分離膜44。但是為了可靠地防止在元件分離膜12形成后的工序中用于形成接觸區(qū)域6a、6b、N+擴(kuò)散區(qū)域46或P+擴(kuò)散區(qū)域48而注入的雜質(zhì)擴(kuò)散到所希望的形成區(qū)域以外，用STI結(jié)構(gòu)形成元件分離膜44更為理想。
下面對本發(fā)明的電流發(fā)生裝置的實(shí)施例進(jìn)行說明。
以上實(shí)施例中所示的調(diào)節(jié)電阻值和電阻溫度特性的電阻元件的用途，有例如圖12所示的電流發(fā)生裝置的一實(shí)施例、即恒電流電路。
下面對圖12的恒電流電路90進(jìn)行說明。M1、M2和M3是電流鏡連接的同一對MOS晶體管，晶體管M1、M2和M3的源極通過電源端子38連接于電源電路。晶體管M1通過雙極晶體管Q1接地，晶體管M2通過電阻R、雙極晶體管Q2接地。雙極晶體管Q1和Q2，其基極和集電極接地。雙極晶體管Q1和Q2具有相同特性，但是各自的基極-射極間的面積不同。
在運(yùn)算放大器44的反轉(zhuǎn)輸入端子(-端子)上輸入由雙極晶體管Q1的集電極-射極間電壓引起的電位，非反轉(zhuǎn)輸入端子(+端子)上輸入由雙極晶體管Q2的基極-射極間電壓以及電阻X的兩端上施加的電壓引起的電位。
在這一恒電流電路中，晶體管M1、M2、雙極晶體管Q1、Q2、運(yùn)算放大器44構(gòu)成本發(fā)明的電流發(fā)生器的對溫度變化呈固有相關(guān)性的發(fā)生電壓的電壓生成部，電阻X構(gòu)成電壓生成部生成的電壓施加于兩端的電阻元件，晶體管M3構(gòu)成相應(yīng)于電壓生成部生成的電壓和電阻元件的各自溫度特性輸出電流的電流輸出部。
在這樣的恒電流電路中，如上述(2)式所示，基準(zhǔn)電流I的溫度系數(shù)TC(I)由TC(Vt)與TC(R)之差決定。電阻X采用例如圖3A，3B，6A，6B，8A，8B，10A，10B所示那樣的在阱電阻區(qū)域內(nèi)形成電阻值和電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域的電阻元件，這樣能夠調(diào)節(jié)電阻溫度系數(shù)TC(R)，能夠調(diào)節(jié)基準(zhǔn)電流I的溫度特性。
在這一恒電流電路中，如果在電阻X的阱電阻區(qū)域內(nèi)形成例如圖3A，3B，6A，6B，8A，8B，10A，10B所示那樣對電阻值和電阻溫度特性進(jìn)行調(diào)節(jié)用的擴(kuò)散區(qū)域，用電阻X的溫度特性抵消Vt的溫度特性，則能夠減少溫度對基準(zhǔn)電流I的影響。能夠使輸出電流I與溫度變化無關(guān)地保持恒定。
下面對半導(dǎo)體裝置的又一實(shí)施例進(jìn)行說明。圖13A，13B表示半導(dǎo)體裝置的又一實(shí)施例，圖13A是平面圖，圖13B是圖13A的E-E位置的剖視圖。
半導(dǎo)體裝置1E包括基板2，電阻區(qū)域4，及分離膜12。上述各部分通過與半導(dǎo)體裝置1A相同的工序制作。半導(dǎo)體裝置1E被用于上述恒電流電路90中的電阻X。
在圖13A中，在L×W的阱電阻區(qū)域4內(nèi)形成l×w的P+擴(kuò)散區(qū)域14，例如，具體地說，在80微米×6微米的阱電阻區(qū)域內(nèi)形成70微米×4微米的P+擴(kuò)散區(qū)域的電阻元件。
圖14A，14B是表示圖12的恒電流電路90的溫度(℃)與基準(zhǔn)電流I(微安)關(guān)系的曲線圖，其中，圖14A中橫軸表示溫度(℃)，縱軸表示電流(微安)。在圖14B中，橫軸表示溫度(℃)，縱軸表示電流變化率(％)。這里的電流變化率以溫度為25℃時(shí)的輸出電流值為基準(zhǔn)。在圖14A和14B中，粗實(shí)線表示的曲線a是電阻X如圖13A所示采用在阱電阻區(qū)域4內(nèi)形成面積大的P+擴(kuò)散區(qū)域14。由比曲線a細(xì)的實(shí)線所示的曲線b，作為電阻X，如圖3所示，采用在阱電阻區(qū)域4內(nèi)形成比圖13A的面積小的P+擴(kuò)散區(qū)域14，具體地說，在75微米×6微米的阱電阻區(qū)域內(nèi)形成35微米×4微米的P+擴(kuò)散區(qū)域的電阻元件的情況。虛線多時(shí)的曲線c是電阻X如圖4所示采用阱電阻區(qū)域內(nèi)未形成電阻溫度特性調(diào)節(jié)用的擴(kuò)散區(qū)域的電阻元件的情況。還有，曲線a使用的電阻元件的電阻溫度系數(shù)為3963ppm/℃，曲線b使用的電阻元件的電阻溫度系數(shù)為3734ppm/℃，曲線c使用的電阻元件的電阻溫度系數(shù)為3439ppm/℃。
根據(jù)這些曲線，在電阻元件為已有技術(shù)結(jié)構(gòu)的c的曲線中，基準(zhǔn)電流I由于溫度變化而在0.94微安～1.06微安的范圍內(nèi)變化，25℃時(shí)的輸出電流值為基準(zhǔn)的變化率在-10％～+2％范圍內(nèi)，最大偏差有12％。而阱電阻區(qū)域4內(nèi)形成較大的P+擴(kuò)散區(qū)域14的a曲線，基準(zhǔn)電流I因溫度變化而在1微安～1.05微安的范圍內(nèi)變動，25℃為基準(zhǔn)的變化率在-5.5％～0％的范圍內(nèi)，最大也只有5.5％的偏差。b的曲線也是基準(zhǔn)電流I在0.99微安～1.07微安的范圍內(nèi)變動，25℃為基準(zhǔn)的變化率在-7.5％～+0.5％的范圍內(nèi)，最大也只有8％的偏差。
由此，在電阻元件的阱電阻區(qū)域內(nèi)形成電阻特性調(diào)節(jié)用的擴(kuò)散區(qū)域，調(diào)節(jié)使電阻元件的電阻值和電阻溫度特性，以滿足電路要求，作為電阻X使用，則能夠構(gòu)成即使溫度在比較大的范圍內(nèi)變化也能夠輸出穩(wěn)定電流的電路。
表1所示為對具有STI結(jié)構(gòu)的元件分離膜的N型阱電阻區(qū)域4的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的結(jié)果。
圖15A-15D為用于對具有STI結(jié)構(gòu)的元件分離膜的N型阱電阻區(qū)域的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的試樣概略結(jié)構(gòu)圖，其中，圖15A是已有技術(shù)剖視圖，圖15B表示半導(dǎo)體裝置1B的一實(shí)施例，是具有N+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖15C表示半導(dǎo)體裝置1A的一實(shí)施例，是具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖15D是顯示布局的平面圖。
N型阱電阻區(qū)域4、P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的形成條件如同上述實(shí)施例。這些試樣形成為N型阱電阻區(qū)域4的寬度尺寸作成6μm，接觸區(qū)域6，6之間的距離作成60μm。P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的長度尺寸作成58μm，寬度尺寸作成4μm。元件分離膜12的深度作成深于N型阱電阻區(qū)域4和P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的連接位置。
表1

從表1可以明白，具有N+擴(kuò)散區(qū)域34的結(jié)構(gòu)和具有P+擴(kuò)散區(qū)域14的結(jié)構(gòu)與以往結(jié)構(gòu)相比，可以降低電阻值。這是因?yàn)?，STI結(jié)構(gòu)的元件分離膜12形成的深度深于N型阱電阻區(qū)域4和P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的連接位置的緣故。
具有N+擴(kuò)散區(qū)域34的結(jié)構(gòu)和具有P+擴(kuò)散區(qū)域14的結(jié)構(gòu)的溫度(依賴)系數(shù)(TCR)比較以往技術(shù)的結(jié)構(gòu)都要大。
表2所示為對具有由LOCOS氧化膜構(gòu)成的元件分離膜的N型阱電阻區(qū)域4的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的結(jié)果。
圖16A-16D為對具有由LOCOS氧化膜構(gòu)成的元件分離膜的N型阱電阻區(qū)域的電阻值及電阻溫度(依賴)系數(shù)(TCR)進(jìn)行評價(jià)的試樣概略結(jié)構(gòu)圖。其中，圖16A是已有技術(shù)的剖視圖，圖16B表示半導(dǎo)體裝置1B的一實(shí)施例，是具有N+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖16C表示半導(dǎo)體裝置1A的一實(shí)施例，是具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)剖視圖，圖16D是顯示布局的平面圖。
N型阱電阻區(qū)域4、P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的形成條件如同上述實(shí)施例。這些試樣形成為N型阱電阻區(qū)域4的寬度尺寸作成2μm，接觸區(qū)域6，6之間的距離作成360μm。P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的長度尺寸作成298.8μm，寬度尺寸如同N型阱電阻區(qū)域4的寬度尺寸，作成2μm。元件分離膜13的深度作成淺于N型阱電阻區(qū)域4和P+擴(kuò)散區(qū)域14及N+擴(kuò)散區(qū)域34的連接位置。
表2

從表2可以明白，具有N+擴(kuò)散區(qū)域34的結(jié)構(gòu)與以往結(jié)構(gòu)相比，可以降低電阻值。與此相反，具有P+擴(kuò)散區(qū)域14的結(jié)構(gòu)與以往結(jié)構(gòu)相比，可以提高電阻值?？梢酝茰y，這是因?yàn)?，由于N型阱電阻區(qū)域4和P+擴(kuò)散區(qū)域14的連接深度形成深于由LOCOS氧化模構(gòu)成的元件分離膜13的深度，N型阱電阻區(qū)域4的實(shí)質(zhì)深度尺寸(P+擴(kuò)散區(qū)域14的底面和N型阱電阻區(qū)域4的底面之間尺寸)比較以往技術(shù)的結(jié)構(gòu)變小，因此，可以提高電阻值。
具有N+擴(kuò)散區(qū)域34的結(jié)構(gòu)和具有P+擴(kuò)散區(qū)域14的結(jié)構(gòu)的溫度(依賴)系數(shù)(TCR)比較以往技術(shù)的結(jié)構(gòu)都要小。
通常，作為用于恒電流回路的N型阱電阻區(qū)域的電阻溫度系數(shù)以4000ppm/℃程度為好。在具有由LOCOS氧化膜構(gòu)成的元件分離膜的N型阱電阻的場合，以往技術(shù)結(jié)構(gòu)的電阻溫度系數(shù)(約6000ppm/℃，參照表2的以往技術(shù))則過高。
為對此進(jìn)行完善，將電阻溫度系數(shù)較小的P型阱電阻(電阻溫度系數(shù)約為1700ppm/℃)等與N型阱電阻組合使用，可以綜合達(dá)到目標(biāo)電阻溫度系數(shù)(4000ppm/℃)。
如參照表2及圖16A-16D所說明那樣，因?yàn)楦鶕?jù)在N型阱電阻區(qū)域4具有P+擴(kuò)散區(qū)域14的結(jié)構(gòu)比較以往結(jié)構(gòu)可以提高電阻值，因此，通過在N型阱電阻區(qū)域具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)的采用，在得到希望電阻值的場合，可比較以往技術(shù)減短電阻區(qū)域的長度尺寸，縮小顯示布局。
再有，通過在N型阱電阻區(qū)域具有P+擴(kuò)散區(qū)域的結(jié)構(gòu)的采用，比較以往技術(shù)，由于可減小電阻溫度系數(shù)(參照表2及圖16A-16D)，因此，也可以減小用于完善電阻溫度系數(shù)的電阻元件。
上面參照

了本發(fā)明的實(shí)施例，但本發(fā)明并不局限于上述實(shí)施例。在本發(fā)明技術(shù)思想范圍內(nèi)可以作種種變更，它們都屬于本發(fā)明的保護(hù)范圍。
例如，在本說明書的實(shí)施例中，是在P型半導(dǎo)體基板2上形成N型阱電阻區(qū)域4，但是本發(fā)明不限于此，完全可以形成相反的導(dǎo)電型。
權(quán)利要求
1.一種電阻元件調(diào)節(jié)方法，對電阻元件的電阻值和電阻溫度特性進(jìn)行調(diào)節(jié)，所述電阻元件具有形成于半導(dǎo)體基板上的阱電阻區(qū)域和在該阱電阻區(qū)域內(nèi)相互保持距離形成的接觸區(qū)域，其特征在于在所述阱電阻區(qū)域內(nèi)的所述接觸區(qū)域之間的表面?zhèn)壬希纬捎糜谡{(diào)節(jié)電阻值及電阻溫度特性的擴(kuò)散區(qū)域。
2.根據(jù)權(quán)利要求1所述的電阻元件調(diào)節(jié)方法，其特征在于注入與所述阱電阻區(qū)域相反導(dǎo)電型的雜質(zhì)，形成所述擴(kuò)散區(qū)域。
3.根據(jù)權(quán)利要求1所述的電阻元件調(diào)節(jié)方法，其特征在于注入與所述阱電阻區(qū)域相同導(dǎo)電型的雜質(zhì)，形成所述擴(kuò)散區(qū)域。
4.根據(jù)權(quán)利要求1～3中的任一項(xiàng)所述的電阻元件調(diào)節(jié)方法，其特征在于在所述擴(kuò)散區(qū)域的表面?zhèn)刃纬晒杌飳印?br> 5.根據(jù)權(quán)利要求1～4中的任一項(xiàng)所述的電阻元件調(diào)節(jié)方法，其特征在于通過改變所述擴(kuò)散區(qū)域在所述阱電阻區(qū)域占有的面積比例，調(diào)節(jié)所述電阻值和所述電阻溫度特性。
6.根據(jù)權(quán)利要求1～5中的任一項(xiàng)所述的電阻元件調(diào)節(jié)方法，其特征在于在形成所述擴(kuò)散區(qū)域之前，在形成所述阱電阻區(qū)域內(nèi)的所述擴(kuò)散區(qū)域的區(qū)域的周圍，形成元件分離膜。
7.根據(jù)權(quán)利要求6所述的電阻元件調(diào)節(jié)方法，其特征在于所述元件分離膜如下形成對其形成區(qū)域的半導(dǎo)體基板進(jìn)行蝕刻形成凹部，通過在包含所述凹部的所述半導(dǎo)體基板上堆積的方法形成絕緣膜，然后由平坦化處理僅在所述凹部留下所述絕緣膜。
8.根據(jù)權(quán)利要求7所述的電阻元件調(diào)節(jié)方法，其特征在于所述阱電阻區(qū)域是在形成所述元件分離膜之后注入雜質(zhì)而形成。
9.根據(jù)權(quán)利要求1～8中的任一項(xiàng)所述的電阻元件調(diào)節(jié)方法，其特征在于用于形成所述擴(kuò)散區(qū)域的雜質(zhì)注入，利用了用于形成所述半導(dǎo)體基板其他區(qū)域的元件用的工序。
10.一種電阻元件，具有形成于半導(dǎo)體基板的主表面?zhèn)鹊内咫娮鑵^(qū)域、形成于所述阱電阻區(qū)域內(nèi)相互保持距離的兩個(gè)區(qū)域上的接觸區(qū)域、以及形成于所述接觸區(qū)域上的觸點(diǎn)，其特征在于在所述阱電阻區(qū)域的所述接觸區(qū)域之間的區(qū)域的表面?zhèn)龋纬捎糜谡{(diào)節(jié)電阻值以及電阻溫度特性的擴(kuò)散區(qū)域。
11.根據(jù)權(quán)利要求10所述的電阻元件，其特征在于所述擴(kuò)散區(qū)域是與所述阱電阻區(qū)域的相反導(dǎo)電型。
12.根據(jù)權(quán)利要求10所述的電阻元件，其特征在于所述擴(kuò)散區(qū)域是與所述阱電阻區(qū)域的相同導(dǎo)電型。
13.根據(jù)權(quán)利要求10～12中的任一項(xiàng)所述的電阻元件，其特征在于在所述阱電阻區(qū)域的所述接觸區(qū)域以及與所述擴(kuò)散區(qū)域不同的區(qū)域形成元件分離膜。
14.根據(jù)權(quán)利要求13所述的電阻元件，其特征在于所述元件分離膜是絕緣膜被埋入形成于所述半導(dǎo)體基板上的凹部的分離膜。
15.根據(jù)權(quán)利要求10～14中的任一項(xiàng)所述的電阻元件，其特征在于所述電阻元件具有多個(gè)阱電阻區(qū)域，至少在一個(gè)所述阱電阻區(qū)域上形成用于調(diào)節(jié)電阻值和電阻溫度特性的擴(kuò)散區(qū)域。
16.一種電流發(fā)生裝置，具有生成對溫度變化呈固有的關(guān)系特性的電壓的電壓生成部、將由所述電壓生成裝置生成的電壓施加于兩端的電阻元件、以及相應(yīng)于所述電壓和所述電阻元件各自的溫度特性輸出電流的電流輸出部，其特征在于所述電阻元件使用如權(quán)利要求10～15中的任一項(xiàng)所述的用于溫度特性調(diào)節(jié)的電阻元件。
全文摘要
本發(fā)明的課題是，能夠調(diào)節(jié)由形成于半導(dǎo)體基板上的阱電阻元件構(gòu)成的電阻元件的電阻值和電阻溫度特性。該課題的解決手段是，在阱電阻區(qū)域(4)內(nèi)的兩個(gè)地方形成相互保持間隔的接觸區(qū)域(6)。在該接觸區(qū)域(6)上，隔著硅化物層(8)形成觸點(diǎn)(10a，10b)。在阱電阻區(qū)域(4)內(nèi)的接觸區(qū)域(6)之間，形成調(diào)節(jié)該電阻元件的電阻值及電阻溫度特性用的P+擴(kuò)散區(qū)域(14)。
文檔編號H01L27/04GK101090066SQ20071010901
公開日2007年12月19日 申請日期2007年6月12日 優(yōu)先權(quán)日2006年6月12日
發(fā)明者大塚正也, 阿部博明 申請人:株式會社理光