專利名稱：凹入式柵極金屬氧化物半導(dǎo)體晶體管裝置及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言涉及一種半導(dǎo)體裝置的制作方法。具體而言，本發(fā)明涉及 一 種具有自對(duì)準(zhǔn)形成凹入式柵極(recessed-gate)金屬氧化物半導(dǎo)體 (Metal-Oxide-Semiconductor，簡(jiǎn)稱MOS)晶體管裝置的方法。
背景技術(shù)：
集成電路裝置制作得越來(lái)越小，從而提高工作速度，使得裝置更為便攜， 并降低裝置的制造成本。然而，特定的設(shè)計(jì)存在最小特征尺寸，降低該最小 特征尺寸必然會(huì)損壞裝置之間電學(xué)隔離的完整性以及該裝置的一致工作。例 如，利用具有深溝槽(DT)存儲(chǔ)電容器的垂直金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶 體管(MOSFET)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)裝置(DRAM)的最小特征尺寸約為 70nm 0.15^im。小于該尺寸時(shí)，內(nèi)部電場(chǎng)超過(guò)存儲(chǔ)節(jié)點(diǎn)漏電的上限，這減 小了在可接受水平下的保持時(shí)間。因此需要不同的方法與/或不同的結(jié)構(gòu)以進(jìn) 一步降低集成電路裝置的尺寸。隨著裝置尺寸的不斷縮小，亞微米尺寸MOS晶體管必須克服許多技術(shù) 挑戰(zhàn)。當(dāng)MOS晶體管變得更窄，即其溝道長(zhǎng)度減小時(shí)，例如結(jié)漏電、源極/ 漏極擊穿電壓、和數(shù)據(jù)保持時(shí)間的問題變得更為突出。減小ULSI電路的物理尺寸的一種解決方案是形成凹入式或"溝槽型，， 晶體管，該晶體管的柵電極掩埋在形成于半導(dǎo)體基底內(nèi)的凹槽中。通過(guò)使柵 極延伸到半導(dǎo)體基底內(nèi)，有效地延長(zhǎng)了有效溝道長(zhǎng)度，這種類型的晶體管減 小了少豆溝道效應(yīng)。與在基底表面上形成有柵電極的平面柵極型晶體管不同，凹入式柵極 MOS晶體管在蝕刻至基底內(nèi)的凹陷的側(cè)壁和底面上形成有柵極絕緣層，其 中導(dǎo)電材料填充該凹陷。然而，前述凹入式柵極技術(shù)仍有一些缺點(diǎn)。例如，用于容納MOS晶體以控制干法蝕刻并無(wú)法確保每個(gè)柵極溝槽在晶片中的深淺都完全相同。由于凹槽深度變化，出現(xiàn)閾值電壓控制的問題。此外，溝道寬度變化可能導(dǎo)致驅(qū) 動(dòng)電流不足。另外，需要額外的光掩模以定義現(xiàn)有技術(shù)的凹入式柵極區(qū)域。 這導(dǎo)致了源極/漏極焊盤區(qū)域變化以及接觸電阻增大，因此影響閾值電壓和驅(qū) 動(dòng)電流。發(fā)明內(nèi)容本發(fā)明的一個(gè)目標(biāo)是提供制作自對(duì)準(zhǔn)凹入式柵極MOS晶體管的方法， 以解決前述問題。根據(jù)本發(fā)明，提供了一種凹入式柵極MOS晶體管裝置的制作方法。提 供具有主表面的半導(dǎo)體基底。焊墊氧化物層形成于該主表面上。多個(gè)溝槽裝 置嵌入于該半導(dǎo)體裝置內(nèi)。各個(gè)溝槽裝置被溝槽頂層覆蓋。該溝槽頂層從該 主表面凸出。在該半導(dǎo)體基底上沉積襯墊層。襯墊層覆蓋焊墊層和溝槽頂層。 在襯墊層上沉積硅層。各向異性蝕刻該硅層以在溝槽頂層的側(cè)壁上形成硅間 隙壁。執(zhí)行第一斜角度離子注入工藝，以將摻雜劑注入到位于溝槽頂層一側(cè) 的硅間隙壁。執(zhí)行第二斜角度離子注入工藝，以將摻雜劑注入到位于溝槽頂 層另一側(cè)的硅間隙壁。未被注入的硅間隙壁被選擇性除去，從而在溝槽頂層 的側(cè)壁上形成硅硬掩模。氧化該硅硬掩模以形成氧化物間隙壁。利用該氧化 物間隙壁作為蝕刻硬掩模，干法蝕刻襯墊層、焊墊氧化物層和半導(dǎo)體基底， 由此形成自對(duì)準(zhǔn)溝槽。在溝槽的內(nèi)表面上形成犧牲氧化物層或沉積的絕緣 層。使用摻雜硅層填充該溝槽。執(zhí)行熱處理，從而驅(qū)動(dòng)摻雜硅層的摻雜劑物 質(zhì)擴(kuò)散到半導(dǎo)體基底內(nèi)，由此形成自對(duì)準(zhǔn)擴(kuò)散區(qū)域。除去該摻雜硅層和犧牲 氧化物層。在溝槽的側(cè)壁和底部上形成介電襯墊。執(zhí)行干法蝕刻工藝，從而 蝕刻穿過(guò)位于溝槽底部的介電村墊，且隨后蝕刻至半導(dǎo)體基底內(nèi)，由此形成 將擴(kuò)散區(qū)域分離為源極擴(kuò)散區(qū)域和漏極擴(kuò)散區(qū)域的柵極溝槽。在柵極溝槽的 內(nèi)表面上形成柵極氧化物層。在柵極氧化物層上形成柵極材料層。本發(fā)明的凹入式柵極是通過(guò)自對(duì)準(zhǔn)掩模方法形成。源極/漏極區(qū)域是通過(guò) P+摻雜多晶硅按照自對(duì)準(zhǔn)方式的擴(kuò)散而形成。這些是本發(fā)明的顯著特征。在閱讀參照各個(gè)圖示得到描述的優(yōu)選實(shí)施例的下述詳細(xì)描述之后，本發(fā) 明的這些和其他目標(biāo)對(duì)于本領(lǐng)域普通技術(shù)人員而言將變得顯而易見。


為了能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明 的詳細(xì)說(shuō)明與附圖。然而附圖僅供參考與輔助說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。圖1至15是示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的制作凹入式柵極的自 對(duì)準(zhǔn)方法的示意性剖面視圖。
具體實(shí)施方式
請(qǐng)參閱圖1至15，其繪示的是依據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的一種利用溝 槽頂部氧化物(Trench Top Oxide，又稱為TTO)間隙壁來(lái)形成凹入式柵極MOS 晶體管裝置的自對(duì)準(zhǔn)方法的示意性剖面圖。如圖1所示，提供例如硅基底、 硅外延基底或者絕緣體上硅(SOI)的半導(dǎo)體基底10。隨后在半導(dǎo)體基底10 上沉積焊墊氧化物層12。接著在焊墊氧化物層12上沉積焊墊氮化物層14。焊墊氧化物層12可以通過(guò)熱氧化方法或者利用化學(xué)氣相沉積(CVD) 方法形成。通常，焊墊氧化物層12厚度約為10埃至500埃。焊墊氮化物層 14可以通過(guò)低壓CVD ( LPCVD)或利用任何其他合適的CVD方法形成。 優(yōu)選地，焊墊氮化物層14厚度約為500埃至5000埃。在半導(dǎo)體基底10的存儲(chǔ)器陣列區(qū)100內(nèi)，分別在深溝槽22a和深溝槽 22b內(nèi)形成深溝槽電容器20a和20b。深溝槽電容器20a包含側(cè)壁氧化物介電層24a和摻雜多晶硅層26a。深 溝槽電容器20b包含側(cè)壁氧化物介電層24b和摻雜多晶硅層26b。摻雜多晶 硅層26a和26b分別用作深溝槽電容器20a和20b的一個(gè)電容器電極。為簡(jiǎn)化說(shuō)明，僅在圖中示出了深溝槽電容器20a和20b的上部。應(yīng)該理 解，深溝槽電容器20a和20b還包括用做另 一個(gè)電容器電極的埋入式極板， 其未示于圖中。如圖2所示，進(jìn)行所謂的"單邊埋入導(dǎo)電帶(Single-Sided Buried Strap, 又稱為SSBS)"工藝，在深溝槽電容器20a和20b上分別形成單邊埋入導(dǎo)電 帶28a和28b。隨后，形成溝槽頂部氧化物層(TTO)30a和30b,從而分別覆 蓋單邊埋入導(dǎo)電帶28a和28b。溝槽頂部氧化物層30a和30b >^人半導(dǎo)體基底 10的主表面11凸出。前述的SSBS工藝通常包括步驟將側(cè)壁氧化物介電層以及摻雜多晶硅 層(或者所謂的Poly-2)回蝕刻至第一深度；再填入另一多晶硅層(或所謂的Poly-3);回蝕刻Poly-3至第二深度；在凹槽的內(nèi)側(cè)壁上形成不對(duì)稱的間隙壁； 蝕刻未被該不對(duì)稱間隙壁覆蓋的Poly-3和Poly-2;使用TTO絕緣層填充該 凹槽；以及通過(guò)化學(xué)機(jī)械拋光工藝拋光TTO絕緣層。如圖3所示，在形成SSBS28a和28b后，剝除墊氮化物層14可以使用 本領(lǐng)域已知的方法，例如可采用濕法蝕刻方法，例如浸泡在熱磷酸溶液中， 但不限于此。進(jìn)行例如低壓CVD ( LPCVD)或等離子體增強(qiáng)CVD ( PECVD )的化學(xué) 氣相沉積(CVD)工藝，從而在存儲(chǔ)器陣列區(qū)域100和周邊電路區(qū)域102內(nèi) 的半導(dǎo)體基底10上沉積共形蝕刻終止層42。根據(jù)本發(fā)明優(yōu)選實(shí)施例，蝕刻 終止層42包括氮化硅，其中該蝕刻終止層的厚度約為50埃至500埃，優(yōu)選 為100埃至300埃。進(jìn)行例如LPCVD或PECVD的另 一個(gè)CVD工藝，在蝕刻終止層42上 沉積掩模層44。根據(jù)本發(fā)明優(yōu)選實(shí)施例，掩^^莫層44的厚度約為50埃至500 埃，優(yōu)選為100埃至400埃。請(qǐng)注意，可以使用多晶硅層替代非晶掩模層44。如圖4所示，隨后進(jìn)行各向異性干法蝕刻工藝，蝕刻多晶硅層44，由此 形成圍繞凸出TTO層30a和30b的側(cè)壁的掩模間隙壁44a。進(jìn)行斜角度離子 注入工藝50a，從而注入例如BF2、 P+、 As+、 In+、 Ar+的摻雜劑以及可以導(dǎo) 致注入?yún)^(qū)域和未注入?yún)^(qū)域之間蝕刻速率選擇性的摻雜劑。如圖5所示，進(jìn)行另一斜角度離子注入工藝50b,將例如BF2的摻雜劑 注入TTO層30a和30b另一側(cè)上的掩模間隙壁44a。斜角度離子注入工藝 50a的離子注入方向于斜角度離子注入工藝50b的方向相反。如圖6所示，選擇性蝕刻掩才莫間隙壁44a。從TTO層30a和30b側(cè)壁除 去未摻雜BF2的掩模間隙壁44a，由此形成不對(duì)稱的單側(cè)硅間隙壁44b。注 意，對(duì)稱掩模間隙壁44b的形成不應(yīng)限于優(yōu)選實(shí)施例中所描述的方法?？梢?通過(guò)注入BF2之外的摻雜而完成掩模間隙壁44a的選擇性蝕刻。如圖7所示，進(jìn)行氧化工藝，將掩模間隙壁44b氧化成氧化硅間隙壁54。 間隙壁的體積在氧化之后膨脹。從硅到氧化物的體積膨脹約1.4至1.8倍。如圖8所示，進(jìn)行各向異性干法蝕刻工藝。利用氧化硅間隙壁54作為 蝕刻硬掩模，首先蝕刻暴露的蝕刻終止層42，直到暴露出焊墊氧化物層12 以及TTO層30a和30b的頂面。如圖9所示，隨后進(jìn)行另一各向異性干法蝕刻工藝。利用氧化硅間隙壁及TTO層30a和30b作為蝕刻硬掩模，按照自對(duì)準(zhǔn)的 方式將半導(dǎo)體基底10蝕刻到預(yù)定深度，由此形成片冊(cè)極溝槽60。如圖IO所示，進(jìn)行熱氧化工藝或其他方法，在柵極溝槽60的暴露溝槽 底部和溝槽側(cè)壁上形成犧牲氧化物層72?？梢允褂帽〗殡妼犹娲鸂奚趸?層72,但是不限于氧化物。薄介電層可以是ISSG層、LP-TEOS層或者超薄 SiN層。薄介電層有助于摻雜劑自對(duì)準(zhǔn)擴(kuò)散到基底內(nèi)以形成自對(duì)準(zhǔn)源極/漏極 區(qū)域。根據(jù)工藝要求，可以除去該薄介電層。在形成犧牲氧化物層72之后， 進(jìn)行例如LPCVD或PECVD的CVD工藝，在基底上沉積摻雜多晶硅層74。 用摻雜多晶硅層74填滿柵極溝槽60。摻雜多晶硅層74可以是N型摻雜或 者P型摻雜。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，摻雜多晶硅層74為N型摻雜。如圖11所示，進(jìn)行化學(xué)4幾械拋光(CMP)工藝。利用蝕刻終止層42作 為拋光終止層，拋光摻雜多晶硅層74并提供基底的平坦化表面。然后，進(jìn) 行例如LPCVD或PECVD的CVD工藝，從而在基底10上毯狀沉積氮化硅 層82。接下來(lái)，進(jìn)行下述步驟以定義周邊電路(Support Circuit)區(qū)域內(nèi)的有源 區(qū)(1)沉積硼摻雜硅酸鹽玻璃(BSG)層；(2)沉積多晶硅層；(3)執(zhí)行光刻 和蝕刻工藝以在周邊電路區(qū)域內(nèi)定義有源區(qū)；(4)執(zhí)行氧化工藝以氧化周邊 電路區(qū)域內(nèi)的有源區(qū)；(5)用于淺溝槽隔離的溝槽填充以及化學(xué)機(jī)械拋光。在完成周邊電路區(qū)域內(nèi)的有源區(qū)的定義之后，將周邊電路區(qū)域以光刻膠 (圖未示)覆蓋住，并使存儲(chǔ)器陣列區(qū)IOO打開。執(zhí)行蝕刻工藝，除去存儲(chǔ)器 陣列區(qū)100內(nèi)的氮化硅層82。需注意的是，在制作周邊電路區(qū)域內(nèi)的有源區(qū) 期間使用的熱工藝，同時(shí)使摻雜多晶硅層74內(nèi)部的摻雜劑向外擴(kuò)散，由此 形成摻雜區(qū)域88，如圖12所示。如圖13所示，除去將摻雜多晶硅層74,空出柵極溝槽60。然后，除去 柵極溝槽60內(nèi)的犧牲氧化物層72。接著，在半導(dǎo)體基底10上沉積共形介電 襯墊層92。介電村墊層92均勻地覆蓋柵極溝槽60的內(nèi)表面。如圖14所示，進(jìn)行各向異性干法蝕刻工藝，蝕刻介電襯墊層92。蝕刻 穿過(guò)溝槽底部的介電襯墊層92以暴露柵極溝槽60的底面。該干法蝕刻繼續(xù) 蝕刻?hào)艠O溝槽60的暴露底面至預(yù)定深度。該預(yù)定深度需大于柵極溝槽60底 部的擴(kuò)散區(qū)域88的結(jié)深度，從而將擴(kuò)散區(qū)域88分裂為漏極/源極區(qū)180。由 此形成略微更深的柵極溝槽160。隨后，如圖15所示，通過(guò)采用例如同步蒸汽生長(zhǎng)(ln-Situ Steam Growth, 簡(jiǎn)稱為ISSG)技術(shù)，在柵極溝槽160的暴露溝槽底部以及側(cè)壁上形成柵極氧 化物層110。如特別地指出，由于介電襯墊層92的原因，；慨極溝槽160側(cè)壁 上的柵極氧化物層110厚于溝槽底部上的柵極氧化物層110。柵極溝槽160 側(cè)壁上更厚的氧化物可以降低柵極和漏極/源極摻雜區(qū)180之間的電容，由此 改善MOS晶體管裝置的特性。較厚的柵極氧化物層位于4冊(cè)極溝槽160的側(cè)壁上，但不以位于側(cè)壁上為 限。依據(jù)裝置的實(shí)際需要，較厚的柵極氧化物層可以覆蓋柵極溝槽160側(cè)壁 的一部分、 一冊(cè)極溝槽160的整個(gè)側(cè)壁、或還覆蓋部分底部。最后，在柵極溝槽160內(nèi)填入導(dǎo)電柵極材料層120，例如摻雜多晶硅。 在沉積該摻雜多晶硅之后，進(jìn)行CMP工藝以除去柵極溝槽160外部的過(guò)量 的導(dǎo)電柵極材料120。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種凹入式柵極金屬氧化物半導(dǎo)體晶體管裝置的制作方法，包含提供半導(dǎo)體基底，其中所述半導(dǎo)體基底具有主表面、陣列區(qū)域和周邊電路區(qū)域氧化物層；在所述半導(dǎo)體基底中形成多個(gè)溝槽電容器，其中各個(gè)所述溝槽電容器都被從所述主表面凸出的溝槽頂層所覆蓋；在所述溝槽頂層的側(cè)壁上形成間隙壁掩模單元；使用所述間隙壁掩模單元為蝕刻硬掩模，干法蝕刻所述半導(dǎo)體基底，由此形成自對(duì)準(zhǔn)溝槽；在所述自對(duì)準(zhǔn)溝槽的內(nèi)表面上形成薄介電層；形成摻雜的源極/漏極區(qū)域；在所述自對(duì)準(zhǔn)溝槽的側(cè)壁和底部上形成介電襯墊層；執(zhí)行干法蝕刻以蝕刻穿過(guò)位于所述自對(duì)準(zhǔn)溝槽底部的所述介電襯墊層且隨后蝕刻到所述半導(dǎo)體基底內(nèi)，由此形成將所述摻雜的源極/漏極區(qū)域分裂為源擴(kuò)散區(qū)域和漏擴(kuò)散區(qū)域的柵極溝槽；在所述柵極溝槽的內(nèi)表面上形成柵極氧化物層；以及在所述柵極氧化物層上形成柵極材料層。
2. 如權(quán)利要求1所述的方法，其中所述半導(dǎo)體基底具有形成于所述主 表面上的焊墊氧化物層和焊墊氮化硅層。
3. 如權(quán)利要求l所述的方法，其中所述溝槽頂層包括氧化硅。
4. 如權(quán)利要求1所述的方法，其中在所述溝槽頂層的側(cè)壁上形成所述 間隙壁還包括步驟在所述半導(dǎo)體基底上沉積蝕刻終止層，所述蝕刻終止層覆蓋所述焊墊層 和所述溝槽頂層；在所述蝕刻終止層上沉積掩^^莫層；各向異性蝕刻所述掩模層以在所述溝槽頂層的側(cè)壁上形成掩模間隙壁； 執(zhí)行斜角度離子注入工藝，將摻雜劑注入所述溝槽頂層的兩個(gè)相應(yīng)側(cè)上 的所述掩模間隙壁內(nèi)；執(zhí)行選擇性蝕刻，未摻雜的所述掩模間隙壁被除去；以及 氧化所述多晶硅硬掩模以形成所述間隙壁掩模單元。
5. 如權(quán)利要求l所述的方法，其中所述蝕刻終止層包括氮化硅。
6. 如權(quán)利要求l所述的方法，其中所述蝕刻終止層的厚度介于50埃至 500埃之間。
7. 如權(quán)利要求4所述的方法，其中所述掩模層包括多晶硅或者非晶硅層。
8. 如權(quán)利要求4所述的方法，其中所述掩模層的厚度介于50埃至500埃之間。
9. 如權(quán)利要求4所述的方法，其中所述第一和第二斜角度離子注入工 藝中使用的摻雜劑包括BF2、 P+、 As+、 In+、 Ar+以及可以導(dǎo)致注入?yún)^(qū)域和 未注入?yún)^(qū)域之間蝕刻速率選擇性的摻雜劑。
10. 如權(quán)利要求1所述的方法，其中形成所述摻雜源極/漏極區(qū)域包括步驟使用摻雜硅層填充所述自對(duì)準(zhǔn)溝槽；執(zhí)行熱處理以驅(qū)動(dòng)所述摻雜硅層的摻雜劑物質(zhì)擴(kuò)散到所述半導(dǎo)體基底 內(nèi)，由此形成擴(kuò)散區(qū)域；以及 除去所述摻雜硅層。
11. 一種凹入式柵極金屬氧化物半導(dǎo)體晶體管裝置，包含 基底，其上具有柵極溝槽，其中所述柵極溝槽具有側(cè)壁及底面； 漏極/源極擴(kuò)散區(qū)，設(shè)于所述柵極溝槽的所述側(cè)壁上；柵極溝道區(qū)域，位于所述柵極溝槽的所述底面；柵極氧化物層，形成在所述柵極溝槽的所述側(cè)壁及底面上，其中所述柵 極氧化物層在所述柵極溝槽的側(cè)壁上具有第一厚度，而在所述柵極溝槽的底 面具有第二厚度，且其中所述第一厚度不等于第二厚度；以及柵極導(dǎo)體，嵌入在所述柵極溝槽中。
12. 如權(quán)利要求11所述的凹入式柵極金屬氧化物半導(dǎo)體晶體管裝置， 其中所述第 一厚度大于所述第二厚度。
13. 如權(quán)利要求11所述的凹入式柵極金屬氧化物半導(dǎo)體晶體管裝置， 其中所述柵極導(dǎo)體包含摻雜多晶硅。
全文摘要
本發(fā)明提供一種利用TTO多晶硅間隙壁制作自對(duì)準(zhǔn)柵極溝槽的方法。首先提供半導(dǎo)體基底，其上形成有焊墊氧化物層和焊墊氮化物層。多個(gè)溝槽電容器嵌入該半導(dǎo)體基底的存儲(chǔ)器陣列區(qū)域。各個(gè)溝槽電容器具有從半導(dǎo)體基底主表面凸出的溝槽頂部氧化物(TTO)。多晶硅間隙壁形成于該凸出TTO的兩個(gè)對(duì)立側(cè)上，且該多晶硅間隙壁在氧化之后作為蝕刻硬掩模，用于在緊靠溝槽電容器的位置蝕刻形成凹入式柵極溝槽。
文檔編號(hào)H01L21/3065GK101281886SQ20071010998
公開日2008年10月8日 申請(qǐng)日期2007年6月11日 優(yōu)先權(quán)日2006年4月20日
發(fā)明者李培瑛, 林瑄智, 程謙禮 申請(qǐng)人:南亞科技股份有限公司