專利名稱：溝渠式功率晶體管的制備方法
技術領域：
本發(fā)明涉及一種溝渠式功率晶體管的制備方法，特別涉及一種使用單一 蝕刻掩模定義兩種圖案(陣列區(qū)與溝渠的形狀)的溝渠式功率晶體管的制備方法。
背景技術：
金屬氧化物半導體(Metal-Oxide-Semiconductor， MOS)功率晶體管由于 具有節(jié)省電能及快速切換等優(yōu)點，目前已廣泛取代現(xiàn)有的雙載流子晶體管， 應用于切換式電源供應器及手提式電子裝置等領域。圖1至圖6例示現(xiàn)有功率晶體管的溝渠結(jié)構10的制備方法。首先形成一氧 化硅層14于 一基板12上，其中該基板12包括一N+硅層12A及一N-硅層12B 。 之后，利用^f鼓影工藝形成一光致抗蝕劑層16于該氧化硅層14上，再利用包括 緩沖氫氟酸為蝕刻液進行一濕蝕刻工藝以局部去除未被該光致抗蝕劑層16 覆蓋的氧化硅層14而形成一氧化硅區(qū)塊14',其定義一陣列區(qū)18的圖案，如圖 2所示。參考圖3，將該光致抗蝕劑層16去除之后，進行一沉積工藝以形成一覆 蓋該陣列區(qū)18及該氧化硅區(qū)塊14'的介電層20。該介電層20的制備可先沉積一 原硅酸四乙酉旨(Tetraethoxysilane， TEOS)層，再以約850。C的溫度進行一回火 工藝約15分鐘。之后，利用微影工藝形成一具有多個開口24的光致抗蝕劑層 22于該介電層20上，再進行一蝕刻工藝以局部去除該開口24下方的介電層20 直到該N—硅層12B的表面，如圖4所示。參考圖5，將該光致抗蝕劑層22去除之后，利用該介電層20為蝕刻掩模 ,進行一蝕刻工藝以局部去除未被該介電層20覆蓋的N—硅層12B至一預定深 度形成多個溝渠26于該N—硅層12B之中。之后，將該介電層20去除以完成該 溝渠結(jié)構IO，如圖6所示。惟，該氧化硅區(qū)塊14'亦經(jīng)歷去除該介電層20的濕 蝕刻工藝而被局部蝕刻而減少寬度及厚度，因此必須預留寬度方可補償因蝕 刻而減少的寬度，增加了工藝控管難度。發(fā)明內(nèi)容本發(fā)明的主要目的是提供一種溝渠式功率晶體管的制備方法，其使用單 一蝕刻掩模定義陣列區(qū)與溝渠兩種圖案。為達成上述目的，本發(fā)明提出一種溝渠式功率晶體管的制備方法，首先 形成一具有至少 一開口的第 一掩模于一基板上，再進行一第 一蝕刻工藝以局 部去除該開口下方的基^1而形成至少一溝渠于該基板中。之后，形成一局部 覆蓋該第 一掩模的第二掩模，再進行一第二蝕刻工藝以局部去除未被該第二 掩模覆蓋的第一掩模，而殘留的第一掩模則定義一陣列區(qū)。根據(jù)上述目的，本發(fā)明提出一種溝渠式功率晶體管的制備方法，其首先 形成一具有多個開口的掩模層于一半導體基板上，并局部去除該開口下方的 半導體基板以形成多個以陣列方式設置的溝渠于該半導體基板中。接著，涂 布一覆蓋該掩模層表面的光致抗蝕劑層，并利用曝光顯影工藝定義該光致抗 蝕劑層，再去除未被該光致抗蝕劑層覆蓋的掩模層而形成一氧化硅區(qū)塊，其 定義該陣列區(qū)的圖案并曝露在該陣列區(qū)內(nèi)的半導體基板?，F(xiàn)有技術必須使用兩個膜層分別定義兩個圖案。相對地，本發(fā)明先以該 掩模層定義該溝渠的圖案，再改變該掩模層的形狀以定義該陣列區(qū)的圖案， 亦即本發(fā)明使用單一膜層定義該陣列區(qū)與該溝渠兩種圖案。
圖1至圖6例示現(xiàn)有功率晶體管的溝渠結(jié)構的制備方法；以及 圖7至圖13例示本發(fā)明的溝渠式功率晶體管的制備方法。 附圖標記說明10溝渠結(jié)構12基板12AN+硅層12BN—硅層14氧化硅層14'氧化硅區(qū)塊16光致抗蝕劑層18陣列區(qū)20介電層22光致抗蝕劑層24開口26溝渠40溝渠式功率晶體管42半導體基板42AN+硅層42BN—硅層44掩模層44'掩模區(qū)塊46 溝渠光致抗蝕劑層 48 開口50 溝渠 52 陣列區(qū)54 有源區(qū)域光致抗蝕劑層 56 柵極氧化層58 多晶硅區(qū)塊 60 P摻雜區(qū)62 N+摻雜區(qū) 64 載流子通道具體實施方式
圖7至13例示本發(fā)明的溝渠式功率晶體管40的制備方法。首先進行一介 電層于一半導體基板42上，例如利用熱氧化工藝形成一厚度約6000埃的氧化 硅層，其中該半導體基板42包括一N+硅層42A及一N—硅層42B。之后，利用 微影工藝形成一具有多個開口 48的溝渠光致抗蝕劑層46于該氧化硅層上，再 進行一蝕刻工藝以局部去除該開口 48下方的氧化硅層直到該N -硅層42B的 表面以形成一掩才莫層44。參考圖8，將該溝渠光致抗蝕劑層46去除之后，利用該掩^^莫層44為第一 蝕刻掩模，進行一干蝕刻工藝以局部去除未被該掩模層44覆蓋的N—硅層42B 至一預定深度以形成多個溝渠50于該N—硅層42B之中。之后，進行一熱氧化 工藝以圓弧化該溝渠50的轉(zhuǎn)角，亦即消除尖角以避免完成的溝渠式功率晶體 管40發(fā)生尖端放電現(xiàn)象，如圖9所示。參考圖IO,涂布一覆蓋該掩模層44表面的有源區(qū)域光致抗蝕劑層54，并 利用曝光工藝改變在一陣列區(qū)52內(nèi)的有源區(qū)域光致抗蝕劑層54的分子結(jié)構，未改變的有源區(qū)域光致抗蝕劑層54則局部覆蓋該掩模層44。之后，利用該有 源區(qū)域光致抗蝕劑層54為第二蝕刻掩才莫，進行一濕蝕刻工藝以局部去除未被 該有源區(qū)域光致抗蝕劑層54覆蓋的掩模層44而形成一掩模區(qū)塊44',其定義該 陣列區(qū)52并曝露在該陣列區(qū)52內(nèi)的半導體基板42，如圖11所示。特而言之， 該濕蝕刻工藝使用的蝕刻液包括氫氟酸，其實質(zhì)上只蝕刻氧化硅(掩模層44) ,而不蝕刻單晶硅(N—硅層42B)。參考圖12,進行一熱氧化工藝以形成一柵極氧化層56于溝渠50的內(nèi)壁， 并形成一填滿該溝渠50的多晶硅區(qū)塊58。之后，進行一摻雜工藝以形成一P 摻雜區(qū)60于該N—硅層42B之中，再進行另一摻雜工藝以形成一N +摻雜區(qū)62 于該P纟參雜區(qū)60上而完成該溝渠式功率晶體管40,如圖13所示。特而言之，該多晶硅區(qū)塊58作為柵極，該半導體基板42作為漏極，該N+摻雜區(qū)62則作為 源極，而該溝渠式功率晶體管40的載流子通道64則設置于該TsT硅層42B與該 N+摻雜區(qū)62間的P摻雜區(qū)60內(nèi)且靠近該溝渠50側(cè)壁?，F(xiàn)有技術必須使用該氧化硅層14定義該陣列區(qū)18的圖案，并使用該介電 層20定義該溝渠26的圖案，亦即使用兩個膜層分別定義兩個圖案。相對地， 本發(fā)明先以該掩模層44定義該溝渠50的圖案，再改變該掩模層44的形狀而成 為用以定義該陣列區(qū)52的圖案的掩模區(qū)塊44'，亦即本發(fā)明僅使用單一膜層定 義該陣列區(qū)52與該溝渠50兩種圖案，其省略現(xiàn)有形成該介電層20所需的沉積 工藝及回火工藝。此外，現(xiàn)有技術以該氧化硅區(qū)塊14'定義該陣列區(qū)18的圖案，惟該氧化硅導致寬度減少，因此必須預留寬度方可補償因蝕刻而減少的寬度，明顯增加 了工藝控管難度。相對地，本發(fā)明在完成定義該陣列區(qū)18的掩模區(qū)塊44'之后 ,該掩模區(qū)塊44'在后續(xù)工藝并未再經(jīng)歷任何可減少其寬度的濕蝕刻工藝，因 而寬度維持一定，工藝控制較容易。本發(fā)明的技術內(nèi)容及技術特點已揭示如上，然而本領域技術人員仍可能 基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此， 本發(fā)明的保護范圍應不限于實施例所揭示者，而應包括各種不背離本發(fā)明的 替換及修飾，并為所附權利要求書所涵蓋。
權利要求
1.一種溝渠式功率晶體管的制備方法，包括下列步驟形成具有至少一開口的第一掩模于基板上；進行第一蝕刻工藝，局部去除該開口下方的基板以形成至少一溝渠于該基板中；形成局部覆蓋該第一掩模的第二掩模；以及進行第二蝕刻工藝，局部去除未被該第二掩模覆蓋的第一掩模以定義陣列區(qū)。
2. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中形成具有至少 一開口的第 一掩模于基板上包括形成介電層于該基板上；形成局部覆蓋該介電層的光致抗蝕劑層；以及局部去除未被該光致抗蝕劑層覆蓋的介電層以形成該第 一掩模。
3. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中該第一掩模的 材質(zhì)是氧化硅。
4. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中該第一蝕刻工 藝是干蝕刻工藝。
5. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中形成局部覆蓋 該第 一掩模的第二掩模包括涂布覆蓋該第 一掩模表面的光致抗蝕劑層；利用曝光顯影工藝定義該光致抗蝕劑層而形成該第二掩模。
6. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中該第二掩模的 材質(zhì)是光致抗蝕劑。
7. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中該第二蝕刻工 藝是濕蝕刻工藝。
8. 根據(jù)權利要求7的溝渠式功率晶體管的制備方法，其中該濕蝕刻工藝 使用的蝕刻液包括氫氟酸。
9. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其中該基板包括N4 硅層以及設置于該N+硅層上的N—硅層，而該溝渠設置于該N—硅層之中。
10. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其另包括下列步驟形成柵極氧化層于該溝渠的內(nèi)壁； 形成導電區(qū)塊于該溝渠內(nèi)；以及 形成摻雜區(qū)于該溝渠側(cè)邊的基板中。
11. 根據(jù)權利要求10的溝渠式功率晶體管的制備方法，其中該導電區(qū) 塊包括多晶硅。
12. 根據(jù)權利要求l的溝渠式功率晶體管的制備方法，其另包括進行熱 氧化工藝以圓弧化該溝渠的轉(zhuǎn)角。
13. —種溝渠式功率晶體管的制備方法，包括下列步驟 形成具有多個開口的掩模層于半導體基板上；局部去除該開口下方的半導體基板以形成多個以陣列方式設置的溝渠于該半導體基板中；涂布覆蓋該掩模層表面的有源區(qū)域光致抗蝕劑層； 定義該有源區(qū)域光致抗蝕劑層以局部覆蓋該掩模層；以及 進行濕蝕刻工藝以局部去除未被該有源區(qū)域光致抗蝕劑層覆蓋的掩模層而曝露在該陣列區(qū)內(nèi)的半導體基板。
14. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其中形成具有 多個開口的掩模層于半導體基板上包括形成氧化硅層于該半導體基板上；形成溝渠光致抗蝕劑層以局部覆蓋該氧化硅層；以及局部去除未被該溝渠光致抗蝕劑層覆蓋的氧化硅層。
15. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其中進行干蝕 刻工藝來局部去除該開口下方的半導體基板。
16. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其中該濕蝕刻 工藝使用的蝕刻液包括氫氟酸。
17. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其中該半導體 基板包括N+硅層以及設置于該N+硅層上的N—硅層，而該溝渠設置于該N—硅 層之中。
18. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其另包括下列 步驟形成柵極氧化層于該溝渠的內(nèi)壁；形成導電區(qū)塊于該溝渠內(nèi)；以及 形成摻雜區(qū)于該溝渠側(cè)邊的半導體基板中。
19. 根據(jù)權利要求18的溝渠式功率晶體管的制備方法，其中該導電區(qū)塊包括多晶硅。
20. 根據(jù)權利要求13的溝渠式功率晶體管的制備方法，其另包括進行 熱氧化工藝以圓弧化該溝渠的轉(zhuǎn)角。
全文摘要
一種溝渠式功率晶體管的制備方法，首先形成一具有多個開口的掩模層于一半導體基板上，并局部去除該開口下方的半導體基板以形成多個以陣列方式設置的溝渠于該半導體基板中。接著，涂布一覆蓋該掩模層表面的光致抗蝕劑層。定義該光致抗蝕劑層并去除未被該光致抗蝕劑層覆蓋的掩模層而形成一掩模區(qū)塊，其定義該陣列區(qū)并曝露在該陣列區(qū)內(nèi)的半導體基板。
文檔編號H01L21/336GK101325159SQ20071011006
公開日2008年12月17日 申請日期2007年6月14日 優(yōu)先權日2007年6月14日
發(fā)明者張大慶, 陳武雄, 陳錳宏 申請人:茂德科技股份有限公司