專利名稱：一種制備單電子晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米電子器件及納米加工技術(shù)領(lǐng)域，尤其涉及一種利用底
切(Undercut)技術(shù)制備單電子晶體管的方法。
背景技術(shù)：
以互補(bǔ)式金屬一氧化物一半導(dǎo)體(Complementary Metal-Oxide-Semiconductor ，CMOS)為主流技術(shù)的集成電路一直在遵循"摩爾定律" 迅速發(fā)展。隨著特征尺寸進(jìn)入到納米級，傳統(tǒng)的CMOS技術(shù)面臨著越來越 嚴(yán)重的挑戰(zhàn)，因此基于新原理的納米電子器件成為研究的熱點(diǎn)。
單電子器件是一種基于量子效應(yīng)和庫侖阻塞效應(yīng)，通過操作少數(shù)電子 輸運(yùn)實(shí)現(xiàn)邏輯功能的器件，具有小尺寸、低功耗、高集成度等優(yōu)點(diǎn)，擁有 十分廣闊的應(yīng)用前景。例如可用來制作單電子存儲(chǔ)器、單電子邏輯電路、 電流標(biāo)準(zhǔn)、電阻標(biāo)準(zhǔn)、溫度標(biāo)準(zhǔn)、超靈敏靜電計(jì)、微波或紅外探測器等， 因此，單電子器件已經(jīng)成為未來替代MOS晶體管的重要侯選器件之一。
如圖1所示，圖1為單電子器件的三維結(jié)構(gòu)示意圖。單電子器件的基 本結(jié)構(gòu)包括量子點(diǎn)和隧道結(jié),其中隧道結(jié)5，由連接量子點(diǎn)4以及源漏1、 2 之間的勢壘層組成。當(dāng)勢壘層的電阻足夠大(大于25.8《Q)，而量子點(diǎn)的電 容又足夠小，以致其單電子荷電能大于熱激發(fā)能量時(shí)，則會(huì)產(chǎn)生庫侖阻塞 效應(yīng)。
通常我們是通過尺寸限制效應(yīng)形成隧道結(jié)，也就是說隧道結(jié)勢壘層是 由幾個(gè)納米或者幾十個(gè)納米的量子線連接源漏和庫侖島構(gòu)成的。只有當(dāng)隧 道結(jié)的尺寸足夠小，勢壘層的電阻才足夠大，才能使得單電子晶體管實(shí)現(xiàn) 其邏輯功能。
單電子器件盡管已經(jīng)取得了很大的發(fā)展，但在制備方面依然面臨著很 多的難題。目前制作單電子器件多采用至上向下(top-down)的方法，即 采用電子束直寫和刻蝕技術(shù)制備出納米尺度的庫侖島和隧道結(jié)。由于電子
束曝光有嚴(yán)重的臨近效益影響，所以大尺寸的源漏以及庫侖島之間要制備 出幾個(gè)納米或者幾十個(gè)納米的隧道結(jié)，存在著非常高的技術(shù)難度。
國際上有人為了制備小尺寸的隧道結(jié)，通常在干法刻蝕出圖形后再選 擇干氧氧化的方法，以減小隧道結(jié)的尺寸，形成單電子晶體管?？墒?，這 種干氧氧化的方法會(huì)增加整個(gè)器件的總電容，使得器件要在較低的溫度下 工作。
本發(fā)明提出了一種利用底切(Undercut)技術(shù)制備單電子晶體管的方 法，可以制備出幾十個(gè)納米甚至幾個(gè)納米的隧道結(jié)，改變了原先依賴于干 氧氧化的方法制備小尺寸隧道結(jié)的現(xiàn)狀，開辟了一條新的技術(shù)路線。

發(fā)明內(nèi)容
(一) 要解決的技術(shù)問題
有鑒于此，本發(fā)明的主要目的在于提供一種利用Undercut技術(shù)制備單 電子晶體管的方法，以簡化制作工藝，解決在電子束曝光過程中由于鄰近 效應(yīng)影響無法實(shí)現(xiàn)小尺寸隧道結(jié)的問題。
(二) 技術(shù)方案
為達(dá)到上述目的，本發(fā)明提供了一種制備單電子晶體管的方法，該方 法包括以下步驟
步驟101:對絕緣體上硅SOI襯底的頂層硅進(jìn)行離子注入及快速退火； 步驟102:在SOI襯底上涂敷雙層電子束抗蝕劑，采用電子束直寫曝
光及顯影在電子抗蝕劑中形成單電子晶體管圖形；
步驟103:在形成的單電子晶體管圖形上蒸發(fā)或?yàn)R射金屬材料，作為
刻蝕掩蔽層；
步驟104:剝離蒸發(fā)或?yàn)R射的金屬材料，形成金屬單電子晶體管圖形;
步驟105:利用剝離剩余的金屬作為掩膜，采用反應(yīng)離子干法刻蝕SOI 襯底的頂層硅，將金屬單電子晶體管圖形轉(zhuǎn)移到SOI頂層硅中；
步驟106:采用濕法腐蝕工藝去除作為掩蔽層的金屬；
步驟107:在SOI襯底上涂敷光學(xué)抗蝕劑，對光學(xué)抗蝕劑進(jìn)行光學(xué)曝 光和顯影，在光學(xué)抗蝕劑中形成源、漏、柵電極圖形；
步驟108:蒸發(fā)或?yàn)R射金屬電極材料；
步驟109:剝離蒸發(fā)或?yàn)R射的金屬，并合金形成歐姆電極。 上述方案中，所述步驟101包括在p型、IOO晶向的SOI襯底的頂
層硅中注入P"+離子，注入能量為20keV，注入劑量為lxl015cm—2，然后 在N2氣氛中，在105(TC下快速退火15秒；所述p型、IOO晶向的SOI襯 底從下到上依次由硅基底、375nm厚的埋氧層和50nm厚的頂層硅構(gòu)成。
上述方案中，所述步驟102包括在SOI襯底上依次涂敷100k的 PMMA和350k的PMMA正性電子束抗蝕劑，并采用烘箱在180"C下前烘 一個(gè)小時(shí)；然后采用電子束直寫曝光、顯影在雙層PMMA膠形成庫侖島、 源漏柵，以及連接庫侖島和源漏之間的隧道結(jié)圖形，曝光劑量為2500" c/cm2 3500 u c/cm2,顯影采用MIBK:IPA為1:3的顯影液在室溫下顯影。
上述方案中，步驟103中所述蒸發(fā)或?yàn)R射的金屬材料為金屬A1，厚度 為20nm。
上述方案中，步驟104中所述剝離蒸發(fā)或?yàn)R射的金屬材料采用丙酮超 聲剝離，使得PMMA膠以及其上面的金屬Al脫落，在SOI襯底上形成金 屬單電子晶體管圖形。
上述方案中，步驟105中所述采用反應(yīng)離子干法刻蝕SOI襯底的頂層 硅時(shí)，所選擇的氣體為C2F6和CffiV混合氣體，不僅對SOI材料的表層 硅有腐蝕作用，而且對作為掩蔽層的金屬也有輕微的腐蝕作用，從而進(jìn)一 步減小連接源漏和庫侖島之間的縮頸，減輕電子束曝光中臨近效應(yīng)的影 響。
上述方案中，步驟106中所述濕法腐蝕工藝采用稀的HF酸。
上述方案中，所述步驟107包括涂敷光學(xué)反轉(zhuǎn)抗蝕劑9912、 9918 或AZ5214，涂敷轉(zhuǎn)速為3000rpm，抗蝕劑厚度為1.5jam，然后采用熱板在 IO(TC下前烘IOO秒；然后對光學(xué)抗蝕劑進(jìn)行30秒的光刻機(jī)掩膜曝光，用 熱板在U5。C下烘烤70秒，接著泛曝60秒，最后顯影50秒，去除掉源區(qū)、 漏區(qū)、柵區(qū)正上方的光學(xué)抗蝕劑，形成源、漏、柵電極圖形。
上述方案中，步驟108中所述蒸發(fā)或?yàn)R射金屬電極材料時(shí)采用電子束 蒸發(fā)140nm的Al和20nm的Au。
上述方案中，步驟109包括采用丙酮超聲剝離AZ5214抗蝕劑掩膜
及其上方的金屬，然后在55(TC下在N2中合金20分鐘，形成歐姆接觸電
極，完成單電子晶體管的制備。 (三)有益效果
從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果
1、 利用本發(fā)明，在絕緣體上硅(SOI)襯底上利用電子束曝光雙層膠 工藝以及Undercut技術(shù)，制備出了具有很小尺寸的隧道結(jié)的單電子晶體 管，從而簡化了制作工藝，減小了電子束曝光中鄰近效應(yīng)的影響，解決了 在電子束曝光過程中由于鄰近效應(yīng)影響無法實(shí)現(xiàn)小尺寸隧道結(jié)的問題。
2、 采用本發(fā)明提供的制備單電子晶體管的方法，使用雙層膠工藝， 利用兩種不同的電子束抗蝕劑靈敏度的不一致，在電子束曝光和顯影后在 剖面出現(xiàn)倒T字，實(shí)現(xiàn)納米尺度的小線條的剝離，具有工藝難度低，可實(shí) 行性高，易于大規(guī)模集成的優(yōu)點(diǎn)。
3、 本發(fā)明提供的制備單電子晶體管的方法，克服了電子束曝光過程 中嚴(yán)重的臨近效應(yīng)影響問題，在兩個(gè)大圖形中間形成很好的"縮頸"，為 制備單電子晶體管提供了一種新的方法。這種方法相對于傳統(tǒng)的直接形成 隧道結(jié)單電子器件的方法具有工藝難度低，穩(wěn)定性好，更易于實(shí)現(xiàn)等優(yōu)點(diǎn)。
4、 本發(fā)明提供的制備單電子晶體管的方法，襯底選用SOI材料，與 GaAs等化合物半導(dǎo)體材料相比，用硅材料制作的單電子晶體管能與傳統(tǒng) 的CMOS器件和電路兼容。因此，采用硅材料制作單電子晶體管具有很大 的應(yīng)用潛力。


圖1為單電子器件的三維結(jié)構(gòu)示意圖2為本發(fā)明采用的雙層電子束抗蝕劑工藝的示意圖；其中，圖2-l 為在SOI襯底材料上涂敷雙層電子束抗蝕劑示意圖，圖2-2為雙層電子束 抗蝕劑由于靈敏度的不一致，在曝光顯影后形成的倒T字圖形示意圖3為本發(fā)明采用的Undercut工藝示意圖；即刻蝕過程中所選擇的氣 體不僅對SOI材料的表層硅有腐蝕作用，而且對作為掩蔽層的Al也有輕 微的腐蝕作用，從而起到減小線條的4乍用；
圖4為本發(fā)明提供的制備單電子晶體管的方法流程圖； 圖5為與圖4中步驟對應(yīng)的制備單電子晶體管的工藝流程圖； 圖6為依照本發(fā)明實(shí)施例制備單電子晶體管的工藝流程圖； 圖7為本發(fā)明提供的不同的刻蝕時(shí)間下形成具有不同尺寸的隧道結(jié)的 單電子晶體管的電鏡照片。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí) 施例，并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。
本發(fā)明主要提供了一種利用Undercut技術(shù)制備單電子晶體管的方法。 基于SOI襯底的單電子晶體管主要由庫侖島、隧道結(jié)、源、漏、側(cè)柵等部 分組成，其中隧道結(jié)和庫侖島是形成單電子器件的核心部分。整個(gè)單電子 器件的制備過程的難點(diǎn)也就在于庫侖島和隧道結(jié)的制備。其制備方法主要 采用雙層電子束膠工藝、電子束蒸發(fā)、剝離、干法刻蝕等方法。
由于本發(fā)明提出的單電子器件的隧道結(jié)勢壘層是由尺寸限制效應(yīng)的 量子線形成的，而量子線的一端連接的是源、漏這樣較大尺寸的電極，另 一端連接的是庫侖島，所以在兩邊都是相對大尺寸的圖形的情況下，要形 成中間類似于"縮頸"的隧道結(jié)是比較困難的。本發(fā)明所提出的這種利用 Undercut技術(shù)制備單電子晶體管的方法，克服了電子束曝光過程中嚴(yán)重的 臨近效應(yīng)影響問題，在兩個(gè)大圖形中間形成很好的"縮頸"，為制備單電 子晶體管提供了一種新的方法。這種方法相對于傳統(tǒng)的直接形成隧道結(jié)單 電子器件的方法具有工藝難度低,穩(wěn)定性好，更易于實(shí)現(xiàn)等優(yōu)點(diǎn)。
本發(fā)明采用的雙層電子束抗蝕劑工藝，根據(jù)不同的電子束抗蝕劑對電 子束曝光的敏感度的差別，在電子束抗蝕劑中形成倒T字形貌，更利于納 米尺寸的線條的剝離工藝。其具體的工藝可見圖2，圖2為本發(fā)明采用的 雙層電子束抗蝕劑工藝的示意圖；其中，圖2-l為在SOI襯底材料上涂敷 雙層電子束抗蝕劑示意圖，圖2-2為雙層電子束抗蝕劑由于靈敏度的不一 致，在曝光顯影后形成的倒T字圖形示意圖，這種倒T字圖形在小尺寸圖 形的剝離工藝中發(fā)揮著非常關(guān)鍵的作用。
本發(fā)明采用的樂法刻蝕工藝Undercut技術(shù)，即干法刻蝕中的橫向鉆蝕 來減小電子束曝光過程中臨近效應(yīng)的影響，分別在源漏和庫侖島之間形成 幾十納米甚至幾個(gè)納米的隧道結(jié)。其具體的工藝可見圖3，圖3為本發(fā)明
采用的Undercut工藝示意圖；即刻蝕過程中所選擇的氣體不僅對SOI材料 的表層硅有腐蝕作用，而且對作為掩蔽層的Al也有輕微的腐蝕作用，從 而起到減小線條的作用。
如圖4所示，圖4為本發(fā)明提供的制備單電子晶體管的方法流程圖，
該方法包括以下步驟
步驟101:對SOI襯底的頂層硅進(jìn)行離子注入及快速退火；
與本步驟對應(yīng)的工藝流程見圖5-1，如圖5-1所示，對SOI襯底(從
下到上依次由硅基底、埋氧層和頂層硅三層構(gòu)成)的頂層硅進(jìn)行離子注入， 并快速退火，提高頂層硅的導(dǎo)電性。
步驟102:在SOI襯底上涂敷雙層電子束抗蝕劑，采用電子束直寫曝 光及顯影在電子抗蝕劑中形成單電子晶體管圖形；
與本步驟對應(yīng)的工藝流程見圖5-2和圖5-3，如圖5-2所示，在SOI 襯底上涂敷雙層電子束抗蝕劑，并進(jìn)行相應(yīng)的曝光前烘；如圖5-3所示， 采用電子束直寫曝光及顯影在電子抗蝕劑中形成庫侖島、柵、源、漏以及 連接源漏和庫侖島之間的隧道結(jié)圖形，由于雙層電子束抗蝕靈敏度的不一 致，所以膠的剖面都成倒T字。
步驟103:在形成的單電子晶體管圖形上蒸發(fā)或?yàn)R射金屬材料，作為 刻蝕掩蔽層；
與本步驟對應(yīng)的工藝流程見圖5-4，如圖5-4所示，蒸發(fā)金屬，作為 抗刻蝕的掩蔽層。
步驟104:剝離蒸發(fā)或?yàn)R射的金屬材料，形成金屬單電子晶體管圖形;
與本步驟對應(yīng)的工藝流程見圖5-5，如圖5-5所示，丙酮超聲剝離，形 成金屬的單電子圖形。
步驟105:利用剝離剩余的金屬作為掩膜，采用反應(yīng)離子干法刻蝕SOI 襯底的頂層硅，將金屬單電子晶體管圖形轉(zhuǎn)移到SOI頂層硅中；
與本步驟對應(yīng)的工藝流程見圖5-6，如圖5-6所示，利用金屬圖形作為 .掩膜采用反應(yīng)離子干法刻蝕SOI襯底的頂層硅，從而在頂層硅中形成單電
子圖形。利用所選擇的氣體不僅對SOI材料的表層硅有腐蝕作用，而且對 作為掩蔽層的Al也有輕微的腐蝕作用，從而起到減小連接源漏和庫侖島 之間的"縮頸"作用，減輕電子束曝光中臨近效應(yīng)的影響。 步驟106:采用濕法腐蝕工藝去除作為掩蔽層的金屬；
與本步驟對應(yīng)的工藝流程見圖5-7，如圖5-7所示，采用濕法腐蝕工藝
去除作為掩蔽層的金屬。
步驟107:在SOI襯底上涂敷光學(xué)抗蝕劑，對光學(xué)抗蝕劑進(jìn)行光學(xué)曝 光和顯影，在光學(xué)抗蝕劑中形成源、漏、柵電極圖形；
與本步驟對應(yīng)的工藝流程見圖5-8和圖5-9，如圖5-8所示，在襯底上 涂敷光學(xué)抗蝕劑，并進(jìn)行相應(yīng)的曝光前烘；如圖5-9所示，對光學(xué)抗蝕劑 進(jìn)行光學(xué)曝光和顯影，在光學(xué)抗蝕劑中形成源漏柵電極圖形。
步驟108:蒸發(fā)或?yàn)R射金屬電極材料；
與本步驟對應(yīng)的工藝流程見圖5-10，如圖5-10所示，采用蒸發(fā)或?yàn)R射 方法沉積金屬電極材料，金屬材料的厚的不得超過光學(xué)抗蝕劑的厚度。
步驟109:剝離蒸發(fā)或?yàn)R射的金屬，并合金形成歐姆電極，完成單電 子晶體管的制備；
與本步驟對應(yīng)的工藝流程見圖5-11，如圖5-11所示，采用丙酮超聲剝 離光學(xué)抗蝕劑掩膜及其上方的金屬，然后合金，在頂層硅與金屬材料之間 形成歐姆接觸，完成單電子晶體管的制作。
基于圖4和圖5所述的制備單電子晶體管的方法，以下結(jié)合具體的實(shí) 施例對本發(fā)明制備單電子晶體管的方法進(jìn)一步詳細(xì)說明。 實(shí)施例
如圖6-l所示，對p型、(100)晶向的SOI襯底(從下到上依次由硅基 底、375nm厚的埋氧層和50nm厚的頂層硅三層構(gòu)成)的頂層硅進(jìn)行注入？31+ 離子，注入能量為20keV，注入劑量為lxlO"cnT2，然后在N2氣氛中，在 105(TC下快速退火15秒。
如圖6-2所示，在SOI襯底上依次涂敷100KPMMA和350KPMMA電子 束抗蝕劑，并采用烘箱在18(TC下前烘一個(gè)小時(shí)。
如圖6-3所示，采用電子束直寫曝光、顯影在雙層PMMA膠形成庫侖
島，源漏柵，以及連接庫侖島和源漏之間的隧道結(jié)圖形，曝光劑量為2500
u c/cm2 3500u c/cm2。顯影采用MIBK:IPA(1:3)顯影液在室溫下顯影。 如圖6-4所示，采用電子束蒸發(fā)一薄層A1，厚度為20nm。 如圖6-5所示，采用丙酮超聲剝離，使得PMMA膠以及其上面的金屬
Al脫落，在SOI襯底上形成單電子晶體管圖形。
如圖6-6所示，采用反應(yīng)離子刻蝕，由金屬A1作掩蔽，在SOI襯底
的頂層硅中形成單電子晶體管圖形。由于所選擇的刻蝕氣體CHF3和C2F6
不僅對SOI材料的表層硅有腐蝕作用，而且對作為掩蔽層的Al也有輕微
的腐蝕作用，從而起到減小連接源漏和庫侖島之間的"縮頸"作用，進(jìn)一
步減輕電子束曝光中臨近效應(yīng)的影響；
如圖6-7所示，采用稀的HF酸濕法腐蝕去除作為掩蔽層的金屬Al; 如圖6-8所示,涂敷AZ5214光學(xué)反轉(zhuǎn)抗蝕劑，涂敷轉(zhuǎn)速為3000ipm，抗
蝕劑厚度為1.5pm，然后采用熱板在10(TC下前烘100秒。
如圖6-9所示，對AZ5214光學(xué)抗蝕劑進(jìn)行30秒的光刻機(jī)掩膜曝光，
然后用熱板在115t:下烘烤70秒，接著泛曝60秒，最后顯影50秒。通過
顯影，去除掉源區(qū)、漏區(qū)、柵區(qū)正上方的光學(xué)抗蝕劑。
如圖6-10所示，電子束蒸發(fā)140nm的Al和20nm的Au。
如圖6-11所示,采用丙酮超聲剝離AZ5214抗蝕劑掩膜及其上方的金 屬，然后在55CTC下在N2中合金20分鐘，形成歐姆接觸電極，完成單電 子晶體管的制備。
依照上述圖6-1至圖6-11所述的實(shí)施例，圖7示出了本發(fā)明提供的不 同的刻蝕時(shí)間下形成具有不同尺寸的隧道結(jié)的單電子晶體管的電鏡照片。
以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種制備單電子晶體管的方法，其特征在于，該方法包括以下步驟步驟101對絕緣體上硅SOI襯底的頂層硅進(jìn)行離子注入及快速退火；步驟102在SOI襯底上涂敷雙層電子束抗蝕劑，采用電子束直寫曝光及顯影在電子抗蝕劑中形成單電子晶體管圖形；步驟103在形成的單電子晶體管圖形上蒸發(fā)或?yàn)R射金屬材料，作為刻蝕掩蔽層；步驟104剝離蒸發(fā)或?yàn)R射的金屬材料，形成金屬單電子晶體管圖形；步驟105利用剝離剩余的金屬作為掩膜，采用反應(yīng)離子干法刻蝕SOI襯底的頂層硅，將金屬單電子晶體管圖形轉(zhuǎn)移到SOI頂層硅中；步驟106采用濕法腐蝕工藝去除作為掩蔽層的金屬；步驟107在SOI襯底上涂敷光學(xué)抗蝕劑，對光學(xué)抗蝕劑進(jìn)行光學(xué)曝光和顯影，在光學(xué)抗蝕劑中形成源、漏、柵電極圖形；步驟108蒸發(fā)或?yàn)R射金屬電極材料；步驟109剝離蒸發(fā)或?yàn)R射的金屬，并合金形成歐姆電極。
2、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 所述步驟101包括在p型、100晶向的SOI襯底的頂層硅中注入P"+離子，注入能量為 20keV，注入劑量為lxio15cm—2，然后在N2氣氛中，在105(TC下快速退火 15秒；所述p型、100晶向的SOI襯底從下到上依次由硅基底、375nm厚 的埋氧層和50nm厚的頂層硅構(gòu)成。
3、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 所述步驟102包括在SOI襯底上依次涂敷100k的PMMA和350k的PMMA正性電子束 抗蝕劑，并采用烘箱在18(TC下前烘一個(gè)小時(shí)；然后采用電子束直寫曝光、 顯影在雙層PMMA膠形成庫侖島、源漏柵，以及連接庫侖島和源漏之間 的隧道結(jié)圖形，曝光劑量為2500 U c/cm2 3500 U c/cm2，顯影采用 MIBK:IPA為1:3的顯影液在室溫下顯影。
4、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于，步驟103中所述蒸發(fā)或?yàn)R射的金屬材料為金屬Al，厚度為20nm。
5、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 步驟104中所述剝離蒸發(fā)或?yàn)R射的金屬材料采用丙酮超聲剝離，使得 PMMA膠以及其上面的金屬Al脫落，在SOI襯底上形成金屬單電子晶體 管圖形。
6、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 步驟105中所述采用反應(yīng)離子干法刻蝕SOI襯底的頂層硅時(shí)，所選擇的氣 體為C2F6和CHF3混合氣體，不僅對SOI材料的表層硅有腐蝕作用，而 且對作為掩蔽層的金屬也有輕微的腐蝕作用，從而進(jìn)一步減小連接源漏和 庫侖島之間的縮頸，減輕電子束曝光中臨近效應(yīng)的影響。
7、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 步驟106中所述濕法腐蝕工藝采用稀的HF酸。
8、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 所述步驟107包括涂敷光學(xué)反轉(zhuǎn)抗蝕劑9912、 9918或AZ5214，涂敷轉(zhuǎn)速為3000rpm， 抗蝕劑厚度為1.5萍，然后采用熱板在IO(TC下前烘IOO秒；然后對光學(xué) 抗蝕劑進(jìn)行30秒的光刻機(jī)掩膜曝光，用熱板在115。C下烘烤70秒，接著 泛曝60秒，最后顯影50秒，去除掉源區(qū)、漏區(qū)、柵區(qū)正上方的光學(xué)抗蝕 劑，形成源、漏、柵電極圖形。
9、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 步驟108中所述蒸發(fā)或?yàn)R射金屬電極材料時(shí)采用電子束蒸發(fā)140nm的Al 和20nm的Au。
10、 根據(jù)權(quán)利要求1所述的制備單電子晶體管的方法，其特征在于， 步驟109包括采用丙酮超聲剝離AZ5214抗蝕劑掩膜及其上方的金屬，然后在550°C 下在N2中合金20分鐘，形成歐姆接觸電極，完成單電子晶體管的制備。
全文摘要
本發(fā)明涉及納米電子器件及納米加工技術(shù)領(lǐng)域，公開了一種利用Undercut技術(shù)制備單電子晶體管的方法，在SOI襯底上利用電子束曝光雙層膠工藝以及Undercut技術(shù)制備單電子晶體管。其主要工藝步驟如下離子注入及快速退火；雙層膠電子束光刻，形成單電子晶體管圖形；蒸發(fā)金屬，剝離干法刻蝕，將圖形轉(zhuǎn)移至SOI的頂層硅上，減小隧道結(jié)尺寸；光刻；蒸發(fā)金屬，剝離，合金；采用這種方法制備的基于SOI襯底的單電子晶體管具有工藝難度低，可實(shí)行性高，易于大規(guī)模集成的優(yōu)點(diǎn)，并簡化了制作工藝，解決了在電子束曝光過程中由于鄰近效應(yīng)影響無法實(shí)現(xiàn)小尺寸隧道結(jié)的問題。
文檔編號H01L21/335GK101383285SQ20071012136
公開日2009年3月11日 申請日期2007年9月5日 優(yōu)先權(quán)日2007年9月5日
發(fā)明者明 劉, 葉甜春, 李維龍, 琴 王, 銳 賈 申請人:中國科學(xué)院微電子研究所