專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及防止寄生晶體管動(dòng)作并提高半導(dǎo)體元件的耐破壞能力的半 導(dǎo)體裝置及其制造方法。
背景技術(shù)：
作為現(xiàn)有的半導(dǎo)體裝置及其制造方法的一實(shí)施例，公知有下述的N溝 道型MOS晶體管。在P型單晶硅襯底上層積有N型外延層。在外延層上形 成有N型漏極區(qū)域及P型反向柵區(qū)域。在反向柵區(qū)域上形成有N型源極區(qū) 域。并且，在N型外延層上形成有柵極氧化膜及柵極電極。柵極電極由多 晶硅膜形成。在此，反向柵區(qū)域通過重疊形成三個(gè)P型擴(kuò)散層，實(shí)現(xiàn)MOS 晶體管的閾值(Vth)的適當(dāng)值。另外，通過將三個(gè)P型擴(kuò)散層重疊，提高 反向柵區(qū)域深部的雜質(zhì)濃度，防止寄生NPN晶體管動(dòng)作。另外，在形成反 向柵區(qū)域的工序中，將柵極電極或光致抗蝕劑用作掩模，通過離子注入法 而重疊形成有三個(gè)擴(kuò)散層(例如，參照專利文獻(xiàn)l)。
作為現(xiàn)有的半導(dǎo)體裝置的 一 實(shí)施例，公知有下述的N溝道型LD( Lateral Diffused:徑向擴(kuò)散)MOS晶體管。在N型襯底上形成有P型阱區(qū)域。在P 型阱區(qū)域上形成N型阱區(qū)域，在襯底上形成雙重阱構(gòu)造。在P型阱區(qū)域以 及N型阱區(qū)域上形成有被用作為反向柵區(qū)域的P型擴(kuò)散層。另外，在作為 反向柵區(qū)域的P型擴(kuò)散層上形成有被用作為源極區(qū)域的N型擴(kuò)散層。另一 方面，在N型阱區(qū)域上形成有被用作為漏極區(qū)域的N型擴(kuò)散層。通過該結(jié) 構(gòu)，實(shí)現(xiàn)LDMOS晶體管的閾值(Vth)的適當(dāng)值，防止LDMOS晶體管的 寄生NPN晶體管動(dòng)作(例如，參照專利文獻(xiàn)2)。
專利文獻(xiàn)1:(日本)特開2002-314066號(hào)公報(bào)(第5~7頁、圖1、 5~
7)
專利文獻(xiàn)2:(日本)特開平9- 139438號(hào)公報(bào)(第4 6頁、圖1、 4~
6)
在現(xiàn)有的半導(dǎo)體裝置中，如上所述，為了防止MOS晶體管的反向4冊(cè)區(qū)域作為基極區(qū)域而構(gòu)成的寄生雙極晶體管動(dòng)作，降低在反向柵區(qū)域的電阻
值。具體而言，在溝道區(qū)域，決定MOS晶體管的閾值的擴(kuò)散層與降低反向
柵區(qū)域的電阻值的擴(kuò)散層重疊而形成。通過該結(jié)構(gòu)，考慮形成將反向柵的 電阻值降低的擴(kuò)散層時(shí)、掩模偏移，具有柵極電極間的間距由于該掩模偏 移的影響而不縮窄的問題。并且，由于^^極電極間的間距不縮窄，產(chǎn)生難
以縮小MOS晶體管尺寸的問題、難以降低單位面積的導(dǎo)通電阻值的問題。 另外，在現(xiàn)有的半導(dǎo)體裝置中，在形成有將反向柵區(qū)域的電阻值降低 的擴(kuò)散層的區(qū)域，若配合加工技術(shù)而將柵極電極間的間距縮窄，則由于掩 模偏移而有該擴(kuò)散層從所希望的區(qū)域偏移形成的情況。在該情況下，溝道 區(qū)域的雜質(zhì)濃度位移，具有MOS晶體管的閾值的適當(dāng)值變動(dòng)的問題。
另外，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，為了抑制MOS晶體管的寄 生雙極晶體管動(dòng)作，形成將反向柵區(qū)域的電阻值降低的擴(kuò)散層。通過該制 造方法，由于形成該擴(kuò)散層時(shí)的掩模偏移，該擴(kuò)散層會(huì)在柵極電極下方的 形成有溝道的區(qū)域形成。此時(shí)，雖然能夠抑制寄生雙極晶體管動(dòng)作，但具 有MOS晶體管的閾值變動(dòng)的問題。
另外，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，在形成反向柵區(qū)域時(shí)，決 定MOS晶體管的閾值的擴(kuò)散層和降低反向柵區(qū)域的電阻值的擴(kuò)散層重疊形 成。通過該制造方法，制造工序或掩模數(shù)量也增大，具有制造成本難以降 低的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述各問題而提出的，本發(fā)明的半導(dǎo)體裝置，具有半導(dǎo) 體層、形成在所述半導(dǎo)體層上的漏極區(qū)域、源極區(qū)域及反向柵區(qū)域、形成 在所述半導(dǎo)體層上面的柵極氧化膜、形成在所述柵極氧化膜上的柵極電極， 其特征在于，在所述反向柵區(qū)域重疊形成有所述源極區(qū)域，所述反向柵區(qū) 域的雜質(zhì)濃度的峰值形成在比所述反向柵區(qū)域與所述源極區(qū)域的結(jié)區(qū)域更 深的所述半導(dǎo)體層的深部。因此，在本發(fā)明中，通過將反向柵區(qū)域的雜質(zhì) 濃度的峰值形成在半導(dǎo)體層深部，能夠降低反向柵區(qū)域的電阻值。通過該 結(jié)構(gòu)，能夠防止MOS晶體管的寄生雙極晶體管的動(dòng)作，并且可提高M(jìn)OS 晶 體管的耐破壞能力。
另外，在本發(fā)明的半導(dǎo)體裝置中，所述反向柵區(qū)域在所述結(jié)區(qū)域附近
的雜質(zhì)濃度為在所述源極區(qū)域底面附近的雜質(zhì)濃度是在所述源極區(qū)域表 面附近的雜質(zhì)濃度的3倍以上。因此，在本發(fā)明中，可實(shí)現(xiàn)MOS晶體管閾
通過該結(jié)構(gòu)，能夠降低在反向柵區(qū)域的電阻值，并且可防止MOS晶體管的 寄生雙極晶體管的動(dòng)作。
另外，在本發(fā)明的半導(dǎo)體裝置中，所述柵極電極由多晶硅膜和鎢硅膜 形成，所述鎢硅膜的膜厚比所述多晶硅膜的膜厚厚。因此，在本發(fā)明中， 通過在柵極電極使用鴒硅膜，將反向柵區(qū)域的擴(kuò)散層形成在所希望的區(qū)域。 通過該結(jié)構(gòu)，能夠縮小器件尺寸，并且降低MOS晶體管的導(dǎo)通電阻值。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，包括如下的工序在半導(dǎo)體 層上形成柵極氧化膜及柵極電極之后，通過利用所述柵極電極的自調(diào)整技 術(shù)，在所述半導(dǎo)體層上形成反向柵區(qū)域；以重疊在所述反向柵區(qū)域上的方 式形成源極區(qū)域，在所述半導(dǎo)體層上形成漏極區(qū)域，在形成所述反向柵區(qū) 域的工序中，將所述反向柵區(qū)域的雜質(zhì)濃度的峰值形成在比所述反向柵區(qū) 域與所述源極區(qū)域的結(jié)區(qū)域更深的所述半導(dǎo)體層的深部。因此，在本發(fā)明 中，通過使用柵極電極的自調(diào)整技術(shù)而將反向柵區(qū)域形成到半導(dǎo)體層深部。 通過該制造方法，能夠?qū)⒎聪驏艆^(qū)域形成在所希望的區(qū)域，并且可縮小器 件尺寸，降低MOS晶體管單位面積的導(dǎo)通電阻值。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，在形成所述反向柵區(qū)域的工 序中，具有加速電壓為60-90 (keV)的離子注入工序。因此，在本發(fā)明中， 將柵極電極用作為自調(diào)整技術(shù)，將反向柵區(qū)域形成到半導(dǎo)體層深部。通過 該制造方法能夠防止MOS晶體管的寄生雙極晶體管動(dòng)作，并且可提高M(jìn)OS 晶 體管的耐破壞能力。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述柵 極電極的工序中，在多晶硅膜上沉積鴒硅膜，使所述鴒硅膜的膜厚比所述 多晶硅膜的膜厚厚。因此，在本發(fā)明中，使用鴒硅膜形成柵極電極。通過 該制造方法，利用使用柵極電極的自調(diào)整技術(shù)，能夠?qū)⒎聪驏艆^(qū)域形成到 半導(dǎo)體層深部。
在本發(fā)明中，MOS晶體管的反向柵區(qū)域的雜質(zhì)濃度的峰值形成在半導(dǎo) 體層深部。通過該結(jié)構(gòu)，可利用雜質(zhì)濃度來降低反向柵區(qū)域深部的電阻值， 并且可防止MOS晶體管的寄生雙極晶體管動(dòng)作。并且，可提高M(jìn)OS晶體
管的耐破壞能力。
另外，在本發(fā)明中，實(shí)現(xiàn)MOS晶體管的閾值的適當(dāng)值，并且將反向柵 區(qū)域的雜質(zhì)濃度的峰值形成在半導(dǎo)體層深部。通過該結(jié)構(gòu)，可降低在反向 柵區(qū)域的電阻值，并且可防止MOS晶體管的寄生雙極晶體管動(dòng)作。
另外，在本發(fā)明中，MOS晶體管的柵極電極以多晶硅膜和鎢硅膜的層 積結(jié)構(gòu)形成。通過該結(jié)構(gòu)，將反向柵區(qū)域的擴(kuò)散層形成在所希望的區(qū)域， 可縮小器件尺寸。并且，可降低MOS晶體管的導(dǎo)通電阻值。
另外，在本發(fā)明中，在形成反向柵區(qū)域時(shí)，通過使用柵極電極的自調(diào) 整技術(shù)而將反向柵區(qū)域形成到半導(dǎo)體層深部。通過該制造方法，可將反向 柵區(qū)域形成在所希望的區(qū)域，并且可縮小器件尺寸。而且，可降低MOS晶 體管單位面積的導(dǎo)通電阻值。
另外，在本發(fā)明中，在形成反向柵區(qū)域的工序中，由于使用柵極電極 的自調(diào)整技術(shù)，故而4吏用高加速電壓的離子注入法。通過該制造方法，可 將反向柵區(qū)域形成到半導(dǎo)體深部，并且可防止MOS晶體管的寄生雙極晶體 管動(dòng)作。
另外，在本發(fā)明中，使用鎢硅膜在多晶硅膜上形成柵極電極。通過該 制造方法，可通過使用柵極電極的自調(diào)整技術(shù)而將反向柵區(qū)域形成在所希 望的區(qū)域。


圖l是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的剖面圖。 圖2是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的剖面圖。 圖3是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的圖，(A)是雜質(zhì)濃度曲線 圖，(B)是雜質(zhì)濃度曲線圖。
圖4是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖5是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖6是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖7是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖8是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖9是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。 圖IO是說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。
附圖標(biāo)記說明
1: N溝道型MOS晶體管；2: P型單晶硅襯底；3: N型外延層；5: P型擴(kuò)散層；8: N型擴(kuò)散層；9: N型擴(kuò)散層；11:柵極電極；12:柵極電 極；14:多晶硅膜；15:鴒硅膜
具體實(shí)施例方式
以下，參照?qǐng)D1 圖3詳細(xì)說明本發(fā)明一實(shí)施方式的半導(dǎo)體裝置。圖1 是用于說明本發(fā)明實(shí)施方式的半導(dǎo)體裝置的剖面圖。圖2是用于說明本實(shí) 施方式的半導(dǎo)體裝置的剖面圖。圖3是用于說明本實(shí)施方式的半導(dǎo)體裝置 的濃度曲線圖。
如圖l所示，N溝道型MOS晶體管1主要由P型單晶硅襯底2、 N型 外延層3、 N型埋入擴(kuò)散層4、被用作為反向柵區(qū)域的P型擴(kuò)散層5、 6、被 用作為源極區(qū)域的N型擴(kuò)散層7、 8、被用作為漏極區(qū)域的N型擴(kuò)散層9、 10、以及柵極電極ll、 12構(gòu)成。
N型外延層3在P型單晶硅襯底2上形成。另外，在本實(shí)施方式中， 表示在襯底2上形成有一層外延層3的情況，但不限于該情況。例如，也 可以在襯底上面層積有多層外延層。
N型埋入擴(kuò)散層4遍及襯底2及外延層3兩區(qū)域形成。如圖所示，N 型埋入擴(kuò)散層4遍及N溝道型MOS晶體管1的形成區(qū)域形成。
P型擴(kuò)散層5在外延層3上形成。在P型擴(kuò)散層5上以其形成區(qū)域重疊 的方式形成有P型擴(kuò)散層6。并且，P型擴(kuò)散層5被用作為反向柵區(qū)域，P 型擴(kuò)散層6被用作為反向柵引出區(qū)域。并且，位于柵極電極ll、 12下方的 P型擴(kuò)散層5被用作為溝道區(qū)域。另外，在后文中詳細(xì)說明，僅通過P型擴(kuò) 散層5可調(diào)整溝道區(qū)域的雜質(zhì)濃度，并且實(shí)現(xiàn)MOS晶體管1的閾值(Vth) 的適當(dāng)值。另外，僅通過P型擴(kuò)散層5提高反向柵區(qū)域深部的雜質(zhì)濃度， 可降低反向柵區(qū)域的電阻值。
N型擴(kuò)散層7、 8形成在P型擴(kuò)散層5上。在N型擴(kuò)散層7、 8被用作 為源極區(qū)域。N型擴(kuò)散層7、 8和P型擴(kuò)散層6與源極電極25連接并成為 同電位。另夕卜，N型擴(kuò)散層7、 8也可以在P型擴(kuò)散層6的周圍形成一環(huán)狀。
N型擴(kuò)散層9、 10形成在外延層3上。N型擴(kuò)散層9、 IO被用作為漏 極區(qū)域。
柵極電極11、 12在柵極氧化膜13上面形成。柵極電極11、 12例如通
過多晶硅膜14和鴒硅膜15形成為所希望的膜厚。另外，柵極電極ll、 12
也可以形成為一環(huán)狀。
LOCOS ( Local Oxidation of Silicon:硅的局部氧化)氧化膜16、 17、 18、 19形成在外延層3上。在LOCOS氧化膜16、 17、 18、 19的平坦部、 其膜厚例如為3000 ~ 5000A左右。
絕緣層20形成在外延層3上面。絕緣層20通過BPSG( Boron Phospho Silicate Glass)膜、SOG ( Spin On Glass )膜等形成。并且，使用公知的光 刻技術(shù)例如通過使用了 CHF3或CF4類的氣體的干式蝕刻，在絕緣層20上 形成有接觸孔21、 22、 23。
在接觸孔21、 22、 23上有選4奪地形成由例如Al-Si膜、Al - Si - Cu 膜、Al-Cu膜等構(gòu)成的鋁合金膜，形成漏極電極24、 26及源極電極25。 另外，漏極電極24、 26也可以在源極電極25的周圍一環(huán)狀地形成。另夕卜， 在圖l所示的剖面中，向柵極電極ll、 12配線的配線層未作圖示，在其他 區(qū)域與配線層連接。
接著，使用圖2~圖3，對(duì)MOS晶體管1的反向柵區(qū)域的結(jié)構(gòu)及MOS 晶體管的特性進(jìn)行說明。另外，圖2所示的X軸表示從P型擴(kuò)散層6向 LOCOS氧化膜18側(cè)離開的距離(pm )。另 一方面，Y軸表示從外延層3的 表面向深部離開的距離(pm)。另外，圖3 (A)表示圖2所示的剖面圖的 A-A線方向的雜質(zhì)濃度曲線。圖3 (B)表示圖2所示的剖面圖的B-B線 方向的雜質(zhì)濃度曲線。并且，B-B線方向的雜質(zhì)濃度曲線在外延層3表面 附近。
如圖2所示，MOS晶體管1在N型外延層3上形成有被用作為反向柵 區(qū)域的P型擴(kuò)散層5，在P型擴(kuò)散層5上形成有被用作為源極區(qū)域的N型 擴(kuò)散層8。 P型擴(kuò)散層5和N型擴(kuò)散層8如粗線所示地形成PN結(jié)區(qū)域27。 并且，N型擴(kuò)散層8從N型外延層3表面擴(kuò)散到0.3-0.4 (|im)左右。P 型擴(kuò)散層5從N型外延層3表面擴(kuò)散到1.2-1.4 (jim)左右。
如圖所示，在MOS晶體管1中，形成有將N型擴(kuò)散層8作為發(fā)射極 區(qū)域、將P型擴(kuò)散層5作為基極區(qū)域、將N型外延層3作為集電極區(qū)域的 寄生NPN晶體管。
在此，寄生NPN晶體管由于以下的動(dòng)作而導(dǎo)通動(dòng)作。首先，在MOS
晶體管1導(dǎo)通動(dòng)作時(shí)，在作為漏極區(qū)域的N型外延層3引起傳導(dǎo)率調(diào)制。 在成為電流路徑的N型外延層3上產(chǎn)生與自由載流子(電子)成對(duì)的自由 載流子(空穴)。并且，在MOS晶體管l斷開時(shí)，在N型外延層3產(chǎn)生的 自由載流子(空穴)流入P型擴(kuò)散層5，在寄生NPN晶體管的發(fā)射極-基 極間產(chǎn)生順向偏壓，由此寄生NPN晶體管導(dǎo)通動(dòng)作。即，在P型擴(kuò)散層5 的電阻值大的情況下，由于流入自由載流子(空穴)而使基極區(qū)域的電位 上升，成為寄生NPN晶體管容易動(dòng)作的結(jié)構(gòu)。
如上所述，在本實(shí)施方式中，P型擴(kuò)散層5擴(kuò)散到N型外延層3的聲 部。通過該結(jié)構(gòu)，寄生NPN晶體管的基極寬度W1變寬，能夠降低在基極 區(qū)域的電阻值。并且，在MOS晶體管l斷開時(shí)，能夠抑制由于自由載流子 (空穴)流入P型擴(kuò)散層5造成的電位上升。結(jié)果，可抑制寄生NPN晶體 管的導(dǎo)通動(dòng)作，防止由寄生NPN晶體管的動(dòng)作引起的MOS晶體管1的破 壞。即，能夠:提高M(jìn)OS晶體管1的耐破壞能力。
在圖3 (A)中，實(shí)線表示形成P型擴(kuò)散層5時(shí)的加速電壓為80 (keV) 時(shí)的雜質(zhì)濃度曲線。虛線表示形成P型擴(kuò)散層5時(shí)的加速電壓為40 (keV) 時(shí)的雜質(zhì)濃度曲線。
在實(shí)線及虛線的情況下，在從外延層3 (參照?qǐng)D2)表面離開0.2-0.3 ((im)左右的區(qū)域(與點(diǎn)劃線交叉的區(qū)域)形成有PN結(jié)區(qū)域27 (參照?qǐng)D 2)。
具體地，與點(diǎn)劃線交叉的雜質(zhì)濃度曲線的谷間的區(qū)域?yàn)镻N結(jié)區(qū)域27。 這是由于，在PN結(jié)區(qū)域27， P型雜質(zhì)濃度和N型雜質(zhì)濃度被校正并且形 成雜質(zhì)濃度的低濃度區(qū)域。PN結(jié)區(qū)域27的上方為將P型擴(kuò)散層5 (參照?qǐng)D 2)與N型擴(kuò)散層8 (參照?qǐng)D2)重疊形成并且作為N型擴(kuò)散層7起作用的 區(qū)域。另一方面，PN結(jié)區(qū)域27的下方為作為P型擴(kuò)散層5起作用的區(qū)域。 即，PN結(jié)區(qū)域27下方表示P型擴(kuò)散層5的雜質(zhì)濃度曲線。如雙點(diǎn)劃線所 示，P型擴(kuò)散層5在PN結(jié)區(qū)域27的深部形成有雜質(zhì)濃度的峰值。并且， PN結(jié)區(qū)域27附近的P型擴(kuò)散層5側(cè)的雜質(zhì)濃度，在實(shí)線的情況下為 3.21xl018 ( lcm2)左右，在虛線情況下為1.49x1018 ( lcm2)左右。另外， 后文中對(duì)半導(dǎo)體裝置的制造方法進(jìn)行詳細(xì)說明，但該雜質(zhì)濃度的不同是由 于，在實(shí)線的結(jié)構(gòu)中，通過在柵極電極ll、 12上使用鴒硅膜15，能夠進(jìn)行 基于高加速電壓的離子注入，能夠在外延層3深部形成雜質(zhì)濃度的峰值。
在圖3(B)中，實(shí)線表示形成P型擴(kuò)散層5時(shí)的加速電壓為80(keV) 時(shí)的雜質(zhì)濃度曲線。虛線表示形成P型擴(kuò)散層5時(shí)的加速電壓為40 (keV) 時(shí)的雜質(zhì)濃度曲線。
在實(shí)線及虛線的情況下，自P型擴(kuò)散層6(參照?qǐng)D2)的基準(zhǔn)點(diǎn)離開1.6 ((im)左右的區(qū)域(與點(diǎn)劃線交叉的區(qū)域)形成有PN結(jié)區(qū)域27 (參照?qǐng)D 2)。
具體地，與點(diǎn)劃線交叉的雜質(zhì)濃度區(qū)域的谷間區(qū)域?yàn)镻N結(jié)區(qū)域27。 這是由于，在PN結(jié)區(qū)域27中，P型雜質(zhì)濃度和N型雜質(zhì)濃度被校正并形 成雜質(zhì)濃度的低濃度區(qū)域。并且，在比PN結(jié)區(qū)域27靠P型擴(kuò)散層6側(cè)， 將P型擴(kuò)散層5 (參照?qǐng)D2)和N型擴(kuò)散層8 (參照?qǐng)D2)重疊形成，是作 為N型擴(kuò)散層8起作用的區(qū)域。另一方面，比PN結(jié)區(qū)域27靠LOCOS氧 化膜18側(cè)是作為P型擴(kuò)散層5起作用的區(qū)域。即，比PN結(jié)區(qū)域28靠LOCOS 氧化膜18側(cè)，表示P型擴(kuò)散層5的雜質(zhì)濃度曲線。如圖所示，為了實(shí)現(xiàn) MOS晶體管1的閾值(Vth)的適當(dāng)值，在實(shí)線以及虛線的情況下，大致為 相同的雜質(zhì)濃度。并且，溝道區(qū)域的P型擴(kuò)散層5的雜質(zhì)濃度在實(shí)線以及 '虛線的情況下為1.00xl018 (lcm2)左右。
如上所述，為了防止寄生NPN晶體管動(dòng)作，需要使基極區(qū)域的電阻值 降低。另一方面，設(shè)計(jì)P型擴(kuò)散層5的形成條件、例如雜質(zhì)濃度曲線、擴(kuò) 散深度等，以實(shí)現(xiàn)MOS晶體管1的閾值(Vth)的適當(dāng)值。在本實(shí)施方式 中，形成P型擴(kuò)散層5時(shí)，注入離子并進(jìn)行熱擴(kuò)散，以在N型外延層3深 部具有雜質(zhì)濃度峰值。由此，P型擴(kuò)散層5能夠提高N型外延層3深部的 雜質(zhì)濃度，并且可以使在溝道區(qū)域的雜質(zhì)濃度為所希望的值。結(jié)果，通過 提高在P型擴(kuò)散層5深部的雜質(zhì)濃度，能夠降低寄生NPN晶體管的基極區(qū) 域的電阻值。并且，能夠抑制MOS晶體管1斷開時(shí)由于自由載流子(空穴) 流入P型擴(kuò)散層5中而引起的電位上升。結(jié)果，能夠抑制寄生NPN晶體管 的導(dǎo)通動(dòng)作，防止由寄生NPN晶體管的動(dòng)作引起的MOS晶體管的破壞。
即，為了抑制寄生NPN晶體管的導(dǎo)通動(dòng)作，通過設(shè)計(jì)P型擴(kuò)散層5的 雜質(zhì)濃度曲線，P型擴(kuò)散層5側(cè)的PN結(jié)區(qū)域27附近的雜質(zhì)濃度比(A-A 線方向/B-B線方向)，在實(shí)線的情況下為3.21倍左右、在虛線的情況下為 1.49倍左右。在本實(shí)施方式中，通過形成P型擴(kuò)散層5以使上述雜質(zhì)濃度 比為3.0倍以上，能夠抑制寄生NPN晶體管的導(dǎo)通動(dòng)作，并且可提高M(jìn)OS
晶體管對(duì)由寄生NPN晶體管的動(dòng)作引起的破壞的承受耐力。
另外，在本實(shí)施方式中，對(duì)柵極電極ll、 12為多晶硅膜14和鴒硅膜 15的層積結(jié)構(gòu)的情況進(jìn)行了說明，但不限于該情況。例如，在形成P型擴(kuò) 散層5的離子注入工序時(shí)，只要具有雜質(zhì)不穿透柵極電極11、 12的厚度即 可，也可以為多晶硅膜或鎢硅膜的單層結(jié)構(gòu)。除此之外，在不脫離本發(fā)明 主旨的范圍中，可以進(jìn)行各種變更。
接著，參照?qǐng)D4-圖IO對(duì)本發(fā)明一實(shí)施方式的半導(dǎo)體裝置的制造方法 進(jìn)行詳細(xì)說明。圖4~圖IO是用于說明本實(shí)施方式的半導(dǎo)體裝置的制造方 法的剖面圖。另外，圖4~圖IO對(duì)圖1所示的半導(dǎo)體裝置的制造方法進(jìn)行 說明。
首先，如圖4所示，準(zhǔn)備P型單晶硅襯底2。在襯底2上形成氧化硅膜 40，在N型埋入擴(kuò)散層4的形成區(qū)域上形成開口部而有選擇地去除氧化硅 膜40。并且，使用氧化硅膜40作為掩模，在襯底2的表面通過旋轉(zhuǎn)涂敷法 涂敷含N型雜質(zhì)、例如銻(Sb)的液漿41。然后，在將銻(Sb)熱擴(kuò)散并 且形成N型埋入擴(kuò)散層4之后，去除氧化硅膜40及液漿41。
接著，如圖5所示，在襯底2上形成氧化硅膜42，在氧化硅膜42上形 成光致抗蝕劑43。并且，使用公知的光刻技術(shù)，在形成P型埋入擴(kuò)散層44、 45的區(qū)域上的光致抗蝕劑43上形成開口部。然后，從襯底2的表面以40~ 180 (keV)的加速電壓、1.0x1013 ~ 1.0x1016 (/cm2)的導(dǎo)入量離子注入P 型雜質(zhì)、例如硼(B)。并且，在將光致抗蝕劑43去除并且熱擴(kuò)散、形成P 型埋入擴(kuò)散層44、 45之后,將氧化硅膜42去除。
接著，如圖6所示，在氣相外延生長(zhǎng)裝置的基座上配置村底2，在襯底 2上形成N型外延層3。氣相外延生長(zhǎng)裝置主要由氣體供給系統(tǒng)、反應(yīng)爐、 排氣系統(tǒng)、控制系統(tǒng)構(gòu)成。在本實(shí)施方式中，通過使用縱型的反應(yīng)爐能夠 使外延層的膜厚均勻性提高。通過該外延層3的形成工序中的熱處理，N 型埋入擴(kuò)散層4以及P型埋入擴(kuò)散層44、 45 ^皮熱擴(kuò)散。
接著，使用公知的光刻技術(shù)，在外延層3上形成P型擴(kuò)散層46、 47。 然后，在外延層3的希望的區(qū)域形成LOCOS氧化膜16、 17、 18、 19。
接著，如圖7所示，在外延層3上將用作柵極氧化膜13的氧化硅膜形 成例如100~200 (A)左右。并且，在氧化硅膜上將多晶硅膜14形成例如 1000 ~ 2000 ( A )左右之后，在多晶硅膜14上將鎢硅膜15形成例如2000 ~
3000 (A)左右。然后，使用公知的光刻技術(shù)，將多晶硅膜14及鎢硅膜15 有選擇地去除，形成^f極電極11、 12。
接著，在被用作為柵極氧化膜13的氧化硅膜上形成光致抗蝕劑48。使 用公知的光刻技術(shù)，在形成P型擴(kuò)散層5的區(qū)域上的光致抗蝕劑48上形成 開口部。并且，從外延層3的表面以60~90 (keV)的加速電壓、1.0xl014-
I. 0xl016 (/cm2)的導(dǎo)入量離子注入P型雜質(zhì)、例如硼(B)。然后，將光致 抗蝕劑48去除并熱擴(kuò)散，形成P型擴(kuò)散層5。
此時(shí)，P型擴(kuò)散層5將柵極電極11、 12用作掩模并通過自調(diào)整技術(shù)形 成。如上所述，通過使鴒硅膜15的膜厚為2000-3000 (A)左右，能夠防 止在自光致抗蝕劑48的開口部露出的柵極電極11、 12的下方離子注入硼 (B)。并且，如圖2所說明地，可形成在外延層3的深部具有雜質(zhì)濃度峰 值的P型擴(kuò)散層5。
具體地，將柵極電極ll、 12用作掩模，通過離子注入法形成P型擴(kuò)散 層5，此時(shí)，若僅由多晶硅膜14構(gòu)成柵極電才及11、 12，則^f吏其膜厚為4000 (A)的話，在加速電壓為40 (keV)以上時(shí)硼(B)穿透柵極電極ll、 l2。 另一方面，柵極電極11、 12的膜厚為4000(A)，但多晶硅膜14為1500(A)、 鴒硅膜15為2500 (A)。在該結(jié)構(gòu)中，在以80 (keV)的加速電壓離子注入 硼(B)時(shí)，能夠防止硼(B)穿透4冊(cè)極電極11、 12。即，通過將硼(B) 難以穿透的鵠硅膜15用于柵極電極11、 12,能夠不增厚柵極電極11、 12 的膜厚即通過自調(diào)整技術(shù)形成P型擴(kuò)散層5 。
通過該制造方法，能夠省略現(xiàn)有的制造方法所形成的將反向柵區(qū)域的 電阻值降低的擴(kuò)散層。即，無需考慮由于形成^^向柵區(qū)域時(shí)的掩模偏移而 使得溝道區(qū)域的雜質(zhì)濃度混亂的問題。因此，不考慮形成反向柵區(qū)域時(shí)的 掩沖莫偏移量而配合加工技術(shù)形成柵極電極11、 12。并且，通過將柵極電極
II、 12間的間距W2縮短，可縮短單元間距，并且可縮小器件尺寸。即， 通過僅由P型擴(kuò)散層5形成反向柵區(qū)域，能夠降低MOS晶體管1單位面積 的導(dǎo)通電阻值。另外，通過降低構(gòu)成反向柵區(qū)域的P型擴(kuò)散層數(shù)量，能夠 降低掩模數(shù)量等、降低制造成本。另外，作為反向柵引出區(qū)域的P型擴(kuò)散 層6在后續(xù)工序中重疊在P型擴(kuò)散層5上形成。
接著，如圖8所示，在用作為柵極氧化膜13的氧化硅膜上形成光致抗 蝕劑49。使用公知的光刻技術(shù)，在形成P型擴(kuò)散層6的區(qū)域上的光致抗蝕 劑49上形成開口部。并且，從外延層3的表面以50~70 (keV)的加速電 壓、1.0xl014~ 1.0x1016 (/cm2)的導(dǎo)入量離子注入P型雜質(zhì)、例如硼(B)。 然后，將光致抗蝕劑49去除并熱擴(kuò)散，形成P型擴(kuò)散層6。
接著，如圖9所示，在用作為柵極氧化膜13的氧化硅膜上形成光致抗 蝕劑50。使用公知的光刻技術(shù)，在形成N型擴(kuò)散層7、 8、 9、 IO的區(qū)域上 的光致抗蝕劑50上形成開口部。并且，從外延層3的表面以90~ 110(keV) 的加速電壓、1.0xl014~ 1.0x1016 (/cm2)的導(dǎo)入量離子注入N型雜質(zhì)、例如 磷(P)。然后，將光致抗蝕劑50去除并熱擴(kuò)散，形成N型擴(kuò)散層7、 8、 9、10。
接著，如圖10所示，在外延層3上，作為絕緣層20例如沉積BPSG (Boron Phospho Silicate Glass )膜、SOG ( Spin On Glass )膜等。并且，使 用公知的光刻技術(shù)，例如通過使用有CHF3或CF4類的氣體的干式蝕刻，在 絕緣層20上形成接觸孔21、 22、 23。在接觸孔21、 22、 23中有選擇地形 成例如由Al-Si膜、Al-Si-Cu膜、A卜Cu膜等構(gòu)成的鋁合金膜，形成 漏極電極24、 26及源極電極25。
另外，在本實(shí)施方式中，對(duì)形成P型擴(kuò)散層5時(shí)的加速電壓為60-90 (keV)的情況進(jìn)行了說明，但不限于該情況。例如，只要形成P型擴(kuò)散層 5時(shí)的雜質(zhì)不穿透柵極電極，則根據(jù)柵極電極的膜厚等，加速電壓也可以為 90(keV)以上。此時(shí)，P型擴(kuò)散層5的雜質(zhì)濃度的峰值為外延層深部，另 外，擴(kuò)散幅度也拓寬，能夠抑制寄生NPN晶體管動(dòng)作。另外，對(duì)柵極電極
11、 12由多晶硅膜和鴒硅膜雙層結(jié)構(gòu)形成的情況進(jìn)行了說明，但不限于該 情況。柵極電極例如也可以由多晶硅膜或鎢硅膜單層結(jié)構(gòu)形成。此時(shí)，多 晶硅膜或鎢硅膜只要具有離子注入的硼(B )不穿透的膜厚即可。除此之外， 在不脫離本發(fā)明主旨的范圍中可進(jìn)行各種變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有半導(dǎo)體層、形成在所述半導(dǎo)體層上的漏極區(qū)域、源極區(qū)域及反向柵區(qū)域、形成在所述半導(dǎo)體層上面的柵極氧化膜、形成在所述柵極氧化膜上的柵極電極，其特征在于，在所述反向柵區(qū)域重疊形成有所述源極區(qū)域，所述反向柵區(qū)域的雜質(zhì)濃度的峰值形成在比所述反向柵區(qū)域與所述源極區(qū)域的結(jié)區(qū)域更深的所述半導(dǎo)體層的深部。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述反向柵區(qū)域在 所述結(jié)區(qū)域附近的雜質(zhì)濃度為在所述源極區(qū)域底面附近的雜質(zhì)濃度是在 所述源極區(qū)域表面附近的雜質(zhì)濃度的3倍以上。
3. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述柵極電極由多 晶硅膜和鴒硅膜形成，所述鴒硅膜的膜厚比所述多晶硅膜的膜厚厚。
4. 一種半導(dǎo)體裝置的制造方法，其特征在于，包括如下的工序 在半導(dǎo)體層上形成柵極氧化膜及柵極電極之后，通過利用所述柵極電極的自調(diào)整技術(shù)，在所述半導(dǎo)體層上形成反向柵區(qū)域；以重疊在所述反向柵區(qū)域上的方式形成源極區(qū)域，在所述半導(dǎo)體層上 形成漏極區(qū)域，在形成所述反向柵區(qū)域的工序中，將所述反向柵區(qū)域的雜質(zhì)濃度的峰 值形成在比所述反向柵區(qū)域與所述源極區(qū)域的結(jié)區(qū)域更深的所述半導(dǎo)體層 的深部。
5. 如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成 所述反向4冊(cè)區(qū)域的工序中，具有加速電壓為60 90(keV)的離子注入工序。
6. 如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成 所述柵極電極的工序中，在多晶硅膜上沉積鴒硅膜，使所述鴒硅膜的膜厚 比所述多晶硅膜的膜厚厚。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。在以往的半導(dǎo)體裝置、例如MOS晶體管中，存在由于反向柵區(qū)域的雜質(zhì)濃度、其擴(kuò)散形狀而使得寄生晶體管容易動(dòng)作的問題。本發(fā)明的半導(dǎo)體裝置、例如MOS晶體管中，在N型外延層(3)上形成有作為反向柵區(qū)域的P型擴(kuò)散層(5)。在P型擴(kuò)散層(5)上形成有作為源極區(qū)域的N型擴(kuò)散層(7、8)。P型擴(kuò)散層(5)在比N型擴(kuò)散層(7、8)還深的深部具有雜質(zhì)濃度峰值而形成。通過該結(jié)構(gòu)，降低寄生晶體管在基極區(qū)域的電阻值，并且抑制MOS晶體管(1)在基極區(qū)域的電位上升，抑制寄生晶體管動(dòng)作。并且，提高M(jìn)OS晶體管(1)對(duì)寄生晶體管動(dòng)作引起的破壞的耐破壞能力。
文檔編號(hào)H01L29/36GK101097959SQ20071012634
公開日2008年1月2日 申請(qǐng)日期2007年6月29日 優(yōu)先權(quán)日2006年6月29日
發(fā)明者佐藤喜規(guī), 神田良, 高橋嚴(yán) 申請(qǐng)人:三洋電機(jī)株式會(huì)社