專利名稱：畫素結(jié)構(gòu)及其制作方法
畫素結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種畫素結(jié)構(gòu)及其制作方法，且特別是有關(guān)于一種應(yīng)用低溫多晶 硅薄膜晶體管的畫素結(jié)構(gòu)及其制作方法。
背景技術(shù)：
早期的多晶硅薄膜晶體管(poly-silicon thin film transistor, poly-silicon TFT)的制作采用固相結(jié)晶(solid phase crystallization, SPC)制作工藝，由于 其制作工藝溫度高達(dá)攝氏1000度，所以必需采用熔點較高的石英基板。此外，由于 石英基板成本比玻璃基板貴上許多，且在基板尺寸受限的情況下，因此過去只能發(fā)展 小型面板(面板大約僅有2至3吋)。近年來隨著激光技術(shù)的不斷進(jìn)步，準(zhǔn)分子激光 退火(excimer laser annealing, ELA)制作工藝也應(yīng)用于多晶硅薄膜晶體管的制作 工藝中。
準(zhǔn)分子激光退火制作工藝主要是使用激光光束照射于非晶硅層(amorphous silicon layer, a-Si layer)， 使得非晶硅層熔融(melting)后再結(jié)晶 (recrystallization)成為多晶硅層(poly-silicon layer)。由于采用準(zhǔn)分子激 光退火制作工藝的多晶硅薄膜晶體管制作工藝可在溫度攝氏600度以下完成全部制 作工藝，因此此種制作工藝所形成的多晶硅薄膜晶體管又被稱為低溫多晶硅薄膜晶體 管 (low temperature poly-silicon TFT, LTPS TFT)。
圖1繪示為習(xí)知的一種應(yīng)用低溫多晶硅薄膜晶體管的畫素結(jié)構(gòu)100。在畫素結(jié)構(gòu) 100中，多晶硅圖案112及多晶硅圖案114形成于玻璃基板102之上，且多晶硅圖案 112包括一源極區(qū)112s、 一漏極區(qū)112d、 一通道區(qū)112c以及位于源極區(qū)112s與通 道區(qū)112c之間以及位于漏極區(qū)112d與通道區(qū)112c之間的淺摻雜區(qū)112k。柵絕緣層 120覆蓋多晶硅圖案112與多晶硅圖案114，而柵極圖案132與下電極圖案134位于 柵絕緣層120上，并分別對應(yīng)于多晶硅圖案112與多晶硅圖案114上方。保護(hù)層140 覆蓋柵極圖案132與下電極圖案134，而源極圖案152a與漏極圖案152b位于保護(hù)層 140上，并經(jīng)由保護(hù)層140與柵絕緣層120分別連接至多晶硅圖案112的源極區(qū)112s 與漏極區(qū)112d。此外，上電極圖案154也配置于保護(hù)層140上，并對應(yīng)于下電極圖 案134上方。平坦層160覆蓋源極圖案152a、漏極圖案152b與上電極圖案154，且 平坦層160具有一接觸窗162。畫素電極170位于平坦層160上，并經(jīng)由接觸窗162 連接至漏極圖案152b。
然而，習(xí)知此種應(yīng)用低溫多晶硅薄膜晶體管的畫素結(jié)構(gòu)，其制作工藝較為復(fù)雜。 一般而言，通常需要進(jìn)行6道以上的掩模制作工藝，以形成如圖1所示的畫素結(jié)構(gòu)。 此外，雖然圖1中的多晶硅圖案114、柵絕緣層120、下電極圖案134、保護(hù)層140 與上電極圖案154可形成儲存電容，但因為多晶硅圖案114會在摻雜制作工藝中受到 上方的下電極圖案134屏蔽而無法具有良好的導(dǎo)電特性，因此相對限制了儲存電容的 設(shè)計。

發(fā)明內(nèi)容
本發(fā)明關(guān)于一種畫素結(jié)構(gòu)，其具有較佳的儲存電容設(shè)計，且制作工藝上較為簡單， 因而有助于降低生產(chǎn)成本。
本發(fā)明另關(guān)于一種畫素結(jié)構(gòu)的制作方法，其具有較為簡化的制作工藝步驟，并可 制作具有良好特性的畫素結(jié)構(gòu)。
為具體描述本發(fā)明的內(nèi)容，在此提出一種畫素結(jié)構(gòu)的制作方法。首先，提供一基 板，并依序形成一半導(dǎo)體層與第一導(dǎo)電層于基板上。接著，圖案化半導(dǎo)體層與第一導(dǎo) 電層，以形成一半導(dǎo)體圖案與一數(shù)據(jù)配線圖案，其中半導(dǎo)體圖案由半導(dǎo)體層所構(gòu)成， 而數(shù)據(jù)配線圖案由半導(dǎo)體層與第一導(dǎo)電層所構(gòu)成。之后，依序形成一柵絕緣層與第二 導(dǎo)電層于基板上，并圖案化柵絕緣層與第二導(dǎo)電層，以形成相連的一柵極圖案以及一 掃描配線圖案。柵極圖案由柵絕緣層與第二導(dǎo)電層所構(gòu)成，其中柵極圖案位于半導(dǎo)體 圖案上，并且暴露出部分的半導(dǎo)體圖案，而被暴露的半導(dǎo)體圖案位于柵極圖案的兩側(cè)。 接著，形成一源極區(qū)、 一漏極區(qū)、 一通道區(qū)以及一輕摻雜區(qū)于半導(dǎo)體圖案中，其中源 極區(qū)與漏極區(qū)分別位于柵極圖案的兩側(cè)，通道區(qū)位于柵極圖案下方，而輕摻雜區(qū)位于 通道區(qū)與源極區(qū)之間以及通道區(qū)與漏極區(qū)之間。接下來，形成一第三導(dǎo)電層于基板上， 再圖案化第三導(dǎo)電層，以形成一源極圖案以及一漏極圖案，其中源極圖案與漏極圖案 分別位于柵極圖案的兩側(cè)，并且分別連接源極區(qū)與漏極區(qū)，且源極圖案更電性連接至 數(shù)據(jù)配線圖案。然后，全面形成一保護(hù)層于基板上，接著圖案化保護(hù)層，以形成一接 觸窗暴露出漏極圖案。最后形成一畫素電極于保護(hù)層上，畫素電極經(jīng)由接觸窗電性連 接至漏極圖案。
在本發(fā)明的一實施例中，上述的圖案化半導(dǎo)體層與第一導(dǎo)電層的步驟包括先形成 一光阻材料層于第一導(dǎo)電層上，并圖案化光阻材料層，以形成一第一光阻圖案與一第 二光阻圖案，其中第一光阻圖案對應(yīng)于后續(xù)形成的半導(dǎo)體圖案的位置，而第二光阻圖 案對應(yīng)于后續(xù)形成的數(shù)據(jù)配線圖案的位置，且第一光阻圖案的厚度小于第二光阻圖案 的厚度。接著，通過第一光阻圖案與第二光阻圖案作為罩幕，以對半導(dǎo)體層與第一導(dǎo) 電層進(jìn)行蝕刻，進(jìn)而移除第一光阻圖案與第二光阻圖案所暴露的第一導(dǎo)電層與半導(dǎo)體 層。之后，對第一光阻圖案與第二光阻圖案進(jìn)行一灰化制作工藝，以完全移除第一光 阻圖案，并且移除部份的第二光阻圖案。然后，通過剩余的第二光阻圖案作為罩幕， 對半導(dǎo)體層與第一導(dǎo)電層進(jìn)行蝕刻，進(jìn)而移除第二光阻圖案所暴露的第一導(dǎo)電層。最 后，移除剩余的第二光阻圖案。
在本發(fā)明的一實施例中，上述的圖案化光阻材料層的步驟包括通過一半調(diào)式掩模 或一灰調(diào)式掩模對光阻材料層進(jìn)行一光刻制作工藝。
在本發(fā)明的一實施例中，上述的形成源極區(qū)、漏極區(qū)、通道區(qū)以及輕摻雜區(qū)的步 驟包括在圖案化柵絕緣層與第二導(dǎo)電層之后，保留一光阻圖案于柵極圖案上，接著通 過光阻圖案與柵極圖案作為罩幕來對半導(dǎo)體圖案進(jìn)行一第一次離子摻雜，以形成源極 區(qū)與漏極區(qū)。之后，對光阻圖案進(jìn)行一灰化制作工藝，以移除一部份的光阻圖案，使 光阻圖案暴露出一部分的柵極圖案。然后，以灰化后的光阻圖案作為罩幕來蝕刻被暴 露的柵極圖案，以使柵極圖案更暴露出另一部分的半導(dǎo)體圖案，再通過柵極圖案作為 罩幕，對柵極圖案所暴露的另一部分的半導(dǎo)體圖案進(jìn)行一第二次離子摻雜，其中第二 次離子摻雜為一輕離子摻雜，以形成輕摻雜區(qū)，最后移除光阻圖案。上述的第一次離 子摻雜與第二次離子摻雜例如互為一 N型摻雜或一 P型摻雜。
在本發(fā)明的一實施例中，上述的畫素結(jié)構(gòu)的制作方法更包括圖案化柵絕緣層與第 二導(dǎo)電層，以形成一第一電極圖案位于數(shù)據(jù)配線圖案上。此外，可進(jìn)一步圖案化第三 導(dǎo)電層，以形成一共用配線圖案，且部分的共用配線圖案位于第一電極圖案上。
在本發(fā)明的一實施例中，上述的畫素結(jié)構(gòu)的制作方法更包括圖案化半導(dǎo)體層與第 一導(dǎo)電層，以形成一第一電極圖案。此外，可更進(jìn)一步圖案化柵絕緣層與第二導(dǎo)電層， 以形成一共用配線圖案，其中部分的共用配線圖案位于第一電極圖案上。此外，漏極 圖案可電性連接至第一電極圖案。
在本發(fā)明的一實施例中，上述的柵絕緣層的厚度約為500埃至1500埃。
在本發(fā)明的一實施例中，上述的第二導(dǎo)電層的材質(zhì)包括鋁、鈦/鋁/鈦、鈦/鉬/ 鈦、鉬、鉬/鋁/鉬、鎢化鉬或上述組合。
在本發(fā)明的一實施例中，上述的第三導(dǎo)電層的材質(zhì)包括鉬、鉬/鋁/鉬、鋁、鈦/ 鋁/鈦或上述組合。
在本發(fā)明的一實施例中，上述的保護(hù)層的材質(zhì)可以是氧化硅、氮化硅、或是其組 合。此外，保護(hù)層的厚度約為2000埃至8000埃。
本發(fā)明提供一種畫素結(jié)構(gòu)，其主要包括一基板、 一半導(dǎo)體圖案、 一數(shù)據(jù)配線、 一掃描配線、 一柵極圖案、 一柵絕緣層、 一源極圖案、 一漏極圖案、 一保護(hù)層以及一 畫素電極。半導(dǎo)體圖案與數(shù)據(jù)配線形成于基板上，且半導(dǎo)體圖案具有一源極區(qū)、 一漏 極區(qū)、 一通道區(qū)以及一輕摻雜區(qū)，其中源極區(qū)與漏極區(qū)分別位于通道區(qū)的兩側(cè)，而輕 摻雜區(qū)位于通道區(qū)與源極區(qū)之間以及通道區(qū)與漏極區(qū)之間。掃描配線形成于基板上， 并位于數(shù)據(jù)配線上方。此外，柵極圖案形成于半導(dǎo)體圖案上，并電性連接于掃描配線， 而柵絕緣層位于柵極圖案以及半導(dǎo)體圖案之間。另外，源極圖案與漏極圖案，分別配 置于柵極圖案的兩側(cè)，并且分別電性連接源極區(qū)與漏極區(qū)，且源極圖案更電性連接至 數(shù)據(jù)配線。保護(hù)層配置于基板上，以覆蓋半導(dǎo)體圖案、數(shù)據(jù)配線、掃描配線、柵極圖 案、源極圖案以及漏極圖案，且保護(hù)層具有一接觸窗，用以暴露出漏極圖案。畫素電 極配置于保護(hù)層上，且畫素電極經(jīng)由接觸窗電性連接至漏極圖案。 在本發(fā)明的一實施例中，上述的半導(dǎo)體圖案的材質(zhì)包括多晶硅。 在本發(fā)明的一實施例中，上述的掃描配線、柵極圖案、源極圖案及漏極圖案的材 質(zhì)包括金屬。
在本發(fā)明的一實施例中，上述的源極區(qū)與漏極區(qū)可互為一N型摻雜區(qū)或一 P型摻 雜區(qū)。
在本發(fā)明的一實施例中，上述的輕摻雜區(qū)可為一N型摻雜區(qū)或一 P型摻雜區(qū)。 在本發(fā)明的一實施例中，上述的畫素結(jié)構(gòu)更包括一第一電極圖案，其位于數(shù)據(jù)配
線上。此外，畫素結(jié)構(gòu)更可包括一共用配線圖案，其中部分的共用配線圖案位于第一
電極圖案上。此共用配線圖案例如位于畫素電極的一外圍區(qū)域。
在本發(fā)明的一實施例中，上述的畫素結(jié)構(gòu)更包括一第一電極圖案，且第一電極圖
案系位于畫素電極的一顯示區(qū)域。此外，畫素結(jié)構(gòu)更可包括一共用配線圖案，其中部
分的共用配線圖案位于第一電極圖案上。另外，漏極圖案可電性連接至第一電極圖案。 在本發(fā)明的一實施例中，上述的柵絕緣層的厚度約為500埃至1500埃。 在本發(fā)明的一實施例中，上述的柵極圖案的材質(zhì)包括鋁、鈦/鋁/鈦、鈦/鉬/鈦、
鉬、鉬/鋁/鉬、鎢化鉬或上述組合。
在本發(fā)明的一實施例中，上述的源極圖案與漏極圖案的材質(zhì)包括鉬、鉬/鋁/鉬、
鈦/鋁/鈦或上述組合。
在本發(fā)明的一實施例中，上述的保護(hù)層的厚度約為2000埃至6000埃。 本發(fā)明的畫素結(jié)構(gòu)的制作方法可利用半調(diào)式掩模(half-tone mask)或灰調(diào)式掩 模(grey-tonemask)制作工藝技術(shù)將半導(dǎo)體圖案與數(shù)據(jù)配線一起定義完成。此外，本 發(fā)明的畫素結(jié)構(gòu)的制作方法可進(jìn)一步采用自我對準(zhǔn)(self-alignmem)的方式，經(jīng)由光 阻灰化與蝕刻等步驟來制作具有對稱長度的輕摻雜區(qū)，因此可有效避免習(xí)知以掩模來 定義輕摻雜區(qū)時可能產(chǎn)生的掩模對位誤差問題。另外，由于本發(fā)明的畫素結(jié)構(gòu)的設(shè)計 是將源極圖案與漏極圖案直接接觸半導(dǎo)體圖案的源極區(qū)與漏極區(qū)，因此可省去一道制 作通孔(via)的制作工藝。再者，本發(fā)明也可以制作環(huán)繞畫素區(qū)域外圍的共用配線圖 案，藉以提高畫素結(jié)構(gòu)的開口率。
為讓本發(fā)明之上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉實施例，并 配合所附圖式，作詳細(xì)說明如下。


圖1繪示為習(xí)知的一種應(yīng)用低溫多晶硅薄膜晶體管的畫素結(jié)構(gòu)。 圖2A至圖2K為本發(fā)明第一實施例的畫素結(jié)構(gòu)的制作方法。 圖3A至圖3K為本發(fā)明第二實施例的畫素結(jié)構(gòu)的制作方法。
具體實施方式
下文舉出兩個實施例來說明本發(fā)明所提出的畫素結(jié)構(gòu)及其制作方法。此兩個實施 例主要的差別在于儲存電容的位置與形成方式不同，但同樣具有制作工藝簡單以及可 避免定義輕摻雜區(qū)時的掩模對位誤差等優(yōu)點。其中，第一實施例的儲存電容環(huán)繞畫素 區(qū)域的外圍配置，而第二實施例的儲存電容則位于畫素區(qū)域內(nèi)。當(dāng)然，下述實施例僅 為舉例的用，儲存電容的位置與結(jié)構(gòu)并不局限于上述兩種方式，而畫素結(jié)構(gòu)中各個膜 層可能的形成方式也不限于下述實施例所提及的方法，本領(lǐng)域的技術(shù)人員在參照本發(fā) 明的揭露內(nèi)容之后當(dāng)可在合理的范圍內(nèi)調(diào)整畫素結(jié)構(gòu)中各個膜層或結(jié)構(gòu)的位置、材料 或形成方式，以符合實際需求。 [第一實施例]
圖2A至圖2K為本發(fā)明第一實施例的畫素結(jié)構(gòu)的制作方法，其中各個圖式皆繪示
了相關(guān)結(jié)構(gòu)之上視圖與A-A'剖面圖及B-B'剖面圖。在可能的情況下，為了清楚表
達(dá)圖示內(nèi)容，圖2A至圖2K之上視圖中的標(biāo)號系用以標(biāo)注制作工藝中定義出來的圖案，
而圖2A至圖2K的剖面圖中的標(biāo)號則是用以標(biāo)注構(gòu)成該些圖案的材料膜層。
首先，如圖2A所示，提供一基板202，并且依序形成一半導(dǎo)體層210與一第一 導(dǎo)電層220于基板202上。此處的半導(dǎo)體層210例如是一多晶硅層，而第一導(dǎo)電層 220的材質(zhì)包括鉬、鉬/鋁/鉬、鈦/鋁/鈦或上述組合等等。
接著，如圖2B、E所示，圖案化半導(dǎo)體層210與第一導(dǎo)電層220，以形成具有 不同厚度的半導(dǎo)體圖案272與數(shù)據(jù)配線圖案274，其中半導(dǎo)體圖案272由半導(dǎo)體層210 所構(gòu)成，而數(shù)據(jù)配線圖案274由半導(dǎo)體層210與第一導(dǎo)電層220所構(gòu)成。
更詳細(xì)而言，本實施例是通過一半調(diào)式掩模(或一灰調(diào)式掩模)制作工藝來形成 前述的半導(dǎo)體圖案272與數(shù)據(jù)配線圖案274，其詳細(xì)步驟例如是如圖2B所示，先形 成一光阻材料層510于第一導(dǎo)電層上220，再圖案化光阻材料層510，以形成一第一 光阻圖案512與一第二光阻圖案514，其中圖案化光阻材料層510的方法便例如是通 過半調(diào)式掩模或灰調(diào)式掩模來對光阻材料層510進(jìn)行光刻制作工藝。此步驟所形成的 第一光阻圖案512對應(yīng)位于后續(xù)形成的半導(dǎo)體圖案272的位置，而第二光阻圖案514 對應(yīng)位于后續(xù)形成的數(shù)據(jù)配線圖案274的位置，且第一光阻圖案512的厚度小于第二 光阻圖案514的厚度。接著，如圖2C所示，通過第一光阻圖案512與第二光阻圖案 514作為罩幕，對半導(dǎo)體層210與第一導(dǎo)電層220進(jìn)行蝕刻，進(jìn)而移除第一光阻圖案 512與第二光阻圖案514所暴露的第一導(dǎo)電層220與半導(dǎo)體層210。然后，如圖2D所 示，對第一光阻圖案512與第二光阻圖案514進(jìn)行一灰化制作工藝，其中控制灰化制 作工藝中光阻材料層510被蝕刻的厚度，以完全移除第一光阻圖案512，并且移除部 份的第二光阻圖案514。此時，原先被第一光阻圖案512所覆蓋的第一導(dǎo)電層220會 被暴露出來。之后，便可如圖2E所示，通過剩余的第二光阻圖案514作為罩幕，對 半導(dǎo)體層210與第一導(dǎo)電層220進(jìn)行蝕刻，進(jìn)而移除第二光阻圖案514所暴露的第一 導(dǎo)電層220，以暴露出對應(yīng)的半導(dǎo)體層210。然后，再移除剩余的第二光阻圖案514， 便可形成具有不同厚度的半導(dǎo)體圖案272與數(shù)據(jù)配線圖案274。
接著，如圖2F所示，依序形成一柵絕緣層230與第二導(dǎo)電層240于該基板上， 并且圖案化柵絕緣層230與第二導(dǎo)電層240，以形成相連的一柵極圖案282以及一掃 描配線圖案284，其中柵極圖案282與掃描配線圖案284分別由柵絕緣層230與第二 導(dǎo)電層240所構(gòu)成。此外，柵極圖案282位于半導(dǎo)體圖案272上，并且暴露出部分的 半導(dǎo)體圖案272，而被暴露的半導(dǎo)體圖案272位于柵極圖案282的兩側(cè)。另外，本實 施例更可以選擇在圖案化柵絕緣層230與第二導(dǎo)電層240的同時，形成第一電極圖案 286于數(shù)據(jù)配線圖案274上，此第一電極圖案286同樣是由柵絕緣層230與第二導(dǎo)電
層2犯所構(gòu)成，其中形成此第一電極圖案286的目的在于結(jié)合后續(xù)的步驟形成儲存電 容結(jié)構(gòu)。上述的柵絕緣層230的厚度例如為500埃至1500埃，其材質(zhì)例如是氮化硅、 氧化硅或該等組合，而第二導(dǎo)電層240的材質(zhì)包括鋁、鈦/鋁/鈦、鈦/鉬/鈦、鉬、鉬 /鋁/鉬、鎢化鉬等金屬、合金或其組合。
然后，如圖2G 2J所示，在半導(dǎo)體圖案272中形成薄膜晶體管所需的源極區(qū) 272s、漏極區(qū)272d、 一通道區(qū)272c以及輕慘雜區(qū)272k，其中源極區(qū)272s與漏極區(qū) 272d分別位于柵極圖案282的兩側(cè)，通道區(qū)272c位于柵極圖案282下方，而輕摻雜 區(qū)272k位于通道區(qū)272c與源極區(qū)272s之間以及通道區(qū)272c與漏極區(qū)272d之間。
更詳細(xì)地說，上述的制作工藝?yán)缡侨鐖D2G所示，先在圖案化柵絕緣層230 與第二導(dǎo)電層240之后，保留或者另外形成光阻圖案520于柵極圖案282上。在本實 施例中，光阻圖案520更覆蓋掃描配線圖案284與第一電極圖案286。并且，通過光 阻圖案520與柵極圖案282作為罩幕來對半導(dǎo)體圖案272進(jìn)行第一次離子摻雜，以形 成源極區(qū)272s與漏極區(qū)272d。此處所進(jìn)行的第一次離子摻雜例如是N型摻雜，當(dāng)然， 在其他實施例中，此第一次離子摻雜也可以是P型摻雜。
然后，如圖2H所示，對光阻圖案520進(jìn)行灰化制作工藝，以移除一部份的光 阻圖案520，使光阻圖案520暴露出一部分的柵極圖案282。在本實施例中，光阻圖 案520更同時暴露出一部份的掃描配線圖案284與第一電極圖案286。由于灰化制作 工藝為等向蝕刻制作工藝，因此光阻圖案520的兩側(cè)會等量地內(nèi)縮，而暴露出相同長 度的柵極圖案282、掃描配線圖案284與第一電極圖案286。換言的，此步驟不會用 到掩模，亦即不需進(jìn)行掩模對位便可以達(dá)到自我對準(zhǔn)的效果，如此可避免習(xí)知制作輕 摻雜區(qū)時可能發(fā)生的掩模對位誤差的問題，因而具有較佳的制作工藝良率。
接著，如21所示，以灰化后的光阻圖案520作為罩幕來蝕刻被暴露的柵極圖 案282，以使柵極圖案282更暴露出另一部分未被摻雜的半導(dǎo)體圖案272。并且，通 過柵極圖案282作為罩幕，對被暴露的未被摻雜的半導(dǎo)體圖案272進(jìn)行第二次離子摻 雜，其中此第二次離子慘雜為一輕離子摻雜，用以形成輕摻雜區(qū)272k,同時定義出 通道區(qū)272c。值得注意的是，若前述步驟是以N型摻雜的方式形成源極區(qū)272s與漏 極區(qū)272d，則此步驟中的輕離子摻雜也應(yīng)該采用N型摻雜。同理，若前述步驟是以P 型摻雜的方式形成源極區(qū)272s與漏極區(qū)272d，則此步驟中的輕離子摻雜則應(yīng)該采用 P型摻雜。
之后，如圖2J所示，移除光阻圖案520，形成一第三導(dǎo)電層250于基板202上，
并且圖案化第三導(dǎo)電層250，以形成源極圖案292以及漏極圖案294，其中源極圖案
292與漏極圖案294分別位于柵極圖案282的兩側(cè)，并且分別連接源極區(qū)272s與漏 極區(qū)272d，且源極圖案292更電性連接至數(shù)據(jù)配線圖案274。此外，在本實施例中， 為了制作儲存電容結(jié)構(gòu)，更可在圖案化第三導(dǎo)電層250時，形成一共用配線圖案296， 其中部分的共用配線圖案2%位于第一電極圖案286上。上述的第三導(dǎo)電層250的材 質(zhì)例如包括鉬、鉬/鋁/鉬、鋁、鈦/鋁/鈦或上述組合。
之后，如圖2K所示，全面形成一保護(hù)層260于基板上，并且圖案化保護(hù)層260， 以形成一接觸窗262，暴露出漏極圖案294。并且，形成一畫素電極264于保護(hù)層260 上，其中畫素電極264經(jīng)由接觸窗262電性連接至漏極圖案294。為了使圖式較為清 楚，圖2K之上視圖并未繪出保護(hù)層260，僅繪出接觸窗262的輪廓。在本實施例中， 保護(hù)層260的厚度例如為2000埃至8000埃。此外，畫素電極264的材質(zhì)例如是銦錫 氧化物或是銦鋅氧化物等透明導(dǎo)電材料。至此，大致完成畫素結(jié)構(gòu)200的制作，而第 一電極圖案286、共用配線圖案296、保護(hù)層260以及畫素電極264可構(gòu)成一儲存電 容結(jié)構(gòu)。
基于上述，上述實施例的畫素結(jié)構(gòu)的制作方法主要利用半調(diào)式掩?；蚧艺{(diào)式掩 模制作工藝技術(shù)將半導(dǎo)體圖案與數(shù)據(jù)配線一起定義完成，并且采用自我對準(zhǔn)的方式， 經(jīng)由光阻灰化與蝕刻等步驟來制作具有對稱長度的輕摻雜區(qū)，因此可有效避免習(xí)知以 掩模來定義輕摻雜區(qū)時可能產(chǎn)生的掩模對位誤差問題。此外，在上述的制作工藝中， 源極圖案與漏極圖案直接接觸半導(dǎo)體圖案的源極區(qū)與漏極區(qū)，因此可省去習(xí)知制作通 孔的制作工藝，整體而言，提供了更為簡化的制作工藝步驟，有助于提高制作工藝產(chǎn) 出。另一方面，上述實施例所形成的共用配線圖案是環(huán)繞于畫素外圍，亦即將畫素結(jié) 構(gòu)配置于畫素外圍，因此可以降低配置儲存電容所造成的畫素開口率的損失，有助于 提高畫素的顯示品質(zhì)。 [第二實施例]
圖3A至圖3K為本發(fā)明第二實施例的畫素結(jié)構(gòu)的制作方法，其中各個圖式皆繪示 了相關(guān)結(jié)構(gòu)的上視圖與A-A'剖面圖。在可能的情況下，為了清楚表達(dá)圖示內(nèi)容，圖 3A至圖3K之上視圖中的標(biāo)號系用以標(biāo)注制作工藝中定義出來的圖案，而圖3A至圖 3K的剖面圖中的標(biāo)號則是用以標(biāo)注構(gòu)成該些圖案的材料膜層。
本實施例中的部分制作工藝與前述實施例類似，前述實施例所采用的制作工藝方
法與膜層材料皆可應(yīng)用于本實施例中，這些部分將不在本實施例中重復(fù)贅述。
本實施例的畫素結(jié)構(gòu)的制作方法首先如圖3A所示，提供一基板302，并且依序
形成一半導(dǎo)體層310與一第一導(dǎo)電層320于基板302上。接著，如圖3IT3E所示，圖
案化半導(dǎo)體層310與第一導(dǎo)電層320，以形成具有不同厚度的半導(dǎo)體圖案372與數(shù)據(jù) 配線圖案374，其中半導(dǎo)體圖案372由半導(dǎo)體層310所構(gòu)成，而數(shù)據(jù)配線圖案374由 半導(dǎo)體層310與第一導(dǎo)電層320所構(gòu)成。此外，本實施例更可以選擇在圖案化半導(dǎo)體 層310與第一導(dǎo)電層320的同時，形成一第一電極圖案376。此第一電極圖案376同 樣是由半導(dǎo)體層310與第一導(dǎo)電層320所構(gòu)成，而形成此第一電極圖案376的目的在 于結(jié)合后續(xù)的步驟形成儲存電容結(jié)構(gòu)。
更詳細(xì)而言，本實施例是通過一半調(diào)式掩模(或一灰調(diào)式掩模)制作工藝來形成 前述的半導(dǎo)體圖案372、數(shù)據(jù)配線圖案374與第一電極圖案376,其詳細(xì)步驟例如是 如圖3B所示，先形成一光阻材料層610于第一導(dǎo)電層上320，再圖案化光阻材料層 610，以形成一第一光阻圖案612、 一第二光阻圖案614與一第三光阻圖案616，其中 圖案化光阻材料層610的方法便例如是通過半調(diào)式掩?；蚧艺{(diào)式掩模來對光阻材料 層610進(jìn)行光刻制作工藝。此步驟所形成的第一光阻圖案612對應(yīng)位于后續(xù)形成的半 導(dǎo)體圖案372的位置，第二光阻圖案614對應(yīng)位于后續(xù)形成的數(shù)據(jù)配線圖案374的位 置，而第三光阻圖案616對應(yīng)位于后續(xù)形成的第一電極圖案376的位置，且第一光阻 圖案612的厚度小于第二光阻圖案614與第三光阻圖案616的厚度。接著，如圖3C 所示，通過第一光阻圖案612、第二光阻圖案614與第三光阻圖案616作為罩幕，對 半導(dǎo)體層310與第一導(dǎo)電層320進(jìn)行蝕刻，進(jìn)而移除第一光阻圖案612、第二'光阻圖 案614與第三光阻圖案616所暴露的第一導(dǎo)電層320與半導(dǎo)體層310。然后，如圖3D 所示，對第一光阻圖案612、第二光阻圖案614與第三光阻圖案616進(jìn)行一灰化制作 工藝，其中控制灰化制作工藝中光阻材料層610被蝕刻的厚度，以完全移除第一光阻 圖案612，并且移除部份的第二光阻圖案614與第三光阻圖案616。此時，原先被第 一光阻圖案612所覆蓋的第一導(dǎo)電層320會被暴露出來。之后，便可如圖3E所示， 通過剩余的第二光阻圖案614與第三光阻圖案616作為罩幕，對半導(dǎo)體層310與第一 導(dǎo)電層320進(jìn)行蝕刻，進(jìn)而移除第二光阻圖案614與第三光阻圖案616所暴露的第一 導(dǎo)電層320，以暴露出對應(yīng)的半導(dǎo)體層310。然后，再移除剩余的第二光阻圖案614 與第三光阻圖案616，便可形成具有不同厚度的半導(dǎo)體圖案372、數(shù)據(jù)配線圖案374 與第一電極圖案376。
接著，如圖3F所示，依序形成一柵絕緣層330與第二導(dǎo)電層340于該基板上，
并且圖案化柵絕緣層330與第二導(dǎo)電層340，以形成相連的一柵極圖案382與一掃描
配線圖案384以及一共用配線圖案386。柵極圖案382、掃描配線圖案384與共用配
線圖案386分別由柵絕緣層330與第二導(dǎo)電層340所構(gòu)成，其中柵極圖案382位于半
導(dǎo)體圖案372上，并且暴露出部分的半導(dǎo)體圖案372,而被暴露的半導(dǎo)體圖案372位 于柵極圖案382的兩側(cè)。共用配線圖案386位于第一電極圖案376上而與第一電極圖 案376搭接，以結(jié)合后續(xù)的步驟形成儲存電容結(jié)構(gòu)。
然后，如圖3G 3J所示，在半導(dǎo)體圖案372中形成薄膜晶體管所需的源極區(qū) 372s、漏極區(qū)372d、 一通道區(qū)372c以及輕摻雜區(qū)372k，其中源極區(qū)372s與漏極區(qū) 372d分別位于柵極圖案382的兩側(cè)，通道區(qū)372c位于柵極圖案382下方，而輕摻雜 區(qū)372k位于通道區(qū)372c與源極區(qū)372s之間以及通道區(qū)372c與漏極區(qū)372d之間。
更詳細(xì)地說，上述的制作工藝?yán)缡侨鐖D3G所示，先在圖案化柵絕緣層330 與第二導(dǎo)電層340之后，保留或者另外形成光阻圖案620于柵極圖案382上。在本實 施例中，光阻圖案620更覆蓋掃描配線圖案384與共用配線圖案386。并且，通過光 阻圖案620與柵極圖案382作為罩幕來對半導(dǎo)體圖案372進(jìn)行第一次離子摻雜，以形 成源極區(qū)372s與漏極區(qū)372d。此處所進(jìn)行的第一次離子摻雜例如是N型摻雜，當(dāng)然， 在其他實施例中，此第一次離子摻雜也可以是P型摻雜。
然后，如圖3H所示，對光阻圖案620進(jìn)行灰化制作工藝，以移除一部份的光 阻圖案620，使光阻圖案620暴露出一部分的柵極圖案382。在本實施例中，光阻圖 案620更同時暴露出一部份的掃描配線圖案384與共用配線圖案386。由于灰化制作 工藝為等向蝕刻制作工藝，因此光阻圖案620的兩側(cè)會等量地內(nèi)縮，而暴露出相同長 度的柵極圖案382、掃描配線圖案384與共用配線圖案386。換言的，此步驟不會用 到掩模，亦即不需進(jìn)行掩模對位便可以達(dá)到自我對準(zhǔn)的效果，如此可避免習(xí)知制作輕 摻雜區(qū)時可能發(fā)生的掩模對位誤差的問題，因而具有較佳的制作工藝良率。
接著，如31所示，以灰化后的光阻圖案620作為罩幕來蝕刻被暴露的柵極圖 案382，以使柵極圖案382更暴露出另一部分未被摻雜的半導(dǎo)體圖案372。并且，通 過柵極圖案382作為罩幕，對被暴露的未被摻雜的半導(dǎo)體圖案372進(jìn)行第二次離子摻 雜，其中此第二次離子摻雜為一輕離子摻雜，用以形成輕摻雜區(qū)372k，并同時定義 出通道區(qū)372c。值得注意的是，若前述步驟是以N型摻雜的方式形成源極區(qū)372s與 漏極區(qū)372d，則此步驟中的輕離子慘雜也應(yīng)該采用N型摻雜。同理，若前述步驟是 以P型摻雜的方式形成源極區(qū)372s與漏極區(qū)372d，則此步驟中的輕離子摻雜則應(yīng)該 采用P型摻雜。
之后，如圖3J所示，移除光阻圖案620,形成一第三導(dǎo)電層350于基板302上，
并且圖案化第三導(dǎo)電層350，以形成源極圖案392以及漏極圖案394，其中源極圖案
392與漏極圖案394分別位于柵極圖案382的兩側(cè)，并且分別連接源極區(qū)372s與漏
極區(qū)372d，且源極圖案392更電性連接至數(shù)據(jù)配線圖案374，而漏極圖案394更電性 連接至第一電極圖案376。
之后，如圖3K所示，全面形成一保護(hù)層360于基板上，并且圖案化保護(hù)層360, 以形成一接觸窗362，暴露出漏極圖案394。并且，形成一畫素電極364于保護(hù)層360 上，其中畫素電極364經(jīng)由接觸窗362電性連接至漏極圖案394。為了使圖式較為清 楚，圖3K之上視圖并未繪出保護(hù)層360,僅繪出接觸窗362的輪廓。至此，大致完 成畫素結(jié)構(gòu)300的制作，而第一電極圖案376、共用配線圖案386、保護(hù)層360以及 畫素電極364可構(gòu)成一儲存電容結(jié)構(gòu)。
同樣地，本實施例的畫素結(jié)構(gòu)的制作方法利用半調(diào)式掩?；蚧艺{(diào)式掩模制作工 藝技術(shù)將半導(dǎo)體圖案與數(shù)據(jù)配線一起定義完成，并且采用自我對準(zhǔn)的方式，經(jīng)由光阻 灰化與蝕刻等步驟來制作具有對稱長度的輕摻雜區(qū)，因此可有效避免習(xí)知以掩模來定 義輕摻雜區(qū)時可能產(chǎn)生的掩模對位誤差問題。此外，源極圖案與漏極圖案直接接觸半 導(dǎo)體圖案的源極區(qū)與漏極區(qū)，因此可省去習(xí)知制作通孔的制作工藝，整體而言，提供 了更為簡化的制作工藝步驟，有助于提高制作工藝產(chǎn)出。
綜上所述，本發(fā)明所提出的畫素結(jié)構(gòu)及其制作方法，相較于習(xí)知技術(shù)，具有制 作工藝簡易與高良率的特點，因此有助于節(jié)省制作工藝時間、降低生產(chǎn)成本。此外， 也可搭配特殊的儲存電容設(shè)計，同時提高畫素結(jié)構(gòu)的開口率，以進(jìn)一步提高較佳的顯 示品質(zhì)。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng) 域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。另外本發(fā)明的任一實 施例或申請專利范圍不須達(dá)成本發(fā)明所揭露的全部目的或優(yōu)點或特點。此外，摘要部 分和標(biāo)題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權(quán)利范圍。
權(quán)利要求
1.一種畫素結(jié)構(gòu)的制作方法，包括提供一基板；依序形成一半導(dǎo)體層與一第一導(dǎo)電層于該基板上；圖案化該半導(dǎo)體層與該第一導(dǎo)電層，以形成一半導(dǎo)體圖案與一數(shù)據(jù)配線圖案，其中該半導(dǎo)體圖案由該半導(dǎo)體層所構(gòu)成，而該數(shù)據(jù)配線圖案由該半導(dǎo)體層與該第一導(dǎo)電層所構(gòu)成；依序形成一柵絕緣層與一第二導(dǎo)電層于該基板上；圖案化該柵絕緣層與該第二導(dǎo)電層，以形成相連的一柵極圖案以及一掃描配線圖案，該柵極圖案由該柵絕緣層與該第二導(dǎo)電層所構(gòu)成，其中該柵極圖案位于該半導(dǎo)體圖案上，并且暴露出部分的該半導(dǎo)體圖案，而被暴露的該半導(dǎo)體圖案位于該柵極圖案的兩側(cè)；形成一源極區(qū)、一漏極區(qū)、一通道區(qū)以及一輕摻雜區(qū)于該半導(dǎo)體圖案中，其中該源極區(qū)與該漏極區(qū)分別位于該柵極圖案的兩側(cè)，該通道區(qū)位于該柵極圖案下方，而該輕摻雜區(qū)位于該通道區(qū)與該源極區(qū)之間以及該通道區(qū)與該漏極區(qū)之間；形成一第三導(dǎo)電層于該基板上；圖案化該第三導(dǎo)電層，以形成一源極圖案以及一漏極圖案，其中該源極圖案與該漏極圖案分別位于該柵極圖案的兩側(cè)，并且分別連接該源極區(qū)與該漏極區(qū)，且該源極圖案更電性連接至該數(shù)據(jù)配線圖案；全面形成一保護(hù)層于該基板上；圖案化該保護(hù)層，以形成一接觸窗暴露出該漏極圖案；以及形成一畫素電極于該保護(hù)層上，該畫素電極經(jīng)由該接觸窗電性連接至該漏極圖案。
2. 根據(jù)權(quán)利要求l所述的畫素結(jié)構(gòu)的制作方法，其特征在于，圖案化該半導(dǎo)體 層與該第一導(dǎo)電層的步驟包括形成一光阻材料層于該第一導(dǎo)電層上；圖案化該光阻材料層，以形成一第一光阻圖案與一第二光阻圖案，其中該第一 光阻圖案對應(yīng)位于后續(xù)形成的該半導(dǎo)體圖案的位置，而該第二光阻圖案對應(yīng)位于后續(xù) 形成的該數(shù)據(jù)配線圖案的位置，且該第一光阻圖案的厚度小于該第二光阻圖案的厚 度；通過該第一光阻圖案與該第二光阻圖案作為罩幕，以對該半導(dǎo)體層與該第一導(dǎo) 電層進(jìn)行蝕刻，進(jìn)而移除該第一光阻圖案與該第二光阻圖案所暴露的該第一導(dǎo)電層與 該半導(dǎo)體層；對該第一光阻圖案與該第二光阻圖案進(jìn)行一灰化制作工藝，以完全移除該第一 光阻圖案，并且移除部份的該第二光阻圖案；通過剩余的該第二光阻圖案作為罩幕，對該半導(dǎo)體層與該第一導(dǎo)電層進(jìn)行蝕 刻，進(jìn)而移除該第二光阻圖案所暴露的該第一導(dǎo)電層；以及移除剩余的該第二光阻圖案。
3. 根據(jù)權(quán)利要求2所述的畫素結(jié)構(gòu)的制作方法，其特征在于，圖案化該光阻材 料層的步驟包括通過一半調(diào)式掩?；蛞换艺{(diào)式掩模對該光阻材料層進(jìn)行一光刻制作 工藝。
4. 根據(jù)權(quán)利要求l所述的畫素結(jié)構(gòu)的制作方法，其特征在于，形成該源極區(qū)、 該漏極區(qū)、該通道區(qū)以及該輕慘雜區(qū)的步驟包括在圖案化該柵絕緣層與該第二導(dǎo)電層之后，保留一光阻圖案于該柵極圖案上；通過該光阻圖案與該柵極圖案作為罩幕來對該半導(dǎo)體圖案進(jìn)行一第一次離子 摻雜，以形成該源極區(qū)與該漏極區(qū)；對該光阻圖案進(jìn)行一灰化制作工藝，以移除一部份的該光阻圖案，使該光阻圖 案暴露出一部分的該柵極圖案；以灰化后的該光阻圖案作為罩幕來蝕刻被暴露的該柵極圖案，以使該柵極圖案 更暴露出另一部分的半導(dǎo)體圖案；通過該柵極圖案作為罩幕，對該柵極圖案所暴露的該另一部分的半導(dǎo)體圖案進(jìn) 行一第二次離子摻雜，其中該第二次離子摻雜為一輕離子摻雜，以形成該輕慘雜區(qū)；以及移除該光阻圖案。
5. 根據(jù)權(quán)利要求l所述的畫素結(jié)構(gòu)的制作方法，其特征在于，更包括圖案化該 柵絕緣層與該第二導(dǎo)電層，以形成一第一電極圖案位于該數(shù)據(jù)配線圖案上。
6. 根據(jù)權(quán)利要求5所述的畫素結(jié)構(gòu)的制作方法，其特征在于，更包括圖案化該 第三導(dǎo)電層，以形成一共用配線圖案，且部分的該共用配線圖案位于該第一電極圖案 上。
7. 根據(jù)權(quán)利要求1所述的畫素結(jié)構(gòu)的制作方法，其特征在于，更包括圖案化該 半導(dǎo)體層與該第一導(dǎo)電層，以形成一第一電極圖案。
8. 根據(jù)權(quán)利要求7所述的畫素結(jié)構(gòu)的制作方法，其特征在于，更包括圖案化該柵絕緣層與該第二導(dǎo)電層，以形成一共用配線圖案，部分的該共用配線圖案位于該 第一電極圖案上。
9. 根據(jù)權(quán)利要求7所述的畫素結(jié)構(gòu)的制作方法，其特征在于，該漏極圖案系 電性連接至該第一電極圖案。
10. 根據(jù)權(quán)利要求l所述的畫素結(jié)構(gòu)的制作方法，其特征在于，該柵絕緣層的 厚度約為500埃至1500埃且該保護(hù)層的厚度約為2000埃至8000埃。
11. 根據(jù)權(quán)利要求l所述的畫素結(jié)構(gòu)的制作方法，其特征在于，該第二導(dǎo)電層 的材質(zhì)包括鋁、鈦/鋁/鈦、鈦/鉬/鈦、鉬、鉬/鋁/鉬、鎢化鉬或上述組合且該第三導(dǎo) 電層的材質(zhì)包括鉬、鉬/鋁/鉬、鋁、鈦/鋁/鈦或上述組合。
12. —種畫素結(jié)構(gòu)，包括 一基板；一半導(dǎo)體圖案與一數(shù)據(jù)配線，形成于該基板上，其中該半導(dǎo)體圖案具有一源極 區(qū)、 一漏極區(qū)、 一通道區(qū)以及一輕摻雜區(qū)，其中該源極區(qū)與該漏極區(qū)分別位于該通道 區(qū)的兩側(cè)，而該輕摻雜區(qū)位于該通道區(qū)與該源極區(qū)之間以及該通道區(qū)與該漏極區(qū)之 間；一掃描配線，形成于該基板上，并位于該數(shù)據(jù)配線上方； 一柵極圖案，形成于該半導(dǎo)體圖案上，并電性連接于該掃描配線； 一柵絕緣層，位于該柵極圖案以及該半導(dǎo)體圖案之間；一源極圖案與一漏極圖案，分別配置于該柵極圖案的兩側(cè)，并且分別電性連接 該源極區(qū)與該漏極區(qū)，該源極圖案系電性連接至該數(shù)據(jù)配線；一保護(hù)層，配置于該基板上，以覆蓋該半導(dǎo)體圖案、該數(shù)據(jù)配線、該掃描配線、 該柵極圖案、該源極圖案以及該漏極圖案，且該保護(hù)層具有一接觸窗，用以暴露出該 漏極圖案；以及一畫素電極，配置于該保護(hù)層上，且該畫素電極經(jīng)由該接觸窗電性連接至該漏 極圖案。
13. 根據(jù)權(quán)利要求12所述的畫素結(jié)構(gòu)，其特征在于，該半導(dǎo)體圖案的材質(zhì)包 括多晶硅，該掃描配線、該柵極圖案、該源極圖案及該漏極圖案的材質(zhì)包括金屬，該 柵極圖案的材質(zhì)包括鋁、鈦/鋁/鈦、鈦/鉬/鈦、鉬、鉬/鋁/鉬、鎢化鉬或上述組合且 該源極圖案與該漏極圖案的材質(zhì)包括鉬、鉬/鋁/鉬、鈦/鋁/鈦或上述組合。
14. 根據(jù)權(quán)利要求12所述的畫素結(jié)構(gòu)，其特征在于，更包括一第一電極圖案， 位于該數(shù)據(jù)配線上。
15. 根據(jù)權(quán)利要求14所述的畫素結(jié)構(gòu)，其特征在于，更包括一共用配線圖案， 其中部分的該共用配線圖案位于該第一電極圖案上。
16. 根據(jù)權(quán)利要求15所述的畫素結(jié)構(gòu)，其特征在于，該共用配線圖案系位于 該畫素電極的一外圍區(qū)域。
17. 根據(jù)權(quán)利要求12所述的畫素結(jié)構(gòu)，其特征在于，更包括一第一電極圖案， 該第一電極圖案系位于該畫素電極的一顯示區(qū)域。
18. 根據(jù)權(quán)利要求17所述的畫素結(jié)構(gòu)，其特征在于，更包括一共用配線圖案， 其中部分的該共用配線圖案位于該第一電極圖案上。
19. 根據(jù)權(quán)利要求17所述的畫素結(jié)構(gòu)，其特征在于，該漏極圖案系電性連接 至該第一電極圖案。
20. 根據(jù)權(quán)利要求12所述的畫素結(jié)構(gòu)，其特征在于，該柵絕緣層的厚度約為 500埃至1500埃且該保護(hù)層的厚度約為2000埃至6000埃。
全文摘要
一種畫素結(jié)構(gòu)及其制作方法，主要利用半調(diào)式掩?；蚧艺{(diào)式掩模制作工藝技術(shù)將半導(dǎo)體圖案與數(shù)據(jù)配線一起定義完成。此外，亦可進(jìn)一步采用自我對準(zhǔn)的方式，經(jīng)由光阻灰化與蝕刻等步驟來制作具有對稱長度的輕摻雜區(qū)，因此可有效避免習(xí)知以掩模來定義輕摻雜區(qū)時可能產(chǎn)生的掩模對位誤差問題。另外，可使源極圖案與漏極圖案直接接觸半導(dǎo)體圖案的源極區(qū)與漏極區(qū)，因此可省去一道制作通孔的制作工藝。再者，本發(fā)明也可以制作環(huán)繞畫素區(qū)域外圍的共用配線圖案，藉以提高畫素結(jié)構(gòu)的開口率。
文檔編號H01L23/52GK101097895SQ20071012787
公開日2008年1月2日 申請日期2007年7月9日 優(yōu)先權(quán)日2007年7月9日
發(fā)明者廖盈奇, 鄭逸圣, 陳亦偉, 陳明炎 申請人:友達(dá)光電股份有限公司