專利名稱：在存儲器單元中形成溝槽和接觸的方法
技術領域：
本發(fā)明是涉及一種形成存儲器單元的方法，尤其涉及一種在存儲器 單元中形成溝槽和接觸的方法。
背景技術：
集成電路被制造成各種元件的組合件，諸如可構成一單一芯片的多個
晶體管，以及諸如可包括在單一晶圓(wafer)上的多個芯片。在制造集成電 路的大多數(shù)制作工藝中，當在硅基板上制成個別的元件(諸如晶體管)后， 將其連接在一起以執(zhí)行所要的電路功能。這個連接過程一般被稱作"鍍金 屬法"，且可使用多種不同光刻(photolithography)和沉積技術來實現(xiàn)。
由于元件的高度集成和單一芯片上的大量電路，故通常不能通過單層 互連層來實現(xiàn)互連。取而代之的是需要提供至少兩個且有時提供更多的導 體互連層，其中每個互連層具有被絕緣層彼此分離的配線溝槽圖案。接著 通過接觸插栓(contact plug)以完成這些互連圖案層與芯片上各種元件之間 的連接，該接觸插栓也稱作通孔(via)，是通過蝕刻分離元件和配線溝槽的 絕緣層而形成通孔，并接著使用金屬或其它導電材料填充通孔和溝槽以連 接個別元件而形成的。
一般來說， 一種實現(xiàn)導電配線圖案和通孔的形成方法。該方法包含 在包括硅芯片上的多個存儲器元件的集成電路上沉積絕緣層，且接著通過 在絕緣層中蝕刻圖案而在絕緣層中形成配線溝槽和通孔，以便暴露下方集
成電路中的許多存儲器元件的各個部分，且使用導電材料填充溝槽和通 孔。接著通常用化學機械拋光來移除介電材料中形成的圖案溝槽外部的多 余導電材料。
有多種方法用于在層間絕緣材料中形成通孔和配線溝槽以用于多層 金屬互連微電子元件。這些方法是已知的，且被稱作鑲嵌制作工藝
(damascene process)。使用單一鍍金屬步驟來填充通孔和溝槽二者往往是比 較有利。在有些制作工藝中，形成通孔的金屬和形成配線溝槽的金屬是同 時沉積的，因此這些制作工藝被稱作雙鑲嵌制作工藝。然而，即使當通孔 和溝槽同時被金屬化，該制作工藝仍包括兩個單獨的蝕刻步驟。換句話說， 通孔和配線溝槽是分別蝕刻的。
通孔和配線溝槽的分別蝕刻常導致難以在通孔與溝槽之間實現(xiàn)覆蓋 對準。在現(xiàn)代的鑲嵌制作工藝中，溝槽和通孔之間的對準誤差(misalignment) 問題已變得更加難以避免，因為高密度半導體元件增加的高度集成化需求 使得漸減的最小部件尺寸成為必要。
因此，在所屬領域中的技術中需要一種形成集成電路的互連系統(tǒng)的方 法，其避免連接通孔和配線溝槽(尤其在層間互連系統(tǒng)中)的對準誤差或 覆蓋對準問題。

發(fā)明內容
本發(fā)明一般是關于在各種集成電路和半導體元件中形成互連件 (interconnection)的方法，且關于使用這些方法形成的存儲器陣列。更明確 來說，本發(fā)明包含形成互連件的方法，其可避免由于分別蝕刻溝槽和通孔 而引起的覆蓋對準問題。
本發(fā)明的一個實施例包含多種方法，其包括提供存儲器陣列，該存
儲器陣列包括設置在半導體基板的表面下方的多個位元線和設置在基板 表面上方并與該位元線橫向的多個字線；在多個字線上方形成一硬屏蔽材 料層，其中位于至少一位元線上方并位于兩個連續(xù)字線之間的區(qū)域在硬屏
蔽材料層中的開口下方暴露；在硬屏蔽材料層上方形成絕緣材料層；在區(qū) 域上方的絕緣材料層中形成相鄰的溝槽和通孔圖案，使得至少一個位元線 的一部分在圖案下方暴露；以及形成互連件，該互連件包括設置在相鄰的 溝槽和通孔圖案中的導電材料，其中該互連件與至少一個位元線的暴露部 分導電性接觸。本發(fā)明還包含根據(jù)該方法而制備的存儲器陣列。
本發(fā)明的另一實施例包含多種方法，其包括提供存儲器陣列，該存
儲器陣列包括設置在半導體基板的表面下方的多個位元線和設置在基板 表面上方并與位元線橫向的多個字線，其中至少一位元線至少部分地被介
電材料覆蓋；在多個字線上方形成硬屏蔽材料層，其中位于介電材料上方 并位于兩個連續(xù)字線之間的區(qū)域暴露在硬屏蔽材料層中的開口下方；在硬 屏蔽材料層上方形成絕緣材料層；在區(qū)域上方的絕緣材料層和區(qū)域下方的 介電材料中形成相鄰的溝槽和通孔圖案，使得至少一位元線的一部分暴露 在圖案下方；以及形成互連件，該互連件包括設置在相鄰的溝槽和通孔圖 案中的導電材料，其中該互連件與至少一位元線的暴露部分導電性接觸。 本發(fā)明還包含根據(jù)該方法而制備的存儲器陣列。
本發(fā)明的又一實施例包含存儲器陣列，其包括設置在半導體基板的 表面下方的多個位元線；設置在基板表面上方并與位元線橫向的多個字 線；設置在字線上方的硬屏蔽材料，其中位于至少一位元線上方并位于兩 個連續(xù)字線之間的區(qū)域暴露在硬屏蔽材料中的開口下方；設置在硬屏蔽材 料上方的絕緣材料層；以及互連件，其包括設置在絕緣層中形成的圖案中 的用導電材料填充的相鄰的溝槽和通孔，使得用導電材料填充的通孔延伸
穿過硬屏蔽材料中的開口并與至少一位元線導電性接觸。
本發(fā)明的另一實施例包含存儲器陣列，其包括設置在半導體基板的 表面下方的多個位元線；設置在基板表面上方并與位元線橫向的多個字 線；以及設置在字線上方的硬屏蔽材料層，其中位于至少一位元線上方并 位于兩個連續(xù)字線之間的區(qū)域暴露在硬屏蔽材料層中的開口下方。
在根據(jù)本發(fā)明的存儲器陣列的某些實施例中， 一個或一個以上字線可 具有上部表面和側壁，其中硬屏蔽材料層包括設置在一個或一個以上字線
的上部表面上方的硬屏蔽帽層(cap layer)和鄰近該一個或一個以上字線的 側壁而設置的硬屏蔽隔片(spacer)。


圖la-lc是根據(jù)本發(fā)明一個實施例的方法而制備的存儲器陣列的一 部分在該方法期間的各點處的透視圖。
圖2a是根據(jù)本發(fā)明一個實施例的方法而制備的存儲器陣列的一部分 的俯視圖。
圖2b-2f是根據(jù)本發(fā)明一個實施例的方法的各個階段下沿圖2a中所指 示的線W1截得的橫截面圖。
圖2g-2k是根據(jù)本發(fā)明一個實施例的方法的各個階段下沿圖2a中所指 示的線W2截得的橫截面圖。
圖3a是根據(jù)本發(fā)明一個實施例的方法而制備的存儲器陣列的一部分 的俯視圖。
圖3b-3f是根據(jù)本發(fā)明一個實施例的方法的各個階段下沿圖3a中所指 示的線B1截得的橫截面部分。
圖3g-3k是根據(jù)本發(fā)明一個實施例的方法的各個階段下沿圖3a中所指
示的線B2截得的橫截面部分。
主要元件符號說明18:存儲器陣列；20::半導體基板；
22:位元線
24:字線
27:通道區(qū)
28:袋形植入
32:電荷存儲結構
50:介電材料
60:硬屏蔽帽層
62:硬屏蔽隔片
65:區(qū)域
68:絕緣材料層
70:層間介電層
72:金屬間介電層
80:光刻膠材料
82:抗反射涂層
90:溝槽
92:通孔
94:互連件
具體實施例方式
現(xiàn)將詳細參考本發(fā)明和其當前較佳的實施例，在附圖中已示意其實
例。只要有可能，在圖式和描述中用相同或類似的參考數(shù)字來指相同或類 似的部分。應注意，圖式是非常簡單化的形態(tài)，且不是按照精確的比例。 參考本文公開的內容，僅出于簡潔明了的目的，關于附圖使用了諸如頂部、 底部、左、右、向上、向下、上方、下方、在...下方、后方和前方的方向 術語。結合圖式的以下描述而使用的這些方向術語不應理解為以未在申請 專利范圍中明確陳述的任何形式限制本發(fā)明的范疇。盡管本文公開的內容 涉及特定所圖示的實施例，但應了解，這些實施例是以實例的方式而不是 以限制的方式呈現(xiàn)的。還應了解和理解，本文描述的制作工藝步驟和結構 不涵蓋制造整個集成電路的全部制作工藝?？山Y合所屬領域中通常使用的 各種集成電路制造技術來實踐本發(fā)明。
如本文所使用，且在申請專利范圍中，不定冠詞"一"和定冠詞"該"不 應理解為將元件限制為冠詞是指單數(shù)內容。因而，所指的"一"元件可指一 個或一個以上元件。如本文所用，術語"多個"意味著兩個或兩個以上。
根據(jù)本發(fā)明的方法包含提供存儲器陣列。例如參看圖la，在一半導體 基板20上提供根據(jù)本發(fā)明實施例的存儲器陣列18。根據(jù)本發(fā)明的各種實
施例在半導體基板"上"提供存儲器陣列是指存儲器陣列具有設置在該基 板上表面上方和/或下方，和/或直接在基板表面上和/或在基板表面層中的 元件，且不要求或暗示陣列的所有元件均設置在基板的上面。如本文所用， 存儲器陣列是指含有兩個或兩個以上存儲器單元的半導體元件，其中每一 單元包括大體上由一字線和兩個連續(xù)(即相鄰)位元線的交點來界定的區(qū) 域。
根據(jù)本發(fā)明的存儲器陣列一般包含設置在基板表面下方的多個位元 線以及設置在基板表面上方的多個字線。字線與位元線橫向設置。如本文 所用，"橫向"包含字線與位元線的任何對準，其中字線與位元線非平行對
準地設置。較佳地，字線布置成大體上垂直于位元線。如本文所用，"大 體上垂直"是指字線與位元線成90。 +/- 15。角度布置，而并不暗示其絕對地 垂直于位元線。
再次參看圖la，舉例來說，根據(jù)本發(fā)明一個實施例的存儲器陣列18 包含設置在基板20表面下方的多個位元線22以及設置在基板20表面上 方的多個字線24。在圖la中描繪的實施例中，字線24布置成大體上垂直 于位元線22。
根據(jù)本發(fā)明適合使用的半導體基板包含(但不限于)硅材料或任何其 它所屬領域中已知或待開發(fā)的合適的半導體材料?？蓪⒂脴藴始夹g制備的 硅芯片用作基板。舉例來說，可使用這樣一種制作工藝來制備硅芯片，其 中由被稱作晶種的小晶體生長出硅，由融化的高純度硅旋轉并緩慢地抽拉 而得到圓柱狀晶體，該圓柱狀晶體接著被切片以獲得薄的圓盤，該圓盤在 切片后又被精細研磨、滑鏡拋光和清洗。
可通過用于半導體處理中的任何合適的摻雜方法形成在根據(jù)本發(fā)明 的基板表面下方設置的位元線。舉例來說，可通過在半導體基板表面上或 上方提供合適的圖案化屏蔽，并隨后使用離子植入在半導體基板的表面下 方以所需的摻雜水平植入所需摻雜劑類型(例如n型或p型)的離子，來 形成位元線。根據(jù)本發(fā)明的位元線一般彼此平行設置。如本文所用，"平 行"是指位元線沿著其整個長度以幾乎相等的距離彼此隔開。然而，"平行" 不要求每個位元線都沿著其各自的長度彼此等距間隔。 一般來說，根據(jù)本 發(fā)明的多個位元線可以任何方式定位，只要位元線不在其長度上的任何點 處彼此接觸即可。然而，應了解，兩個或兩個以上位元線可連接至一己選 晶體管的共同源極線，使得其仍可分別地操作。
根據(jù)本發(fā)明的存儲器陣列包含NPN結(junction)元件以及PNP結元件。
根據(jù)本發(fā)明的方法可用于制備NPN結元件和PNP結元件。因而，應了解，
當本文中本發(fā)明的實施例中的任一者是指NPN結時(其中半導體基板包 括具有經(jīng)由n型摻雜形成的兩個或兩個以上位元線(即源極/漏極區(qū))的p 型材料)，該存儲器單元/陣列還可包含PNP結半導體元件，且本發(fā)明的方 法可用于制備PNP結半導體元件。
存儲器單元包括一字線和兩個連續(xù)位元線的交點。因而，舉例來說， 字線可充當柵極，且一個位元線可充當源極區(qū)，同時其它位元線充當漏極 區(qū)。如所屬領域中所了解的，在特殊的存儲器單元中，視所施加的電壓而 定，每個位元線可充當源極區(qū)或漏極區(qū)。因為任何特殊位元線的操作可在 其充當源極區(qū)與其充當漏極區(qū)之間互換，所以位元線在本文中同義地稱為 "源極/漏極區(qū)"。術語"源極"或"漏極"的單獨使用并不能理解為限制特定位 元線的功能，或理解為將本發(fā)明限制于特定單元中的源極和漏極的任何明 確位置。
存儲器單元進一步包括信道區(qū)(channel region)。該通道區(qū)包括位于字
線下方并位于兩個相鄰位元線(即源極/漏極區(qū))之間的基板部分。舉例來 說，參看圖la，通道區(qū)27包括基板20中位于字線24底下的兩個位元線 22之間的部分。電荷載子可在向位元線和字線施加適當電壓的情況下從一 個源極/漏極區(qū)越過通道區(qū)遷移到相鄰的源極/漏極區(qū)。適當?shù)碾妷嚎梢愿?變，且如所屬領域中已知的或鑒于待開發(fā)出的電氣操作的新模式，以選擇 并確定該適當?shù)碾妷骸?br> 另外，在本發(fā)明的各種實施例中，可視情況鄰近一個或一個以上位元 線(源極/漏極)實行相反型摻雜區(qū)的袋形植入(pocket implantation)。舉 例來說，當兩個或兩個以上源極/漏極區(qū)包括n+摻雜區(qū)時，可鄰近源極/ 漏極區(qū)中的一個或一個以上實行高度p摻雜的較小區(qū)域的額外的袋形植
入。如果位元線是n摻雜，那么袋形植入可以是p摻雜且反之亦然。在任 一種情況下，較佳袋形植入是高度摻雜以改進結偏壓。再次參看圖la，可 視情況在鄰近位元線22的區(qū)域的至少一部分中的基板中形成袋形植入 28，且更較佳地，在沿著位元線與信道區(qū)中基板之間的整個接口以形成袋 形植入28。
根據(jù)本發(fā)明的存儲器陣列還可包含設置在半導體基板表面上方的多 個字線。舉例來說，參看圖la，在本發(fā)明的實施例中，存儲器陣列可包括 設置在半導體表面上方并與位元線22橫向的多個字線24。該字線可包括 導電連接的多個存儲器單元柵極。 一般來說，該柵極包括設置在存儲器單 元的信道區(qū)上方的導電材料。柵極可包括任何導電材料。舉例來說，柵極 可包括可以為n型或可以為p型摻雜的多晶硅材料、金屬硅化物和/或金屬。 柵極可包括多個層。舉例來說，柵極可包括多晶硅層和設置在多晶硅層上 方的金屬硅化層。在本發(fā)明的某些實施例中，多晶硅是n型摻雜的。合適 的金屬硅化物柵極材料的實例包含(但不限于)硅化鎢、硅化鈦、硅化鈷 和硅化鎳和其組合。
因此，在本發(fā)明的各種實施例中，字線可包括大體線性且連續(xù)的導電 材料及設置在一連串信道區(qū)上方的一連串柵極，其中柵極和大體線性且連 續(xù)的導電材料彼此導電性接觸。如本文所用，"導電性接觸"一般是指足以 允許各種電荷載子(例如電子和電洞)越過接觸接口移動的接觸，但不要 求除了足以允許電荷移動的接觸之外的任何特定類型或最小量的物理接 觸。柵極和導電材料的連續(xù)部分(其一起形成字線)可由不同的材料組成， 或可由單個材料組成，或每一個可由相同或不同材料的層組成。舉例來說，
在一個實施例中，柵極可包括多晶硅，且導電材料的連續(xù)部分可包括多晶 硅層和設置在多晶硅層上方的硅化鎢層。多個字線大體彼此平行且與位元
線橫向設置。如本文關于字線所使用，"平行"是指字線沿著其整個長度以 幾乎相等的距離彼此隔開。然而，"平行"不要求每個位元線都沿著其各自 的長度彼此等距間隔。 一般來說，根據(jù)本發(fā)明的多個字線可以任何方式定 位，只要字線不在其長度上的任何點處彼此接觸即可。然而，應了解，兩 個或兩個以上位元線可連接一己選晶體管的共同線，使得其仍可分別地操 作。
根據(jù)本發(fā)明的多個字線可經(jīng)由任何已知的或待開發(fā)的形成圖案化字 線的方法而形成。合適的方法包含(但不限于)沉積屏蔽層或光刻膠層、 蝕刻或顯影屏蔽層中的圖案、沉積(例如)多晶硅以及例如通過化學機械 拋光將圖案之外多余的多晶硅移除?？墒褂眉褐幕虼_發(fā)出的各種圖案 化材料。另外，可使用包括己知的和待開發(fā)出的化學氣相沉積技術的各種 沉積方法來沉積材料。
在根據(jù)本發(fā)明的各種實施例中，可在基板表面與字線之間的信道區(qū)上 方沉積一個或一個以上額外的層。舉例來說，可在每個柵極下方和基板表 面上方沉積一柵極氧化物或一電荷存儲層?？墒褂冒嵫趸突瘜W氣相 沉積在內的各種技術將該柵極氧化層沉積在基板表面上?？墒褂萌魏魏线m 的屏蔽和蝕刻方法(包含濕蝕刻和干蝕刻技術)來蝕刻圖案。
在本發(fā)明的特定實施例中，存儲器單元可包含設置在信道區(qū)上方的電 荷存儲結構。舉例來說，參看圖la，根據(jù)本發(fā)明實施例的存儲器陣列包含 一電荷存儲結構32，其設置在信道區(qū)27上方的區(qū)域且在該字線24下方。 該電荷存儲結構包括其中可存儲電荷載子以提供非揮發(fā)性存儲器的任何 材料。合適的電荷存儲結構包含導電浮閘材料和非導電電荷捕獲材料。在 有些實施例中，電荷存儲結構包括電荷捕獲結構。如本文所用，"電荷捕 獲材料"是指能捕獲局部化的電荷的任何材料、層或多層結構，其中局部
化是指在電荷捕獲層內展現(xiàn)很小的(如果有的話)橫向移動的被捕電荷。 較佳地，根據(jù)本發(fā)明的特定實施例的電荷捕獲結構包括多層結構。
在特定較佳的實施例中，合適的電荷捕獲結構包含(例如)氧化物/ 氮化物/氧化物ONO三層、氧化物/氮化物雙層介電質、氮化物/氧化物雙
層介電質、ONONO多層、氧化物/氧化鉭雙層介電質(Si02/Ta205)、氧化 物/氧化鉭/氧化物三層介電質(Si02/Ta205/Si02)、氧化物/鈦酸鍶雙層介電 質(Si02/SrTi03)、氧化物/鈦酸鍶鋇雙層介電質(Si02/BaSrTi02)、氧化物 /鈦酸鍶/氧化物三層介電質(Si02/SrTi03/Si02)、氧化物/鈦酸鍶/鈦酸鍶鋇 三層介電質(Si02/SrTi03/BaSrTi02)、氧化物/氧化鉿/氧化物三層介電質， 和其類似物(在每種情況下，所提到的第一層是底層，而所提到的最后一 層是頂層)。電荷捕獲結構還可包括二氧化硅層，該二氧化硅層具有夾在 兩個二氧化硅層之間的兩個分離的多晶硅島狀物?？墒褂萌魏渭褐幕虼?開發(fā)的用于形成或沉積各種材料的技術形成電荷存儲結構。舉例來說，可 使用熱氧化途徑或化學氣相沉積技術形成各種氧化層?？墒褂玫夹g或 化學氣相沉積形成各種氮化層。
在本發(fā)明的某些實施例中，電荷捕獲結構包括三個層第一介電層、 電荷捕獲層和第二介電層。在本發(fā)明的特定較佳的實施例中，電荷捕獲結 構包括ONO結構(氧化層-氮化層-氧化層)，且更較佳為二氧化硅層-氮化 硅層-二氧化硅層。根據(jù)本發(fā)明的特定較佳的實施例的第一介電層可包括氧
化物且其厚度可為約3納米到約10納米。根據(jù)本發(fā)明的特定較佳實施例 的電荷捕獲層可包括氮化層且其厚度可為約3納米到約10納米。根據(jù)本 發(fā)明的特定較佳實施例的第二介電層可包括氧化層且其厚度可為約3納米 到約15納米。最較佳地，ONO結構包括第一介電層，該第一介電層包 括厚度為約3納米到約IO納米的氧化硅層；電荷捕獲層，該電荷捕獲層
包括厚度為約3納米到約10納米的氮化硅層；以及厚度為約3納米到約 15納米的第二氧化硅層。
在本發(fā)明的某些實施例中，至少一個位元線至少部分地被介電材料覆 蓋。介電材料可作為柵極氧化層的補充或取代柵極氧化層。介電材料可具 有任何合適的厚度。該厚度可根據(jù)元件的技術節(jié)點而變化。舉例來說，在
130 rim技術節(jié)點元件中，介電材料可較佳具有至少約60到約140 nm的厚 度。在本發(fā)明的某些較佳實施例中，每個位元線可至少部分地被介電材料 覆蓋。在特定較佳的實施例中，每個位元線可沿著其整個長度被介電材料 覆蓋。舉例來說，參看圖la，介電材料50沿著每個位元線22的整個長度 設置在每個位元線22的上方。
因此，根據(jù)本發(fā)明的方法的某些實施例包含提供存儲器陣列，其中位 元線中至少有一位元線至少部分地被介電材料覆蓋，且較佳沿著其整個長 度被覆蓋。另外，根據(jù)本發(fā)明的存儲器陣列的特定實施例包含設置在一個 或一個以上位元線(且在特定較佳的實施例中是設置在每個位元線)上方 的介電材料。如本文所用，在提到設置在一個或一個以上位元線上方的介 電材料時，"上方"是指大體位于基板表面(其下方設置有位元線)上方的 介電材料。介電材料可較佳具有與位元線寬度相等的寬度。
設置在一個或一個以上或所有位元線上方并至少部分覆蓋該位元線 的介電材料可由任何適合用于半導體元件中的電絕緣材料組成。合適的材 料在所屬領域中己知或可在將來開發(fā)出來。合適的介電材料的實例包含氧 化鋁和二氧化硅和其組合。在本發(fā)明的特定較佳的實施例中，設置在一個 或一個以上位元線上方的介電材料包括高密度電漿(high density plasma, HDP)氧化硅。可使用任何已知的或待開發(fā)出的合適的高密度電漿技術沉 積HDP氧化物。在根據(jù)本發(fā)明的存儲器陣列和方法的各種實施例.中，每
個位元線可沿著其整個長度被HDP氧化硅材料覆蓋。
本發(fā)明的方法包含在多個字線上方形成一硬屏蔽材料層。類似地，根 據(jù)本發(fā)明的存儲器陣列包含設置在字線上的一硬屏蔽材料。如本文所用， "上"是指設置在字線上方、旁邊、之間和/或周圍以覆蓋字線的暴露表面和 存儲器陣列的其它暴露表面(除了下文關于硬屏蔽材料中的開口而討論的 暴露表面之外)的硬屏蔽材料。硬屏蔽材料可包括所屬領域中已知的或待 開發(fā)出的用于持久屏蔽的任何合適的材料。較佳地，該硬屏蔽材料包括抗 蝕刻配方的材料，該蝕刻配方適合用于蝕刻設置在硬屏蔽材料層上方的材 料層。因而，舉例來說，當絕緣材料層包括氧化物時，硬屏蔽材料層可包 括抵抗用于移除氧化物材料的蝕刻配方的材料。在本發(fā)明的特定較佳的實 施例中，硬屏蔽材料包括氮化硅SixNy (例如Si3N》。
硬屏蔽材料層設置在字線上方，使得位于位元線中至少一位元線上方 并位于兩個連續(xù)字線之間的區(qū)域暴露在該硬屏蔽材料層中的一開口下方。 該硬屏蔽材料層中的開口可包括任何合適尺寸的層中的孔或空隙，如下文 該存儲器陣列暴露在該孔或空隙下方(即，不被硬屏蔽材料層覆蓋)。硬屏 蔽材料層可包括多個開口，使得位于每個位元線上方的區(qū)域暴露在硬屏蔽 材料層中的開口下方。當提到位于位元線"上方"的區(qū)域時，是指直接設置 在位元線上方的開口，或位于位元線上方的一個或一個以上額外材料(例
如柵極氧化層或諸如HDP氧化物的另一介電材料)上方的開口。因而， 在硬屏蔽材料層中的開口下方暴露的位于位元線上方的區(qū)域可以是基板 表面的區(qū)域、柵極氧化層的區(qū)域、位元線上方的另一合適介電材料或設置 在位元線上方的任何其它材料的區(qū)域。
可通過包括先對硬屏蔽材料進行毯式沈積并隨后進行選擇異向性蝕 刻以移除兩個連續(xù)字線之間的位元線上方的硬屏蔽材料層部分在內的各
種方法形成硬屏蔽材料層。在根據(jù)本發(fā)明的特定實施例中，硬屏蔽材料層 可包括設置在字線的上表面上的硬屏蔽材料的帽層和設置在字線側壁上
的硬屏蔽隔片(spacer)。因此，在特定實施例中，字線可經(jīng)定形以使得其具 有不同的上表面和側壁。在特定實施例中，每個字線具有上表面和側壁， 且硬屏蔽材料層包括設置在每個字線的上表面上的硬屏蔽材料的帽層和 每個字線的側壁上的硬屏蔽隔片。舉例來說，參看圖la和圖lb，硬屏蔽 材料層可包括設置在字線24的上表面上方的帽層60和設置在字線24的 側壁上并位于設置于位元線22上方的可選介電材料50之間的硬屏蔽隔片 62。
在本發(fā)明的特定較佳實施例中，其中硬屏蔽材料層包括字線表面上的 帽層和字線側壁上的硬屏蔽隔片，在使用用于形成字線的相同圖案化屏蔽 來沉積字線材料之后形成遮蓋層。舉例來說，參看圖la，可在字線的形成 期間將硬屏蔽帽層60設置在字線24上方。在移除字線圖案化屏蔽之后， 可通過對硬屏蔽材料進行毯式沉積并對兩個連續(xù)字線之間的硬屏蔽材料 進行異向性蝕刻來形成硬屏蔽隔片。
舉例來說，在本發(fā)明的各種實施例中，可使用用于氮化硅的合適的化 學氣相沉積技術在字線和存儲器陣列上毯式沉積氮化硅材料。在特定較佳 的實施例中，氮化硅層可具有約2000A到約3000A的厚度?？山又褂?對毯式沉積的屏蔽材料(例如，氮化硅)具有選擇性的蝕刻配方來對氮化 硅層進行異向性蝕刻。較佳地，蝕刻配方在硬屏蔽材料與設置在位元線上 方的底層材料之間具有高度選擇性。舉例來說，當氧化物設置在位元線上 方，且硬屏蔽材料包括氮化物時，可使用對氮化物具有高度選擇性的蝕刻 配方，使得底層氧化物不會被蝕刻配方移除。 一旦檢測到底層氧化物材料， 就可停止蝕刻，因而在硬屏蔽材料中留下開口，在該開口下方暴露出設置
在位元線上方的氧化物材料。對各種材料具有超過其它材料的選擇性的合 適的蝕刻配方在所屬領域中的技術中是已知的，且可容易確定。舉例來說， 對氮化硅具有選擇性但移除最少量的氧化硅的蝕刻化學物質包含具有高 (例如，大于1)C:F(碳比氟)比率的各種蝕刻混合物，且其還可包含混 合物中的02。
參看圖lc，舉例來說，可通過移除設置在位元線22上方的介電材料 50上方的兩個連續(xù)字線24之間的硬屏蔽隔片材料而形成硬屏蔽材料層中 的一開口。在圖lc中描繪的實施例中，硬屏蔽材料層包括硬屏蔽帽層60 和硬屏蔽隔片62。硬屏蔽材料層中的開口暴露出介電材料50上方的區(qū)域 65。
根據(jù)本發(fā)明的方法包含在硬屏蔽材料層上方形成絕緣材料層。另外， 根據(jù)本發(fā)明的存儲器陣列包含設置在硬屏蔽材料上方的絕緣材料層。絕緣 材料層可包括適合用于半導體元件中的任何介電材料，且較佳地，該材料 可在沒有大量移除底層硬屏蔽材料層的情況下被蝕刻或圖案化。合適的絕 緣材料包含(但不限于)氧化物，例如氧化硅，以及硼磷硅玻璃(BPSG)。 可在整個存儲器陣列上形成絕緣材料層。
絕緣材料層可由多個介電材料層組成。舉例來說，在某些實施例中， 絕緣材料層可包括層間介電層(ILD)和金屬間介電層(IMD)?？筛鶕?jù)所 使用的材料而使用任何合適的方法形成ILD。在特定實施例中，ILD可包 括BPSG。在ILD包括BPSG的實施例中，可使用化學氣相沉積來沉積 BPSG，接著加熱到約700。C到95(TC的溫度，且接著允許冷卻。ILD可經(jīng) 受平坦化，例如化學機械拋光。ILD的厚度可根據(jù)元件的技術節(jié)點和存儲 器單元堆棧的厚度而變化，但一般來說，在平坦化后可以是約300 nm到 約700nm。IMD包含設置在ILD上方的介電材料層。合適的IMD材料較佳是介 電材料，其與ILD材料相比更堅固且更密集。雖然在IMD中可使用適合 用于半導體元件中的任何己知的或待開發(fā)出的介電材料，但較佳的IMD 材料包含(例如)使用高密度電漿化學氣相沉積技術和/或電漿增強型化學 氣相沉積(PE-CVD)技術所沉積的氧化物。當在底層ILD或其它絕緣材 料層上方形成IMD之后，IMD可經(jīng)受平坦化，例如化學機械拋光。在根據(jù)本發(fā)明的特定較佳實施例中，IMD包括PE-CVD氧化物 (PEOX)。 IMD的厚度也可根據(jù)元件的技術節(jié)點和單元堆棧的厚度而變 化，但一般是約300 nm到約700 nm。根據(jù)本發(fā)明的方法包含在絕緣材料層中形成相鄰溝槽和通孔圖案。相 鄰溝槽和通孔圖案是指其中可設置導電材料以形成包括連續(xù)配線溝槽和 通孔的一互連件的空隙空間。相鄰溝槽和通孔圖案包括溝槽部分和通孔部 分。相鄰溝槽和通孔圖案可設置絕緣材料層中且可暴露該硬屏蔽材料層中 開口下方的區(qū)域上。相鄰圖案的溝槽部分設置在絕緣材料層中，其中硬屏 蔽材料層可用作圖案的溝槽部分的底部。相鄰圖案的通孔部分延伸穿過硬 屏蔽材料層中的開口，到達半導體基板的表面，使得至少一個位元線的一 部分在圖案下方暴露。如本文所用，"相鄰"是指統(tǒng)一質量的圖案的溝槽和通孔部分。因而， 舉例來說，根據(jù)本發(fā)明的陣列可包含多個相鄰溝槽和通孔圖案，其中每個 圖案彼此分離。在特定實施例中，硬屏蔽材料層中的開口可設置在每個位元線上方。 在這類實施例中，可在每個位元線上方的絕緣材料層中形成相鄰溝槽和通 孔圖案，使得相鄰圖案的通孔部分延伸穿過硬屏蔽材料層中的每個開口， 到達半導體基板的表面，使得每個位元線都被暴露。
當用導電材料填充時，相鄰圖案的溝槽部分構成常被稱作互連件的導 線部分的部分，其一般設置在平行于半導體基板表面的平面中，且每個通 孔(當用導電材料填充時)構成常被稱作觸點的部分，其導電性連接導線 部分和底層元件結構，即位元線?？墒褂脝我谎谀２襟E在絕緣材料層中形 成圖案，以便可使用(例如)絕緣材料層上方形成的單一光刻膠圖案以形 成溝槽部分和通孔部分。在本發(fā)明的各種實施例中，可使用所屬領域中己知的或待開發(fā)出的光 刻技術形成相鄰的溝槽和通孔圖案。舉例來說，形成相鄰溝槽和通孔圖案 可包含將光刻膠材料沉積在絕緣材料層的上表面上，并顯影光刻膠材料中 的圖案。 一般來說，光刻膠材料中的圖案可對應于相鄰的溝槽和通孔圖案 的溝槽部分。舉例來說，當相鄰的溝槽和通孔圖案的溝槽部分將以線性的 方式布置在位元線上時，光刻膠材料中的圖案可類似地以線性布置設置在 位元線上方。可使用任何合適的光刻膠材料。當在光刻膠材料中形成圖案 后，可例如經(jīng)由蝕刻來移除絕緣材料層和設置在硬屏蔽材料層中的一個或 一個以上開口下方的光刻膠圖案下方的其它部分結構。在某些實施例中，抗反射涂層(ARC)可沉積在絕緣材料層上方和光刻膠材料下方。ARC可由適合與光刻膠材料一起使用的已知的或待開發(fā)出 的任何適合的光學吸收材料組成。在本發(fā)明特定實施例中可用于ARC中 的合適的抗反射材料的實例包含(但不限于)例如氧氮化硅的氧氮化物。 當在光刻膠材料中形成圖案后，下方的絕緣材料層可經(jīng)受蝕刻以形成 相鄰的溝槽和接觸圖案?？墒褂眠@樣一種蝕刻配方，其選擇性地移除絕緣 材料層和在硬屏蔽材料層中的一個或一個以上開口下方暴露的任何材料， 其中該開口暴露出其下方設置有位元線的半導體基板的表面?？墒褂萌魏?適合的蝕刻配方。舉例來說，當硬屏蔽材料包括氮化硅且待移除的材料包
括氧化物時，可使用基于碳/氫/氟的蝕刻配方。移除硬屏蔽材料層中的開 口上方絕緣材料層和移除設置在開口下方的材料將提供相鄰的溝槽和通 孔圖案，其可使用導電材料填充以形成一互連件。根據(jù)本發(fā)明的方法包含形成一互連件。該互連件包括設置在相鄰溝槽 和通孔圖案中的導電材料，使得導電材料與在相鄰圖案下方暴露的位元線 導電性接觸?？墒褂萌魏螌щ姴牧?，包含(例如)金屬、金屬硅化物和多 晶硅，其可為n摻雜或p摻雜。在各種較佳實施例中，導電材料包括金屬。在特定更較佳的實施例中，金屬包括鎢。可使用所屬領域中已知的或待開 發(fā)出的任何方法，包含例如化學氣相沉積的氣相沉積技術，以沉積導電材 料。在特定實施例中，導電材料可包括使用化學氣相沉積的鎢。當在相鄰 溝槽和通孔圖案中沉積導電材料后，絕緣材料層的上表面可經(jīng)受平坦化以 移除圖案外的任何導電材料。合適的平坦化方法包含化學機械拋光。在本 發(fā)明的特定較佳的實施例中，導電材料包括使用化學氣相沉積在圖案中沉 積的鉤，隨后使用化學機械拋光將其平坦化。在形成互連件之后，可在絕 緣材料層上方形成額外的層。根據(jù)本發(fā)明的存儲器陣列因而包括設置在半導體基板的表面下方的 多個位元線；設置在基板表面上方并與位元線橫向的多個字線；其中位于位元線中的至少一位元線上方并位于兩個連續(xù)字線之間的區(qū)域暴露在硬屏蔽材料中的開口下方；設置在硬屏蔽材料上方的絕緣材料層；以及互連 件，其包括沉積在絕緣層中形成的圖案中的相鄰的已填充導電材料的溝槽 和通孔，使得該已填充導電材料的通孔延伸穿過硬屏蔽材料中的開口且與 位元線中的至少一位元線導電性接觸。在本發(fā)明的特定實施例中，其中互連件包括與位元線導電接觸的一個 以上己填充導電材料的通孔"每個通孔在位元線上方被至少兩個字線彼此 分離?，F(xiàn)將參考圖2a-2k和圖3a-3k更詳細地描述根據(jù)本發(fā)明的一個實施例 的方法。圖2a和圖3a是根據(jù)本發(fā)明的方法的一個實施例而制備的存儲器 陣列18的俯視示意圖。如圖2a和圖3a中所示，字線24設置在其上形成 有存儲器陣列18的基板的表面上方。字線24與位元線22橫向設置，位 元線22設置在基板表面下方。在圖2a和圖3a所描繪的實施例中，字線 24大體上垂直于位元線22。互連件94設置在字線24上，且在所示的實 施例中，其大體上平行于基板表面下方的位元線22。圖2a指示沿其截得 圖2b-2k中所示圖的橫截線。圖2b-2f是沿著沿字線24的橫截線Wl的截 面圖。圖2g-2k是沿著兩個連續(xù)字線之間的橫截線W2的截面圖。圖3a 指示沿其截得圖3b-3k中所示的圖的橫截線。圖3b-3f是沿著兩個連續(xù)位 元線的間的橫截線B1的截面圖。圖3g-3k是沿著沿位元線的橫截線B2的 截面圖。參看圖2b和圖3b (且參考圖2g和圖3g)， 一存儲器陣列18提供具 有設置在半導體基板20的表面下方的多個位元線22及設置在基板20的 表面上方并大體上垂直于位元線22的多個字線24。該存儲器陣列具有設 置在每一位元線22上的介電材料50。該存儲器陣列具有設置在信道區(qū)27 上方的電荷存儲結構32。在圖2a-2k和圖3a-3k中描繪的實施例中，每個 字線包括大體線性的且連續(xù)的導電材料(由24所標出的部分表示)和設 置在電荷存儲結構32上方的一連串柵極30，其中柵極30和大體線性且連 續(xù)的導電材料24彼此導電性接觸。柵極30和大體線性且連續(xù)的導電材料 可分別形成，且可由相同的或不同的導電材料組成。存儲器陣列具有鄰近 位元線22設置的袋形植入28。硬屏蔽材料層(包括設置在字線24上方的 帽層60和設置在字線的側壁上方并位于介電材料50之間的硬屏蔽隔片 62)形成在陣列的字線上，使得每個位元線上方的區(qū)域65 (例如，如圖3g中所描繪)在硬屏蔽材料層中的開口 66下方暴露。參看圖2c和圖3c (且參考圖2h和圖3h)，可由層間介電層70和金 屬間介電層72組成的絕緣材料層68形成在陣列上。參看圖2d和圖3d (且參考圖2i和圖3i)抗反射涂層82和光刻膠材 料80形成在絕緣材料層68上且經(jīng)圖案化以使得絕緣材料層68上方的抗 反射涂層82暴露在位元線22上方的區(qū)域中的光刻膠圖案下方。參看圖2e和圖3e (且參考圖2j和圖3j)，經(jīng)由蝕刻移除設置在區(qū)域 65下方的光刻膠材料80和介電材料50中形成的圖案下方的絕緣材料層 (包括層間介電層70和金屬間介電層72)，以形成由溝槽部分90和通孔 部分92組成的相鄰的溝槽和通孔圖案。參看圖2f和圖3f (且參考圖2k和圖3k)，通過使用導電材料填充相 鄰的溝槽和通孔圖案而形成互連件94，使得導電材料與在相鄰圖案下方暴 露的位元線22導電性接觸。根據(jù)本發(fā)明而制備的互連件不具有覆蓋對準問題，而在使用現(xiàn)有接觸 形成方法(其中分別蝕刻通孔圖案和溝槽圖案)而制備的半導體元件中普 遍存在這些問題。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā) 明，凡本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可 作些許的修改與潤飾，因此本發(fā)明的保護范圍以后附的申請專利范圍 所界定的范圍為準。
權利要求
1、一種在存儲器單元中形成溝槽和接觸的方法，其特征在于，該方法包括提供一存儲器陣列，該存儲器陣列包括設置在一半導體基板一表面下方的多個位元線以及設置在該基板的所述表面上方并與所述位元線橫向的多個字線；在該多個字線上形成一硬屏蔽材料層，其中位于該至少一位元線上方并位于兩個連續(xù)字線之間的區(qū)域暴露在該硬屏蔽材料層中的一開口下方；在該硬屏蔽材料層上方形成一絕緣材料層；在該區(qū)域上方的該絕緣材料層中形成一相鄰溝槽及通孔圖案，使得該至少一個位元線的一部分暴露在該圖案下方；以及形成一互連件，該互連件包括設置在該相鄰溝槽及通孔圖案中的導電材料，其中該互連件與該至少一個位元線的暴露部分導電性接觸。
2、 根據(jù)權利要求1所述的方法，其特征在于，形成該互連件的步驟 包括在該相鄰溝槽及通孔圖案中沉積一導電材料。
3、 根據(jù)權利要求2所述的方法，其特征在于，形成該互連件進一步 包括平坦化該絕緣材料層，使得沉積在該相鄰溝槽及通孔圖案外部的導電 材料被移除。
4、 根據(jù)權利要求1所述的方法，其特征在于，該存儲器陣列包括一 非易失性存儲器元件，其中一電荷存儲結構設置在該基板的該表面與兩個 連續(xù)位元線之間的該至少一字線之間。
5、 根據(jù)權利要求4所述的方法，其特征在于，該電荷存儲結構包括 一電荷捕獲氮化層。
6、 根據(jù)權利要求1所述的方法，其特征在于，該一個或一個以上字 線具有上表面以及側壁，以及其中該硬屏蔽材料層包括在該一個或一個以 上字線的該上表面上方形成一硬屏蔽帽層，并在該一個或一個以上字線的 該側壁上形成一硬屏蔽隔片。
7、 根據(jù)權利要求1所述的方法，其特征在于，形成該硬屏蔽材料層 以使得位于該多個位元線中的每一位元線上方并位于兩個連續(xù)字線之間的一區(qū)域暴露在該硬屏蔽材料層中的多個開口下方；其中在該區(qū)域上方的該絕緣材料層中形成一個或一個以上相鄰溝槽及通孔圖案，使得該多個位元線中的每一位元線的一部分暴露在該一個或一個以上圖案下方；以及其中形成一個或一個以上互連件，使得該多個位元線中的每一暴露部分與該 一個或一個以上互連件中的至少一互連件導電性接觸。
8、 根據(jù)權利要求1所述的方法，其特征在于，在該絕緣材料層中形成該相鄰溝槽及通孔圖案包括在該絕緣材料層上方形成一光刻膠圖案以 及移除在該光刻膠圖案下方暴露的該絕緣材料層的一部分。
9、 根據(jù)權利要求1所述的方法，其特征在于，該絕緣材料層包括一 層間介電層以及一金屬間介電層。
10、 一種在存儲器單元中形成溝槽和接觸的方法，其特征在于，該方 法包括-提供一存儲器陣列，該存儲器陣列包括設置在一半導體基板的一表面 下方的多個位元線以及設置在該基板的表面上方并與該位元線橫向的多 個字線；其中該至少一位元線的至少部分地被一介電材料覆蓋；在該多個字線上方形成一硬屏蔽材料層，其中位于該介電材料上方并 位于兩個連續(xù)字線之間的一區(qū)域暴露在該硬屏蔽材料層中的一開口下方；在該硬屏蔽材料層上方形成一絕緣材料層； 在該區(qū)域上方的該絕緣材料層以及該區(qū)域下方的該介電材料中形成 一相鄰溝槽及通孔圖案，使得該至少一個位元線的一部分暴露在該圖案下 方；以及形成一互連件，該互連件包括設置在該相鄰溝槽及通孔圖案中的導電 材料，其中該互連件與該至少一個位元線的暴露部分導電性接觸。
11、 根據(jù)權利要求IO所述的方法，其特征在于，形成該互連件包括 在該相鄰溝槽及通孔圖案中沉積一導電材料。
12、 根據(jù)權利要求11所述的方法，其特征在于，形成該互連件進一 步包括平坦化該絕緣材料層，使得沉積在該相鄰溝槽及通孔圖案外部的導 電材料被移除。
13、 根據(jù)權利要求10所述的方法，其特征在于，該存儲器陣列包括一非易失性存儲器元件，其中一電荷存儲結構設置在該基板的該表面與兩 個連續(xù)位元線之間的該至少一字線之間。
14、 根據(jù)權利要求13所述的方法，其特征在于，該電荷存儲結構包 括一電荷捕獲氮化層。
15、 根據(jù)權利要求10所述的方法，其特征在于，該一個或一個以上 字線具有上表面以及側壁，以及其中該硬屏蔽材料層包括在該一個或一個 以上字線的該上表面上方形成一硬屏蔽帽層，并在該一個或一個以上字線 的該側壁上形成一硬屏蔽隔片。
16、 根據(jù)權利要求IO所述的方法，其特征在于，該多個位元線中的 每一位元線至少部分地被一介電材料覆蓋，其中形成該硬屏蔽材料層以使 得位于每一位元線上方并位于兩個連續(xù)字線之間的區(qū)域暴露在該硬屏蔽 材料層中的多個開口下方；其中在該區(qū)域上方的該絕緣材料層中形成一個 或一個以上相鄰溝槽及通孔圖案，使得該多個位元線中的每一位元線的一 部分暴露在該一個或一個以上圖案下方；以及其中形成一個或一個以上互 連件，使得該位元線的每一暴露部分與該一個或一個以上互連件中至少一 互連件導電性接觸。
17、 根據(jù)權利要求10所述的方法，其特征在于，在該絕緣材料層中形成該相鄰溝槽及通孔圖案包括在該絕緣材料層上方形成一光刻膠圖案 以及移除在該光刻膠圖案下方暴露的該絕緣材料層的一部分。
18、 根據(jù)權利要求10所述的方法，其特征在于，該絕緣材料層包括 一層間介電層以及一金屬間介電層。
19、 一種存儲器陣列，其特征在于，該存儲器陣列包括多個位元線，其設置在一半導體基板的一表面下方； 多個字線，其設置在該基板的該表面上方并與該位元線橫向； 一硬屏蔽材料，其設置在該字線上，其中位于該至少一位元線的上方并位于兩個連續(xù)字線之間的一區(qū)域暴露在該硬屏蔽材料中的一開口下方； 一絕緣材料層，其設置在該硬屏蔽材料上方；以及 一互連件，其包括由設置在該絕緣層中相鄰已導電材料填充的溝槽及通孔形成的一圖案，使得該己導電材料填充的通孔延伸穿過該硬屏蔽材料中的該開口并與該至少一位元線導電性接觸。
20、 根據(jù)權利要求19所述的存儲器陣列，其特征在于，該互連件包 括與該位元線導電接觸的兩個或兩個以上已導電材料填充的通孔，以及該 兩個或兩個以上通孔在該位元線上方被至少兩個字線彼此分離。
21、 根據(jù)權利要求19所述的存儲器陣列，其特征在于，該一個或一 個以上字線具有一上表面以及一側壁，以及其中該硬屏蔽材料層包括設置 在該一個或一個以上字線的該上表面上方的一硬屏蔽帽層，以及鄰近該一 個或一個以上字線的該側壁而設置的一硬屏蔽隔片。
22、 根據(jù)權利要求19所述的存儲器陣列，其進一步包括設置在該基 板的該表面與兩個連續(xù)位元線之間的該至少一字線之間的一電荷存儲結
23、 根據(jù)權利要求22所述的存儲器陣列，其特征在于，該電荷存儲 結構包括一電荷捕獲氮化層。
24、 一種存儲器陣列，其特征在于，該存儲器陣列包括 多個位元線，其設置在半導體基板的表面下方；多個字線，其設置在該基板的該表面上方并與該位元線橫向；以及 一硬屏蔽材料層，其設置在該些字線上，其中位于該至少一位元線的上方并位于兩個連續(xù)字線之間的一區(qū)域暴露在該硬屏蔽材料層中的一開口下方。
25、 根據(jù)權利要求24所述的存儲器陣列，其特征在于，該一個或一 個以上字線具有一上表面以及一側壁，以及其中該硬屏蔽材料層包括設置 在該一個或一個以上字線的該上表面上方的一硬屏蔽帽層，以及鄰近該一 個或一個以上字線的該側壁而設置的一硬屏蔽隔片。
26、 根據(jù)權利要求24所述的存儲器陣列，其進一步包括設置在該基 板的該表面與兩個連續(xù)位元線之間的該至少一字線之間的一電荷存儲結 構。
27、 根據(jù)權利要求26所述的存儲器陣列，其特征在于，該電荷存儲 結構包括一電荷捕獲氮化層。
全文摘要
本發(fā)明公開了一形成接觸的方法和使用該方法形成的存儲器陣列。該方法包含提供存儲器陣列，該存儲器陣列具有設置在一半導體基板的表面下方的多個位元線和設置在該基板表面上方并與該位元線橫向的多個字線；在該多個字線上形成一硬屏蔽材料層，其中位于至少一位元線上方并位于兩個連續(xù)字線之間的區(qū)域暴露在該硬屏蔽材料層中一開口的下方；在該硬屏蔽材料層上方形成一絕緣材料層；在該區(qū)域上方的絕緣材料層中形成一相鄰溝槽和通孔(via)圖案，使得至少一位元線的一部分暴露在該圖案下方；以及形成一互連件。
文檔編號H01L23/522GK101114610SQ20071013637
公開日2008年1月30日 申請日期2007年7月26日 優(yōu)先權日2006年7月26日
發(fā)明者徐妙枝, 陳銘祥, 韓宗廷 申請人:旺宏電子股份有限公司