專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，尤其涉及使用SiP技術(shù)的系 統(tǒng)LSI那樣的多功能半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近幾年來，由于半導(dǎo)體技術(shù)的發(fā)展，在一個(gè)半導(dǎo)體芯片上實(shí)現(xiàn)在插 件板上實(shí)現(xiàn)的系統(tǒng)的系統(tǒng)LSI將成為主流。在系統(tǒng)LSI中，在芯片上往往混裝DRAM和快速存儲器等。但是 這種被混裝的存儲器與邏輯部分比較將產(chǎn)生微細(xì)化的速度慢的問題和 混裝工藝開發(fā)的時(shí)間長而且非常困難的問題。在這樣的狀況下，通過將多個(gè)半導(dǎo)體芯片密封在一個(gè)組件中實(shí)現(xiàn)系 統(tǒng)LSI的SiP (System in Pacage)技術(shù)正在引人注目。SiP技術(shù)根據(jù)它 的形態(tài)大致可以分為2種。第1種是在作為基底的半導(dǎo)體芯片(以下， 表示為母芯片)上使被粘貼的芯片(以下，表示為子芯片)的表面面對 面，并使用凸起(bump)進(jìn)行安裝的方法。由于子芯片向下，因此該 方法叫做倒裝法。第2種是將子芯片的背面粘結(jié)在母芯片的上面的方 法。在該方法中，各自芯片的連接是直接或經(jīng)由引線利用連接線進(jìn)行。 由于子芯片向上，因此該方法叫做正裝法。圖12 (a) ， (b)是表示現(xiàn)有的半導(dǎo)體裝置的構(gòu)造的斷面圖。圖 12 (a)所示的半導(dǎo)體裝置采取現(xiàn)有的倒裝方式，并由管芯墊片201、 在管芯墊片201上所形成的母芯片202、在母芯片的上面向下安裝的子 芯片203、連接母芯片202和子芯片203的凸起204、用于將母芯片202 與外部連接的引線205、以及在電路上連接引線205和母芯片202的連 接線206構(gòu)成。另一方面，圖12 (b)所示的半導(dǎo)體裝裝置由管芯墊片211、在管芯墊片211上形成的母芯片212、在母芯片212上向上安裝 的子芯片213、用于將半導(dǎo)體芯片與外部連接的引線215、以及在電路 上連接引線215和母芯片212的連接線216構(gòu)成。但是，在現(xiàn)有的半導(dǎo)體裝置中產(chǎn)生以下不合適的情況。 首先，在SiP技術(shù)中，由于技術(shù)進(jìn)步引起的工藝規(guī)則的微細(xì)化，將 使對噪聲和熱的耐受性降低。另一方面，由于電源電壓的低電壓化和工 作頻率的高速化加速發(fā)展，因此產(chǎn)生輻射噪聲的增大、芯片發(fā)熱量的增 加和散熱效率的下降等不合適情況。這些不合適情況成為誤動(dòng)作的原 因。而且，在采取倒裝方式的場合，由于在安裝后在子芯片的表面所形 成的連接墊片被隱藏，因此不能經(jīng)由連接墊片進(jìn)行子芯片單體的檢査。 另外，也有在晶片狀態(tài)的芯片形成區(qū)域的面積效率降低的不合適情況。另外，在采取正裝方式的場合，用于電氣連接的連接線將變長，與 鄰接的端子的串音的噪聲影響變大。另外，容易產(chǎn)生在芯片粘結(jié)中使用 的膠合劑引起的裝置內(nèi)的污染。而且，還有伴隨安裝工序的自動(dòng)化等， 在芯片彼此連接時(shí)產(chǎn)生認(rèn)錯(cuò)芯片方向等危險(xiǎn)。本發(fā)明的目的在于通過謀求解決上述那樣不合適情況的辦法，提供 可靠性高、能更小型化的半導(dǎo)體裝置及其制造方法。發(fā)明內(nèi)容本發(fā)明的第1半導(dǎo)體裝置具備第1半導(dǎo)體芯片，安裝在上述第1半 導(dǎo)體芯片上的至少1個(gè)第2半導(dǎo)體芯片，以及在上述第2半導(dǎo)體芯片的 背面上被形成，與被電位穩(wěn)定用的連接構(gòu)件所連接的連接構(gòu)件在電路上 被連接的導(dǎo)體膜。據(jù)此，具有高的導(dǎo)熱率和低電阻的導(dǎo)體膜連接在第2半導(dǎo)體芯片的 背面上，因此，將提高散熱性能，并使第2半導(dǎo)體芯片的電位的穩(wěn)定化 成為可能，而且，能夠防止噪聲從第1半導(dǎo)體芯片和第2半導(dǎo)體芯片傳 導(dǎo)到周圍。上述第2半導(dǎo)體芯片可以使主面向下裝載在上述第1半導(dǎo)體芯片 上。上述導(dǎo)體膜可以從上述第2半導(dǎo)體芯片的上述背面上延伸到上述 第1半導(dǎo)體芯片上的一部分中并形成。上述第2半導(dǎo)體芯片使主面向上裝載在上述第1半導(dǎo)體芯片上，上述導(dǎo)體膜中的一部分被夾在上述第1半導(dǎo)體芯片和第2半導(dǎo)體芯片之間被形成，上述導(dǎo)體膜中的其它部分暴露在上述第1半導(dǎo)體芯片的上面， 通過上述連接構(gòu)件與上述其它部分連接，能夠防止噪聲從第1半導(dǎo)體芯片向第2半導(dǎo)體芯片傳導(dǎo)。上述第2半導(dǎo)體芯片在上述第1半導(dǎo)體芯片上被形成多個(gè)，上述導(dǎo) 體膜通過經(jīng)過多個(gè)上述第2半導(dǎo)體芯片的上述背面上面被形成，就能夠 匯集在多個(gè)第2半導(dǎo)體芯片的背面上面形成導(dǎo)體膜。本發(fā)明的第2半導(dǎo)體裝置具備第1半導(dǎo)體芯片，被設(shè)置在上述第1 半導(dǎo)體芯片的上部、在電路上與穩(wěn)定電位用的構(gòu)件連接的導(dǎo)體圖形，被 設(shè)置在上述第1半導(dǎo)體芯片的上部、與上述導(dǎo)體圖形絕緣的第1芯片一 側(cè)連接墊片，以及被設(shè)置在上述第2半導(dǎo)體芯片的下部、在電路上與上 述第1連接墊片連接的第2芯片一側(cè)連接墊片，上述導(dǎo)體圖形和上述第 1芯片一側(cè)連接墊片由共同的膜被形成圖形。據(jù)此，具有高的導(dǎo)熱率和低電阻的導(dǎo)體圖形就會位于第2半導(dǎo)體芯 片的下面，因此能夠謀求基片電位的穩(wěn)定化，而且，由于導(dǎo)電圖形作為 噪聲屏蔽起作用，因此能夠防止噪聲從第1半導(dǎo)體芯片向第2半導(dǎo)體芯 片傳導(dǎo)。上述穩(wěn)定電位用的構(gòu)件可以是上述第1半導(dǎo)體芯片的電源線。本發(fā)明的第3半導(dǎo)體裝置具備第1半導(dǎo)體芯片；第2半導(dǎo)體芯片， 使其主面向下被裝載在上述第1半導(dǎo)體芯片的上面；檢查用構(gòu)件，其與 上述第l、第2半導(dǎo)體芯片兩者電連接，在俯視下，其一部分位于上述 第2半導(dǎo)體芯片的內(nèi)側(cè)，另一部分位于上述第2半導(dǎo)體芯片的外部。據(jù)此，在裝載了第2半導(dǎo)體芯片之后，通過使用檢査用的構(gòu)件，在 第2半導(dǎo)體芯片或第1半導(dǎo)體芯片上也能夠進(jìn)行獨(dú)立的檢査。優(yōu)選上述檢査用構(gòu)件的上述另一部分在俯視下位于上述第2半導(dǎo) 體芯片的外圍部分；上述第2半導(dǎo)體芯片通過上述檢查用構(gòu)件能夠與外
部設(shè)備進(jìn)行存取。在上述第1半導(dǎo)體芯片的上部，形成上述檢査用的構(gòu)件，上述檢査 用的構(gòu)件和上述第2芯片一側(cè)連接構(gòu)件通過由配線連接，在預(yù)先形成檢 查用的構(gòu)件的第1半導(dǎo)體芯片的上面裝載第2半導(dǎo)體芯片之后，能夠通 過使用相同的檢査用的構(gòu)件進(jìn)行第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的檢 査。在上述第1半導(dǎo)體芯片的上部，設(shè)置第1芯片一側(cè)連接構(gòu)件，上述 檢查用的構(gòu)件的上述一部分比上述第2半導(dǎo)體芯片所形成的區(qū)域更延 伸到外部，上述檢查用的構(gòu)件的其它部分通過被夾在上述第1芯片一側(cè)連接構(gòu)件和上述第2芯片一側(cè)連接構(gòu)件之間，在將第2半導(dǎo)體芯片裝載在第1半導(dǎo)體芯片的上面時(shí)通過夾住檢査用的構(gòu)件，能夠通過使用相同的檢査用的構(gòu)件進(jìn)行第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的檢查。上述檢查用構(gòu)件的一部分被絕緣膜所覆蓋，能夠防止檢査用的構(gòu)件 彼此之間的短路。該半導(dǎo)體裝置通過還具備用于根據(jù)對上述檢查用構(gòu)件施加的信號 將上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片個(gè)別地變成有源(active) 的電路，能夠?qū)Φ?半導(dǎo)體芯片和第2半導(dǎo)體芯片進(jìn)行獨(dú)立的控制。本發(fā)明的第4半導(dǎo)體裝置具備第1半導(dǎo)體芯片，使主面向下裝載在 上述第1半導(dǎo)體芯片上的第2半導(dǎo)體芯片，被設(shè)置在上述第2半導(dǎo)體芯 片的上部的第2芯片一側(cè)連接構(gòu)件，以及與上述第2芯片一側(cè)連接構(gòu)件 連接，并在晶片狀態(tài)下與在劃片帶上存在的檢査用的構(gòu)件連接的配線。據(jù)此，在晶片狀態(tài)下，能夠使用裝載在劃片帶上的檢查用的構(gòu)件進(jìn) 行第2半導(dǎo)體芯片的檢査，并在檢查后，能使檢查用的構(gòu)件與第2半導(dǎo) 體芯片分離，因此能夠縮小第2半導(dǎo)體芯片的面積。本發(fā)明的第5半導(dǎo)體裝置具備第1半導(dǎo)體芯片，被設(shè)置在第1半導(dǎo) 體芯片的上部的第1芯片一側(cè)連接構(gòu)件，使主面向下裝載在上述第1半 導(dǎo)體芯片的上方的第2半導(dǎo)體芯片，以及與上述第1芯片一側(cè)連接構(gòu)件 連接，并在晶片狀態(tài)下與在劃片帶上所形成的檢查用的構(gòu)件連接的配 線。據(jù)此，在晶片狀態(tài)下，使用裝載在劃片帶上的檢査用的構(gòu)件進(jìn)行第l半導(dǎo)體芯片的檢査，在檢査后，能使檢查用的構(gòu)件與第l半導(dǎo)體芯片 分離，因此能夠縮小第1半導(dǎo)體芯片的面積。本發(fā)明的第6半導(dǎo)體裝置具備基底，裝載在上述基底上的半導(dǎo)體芯 片，被設(shè)置在上述半導(dǎo)體芯片的一部分中的第1端子和第2端子， 一端 連接到上述第1端子，另一端與第1外部端子連接的信號傳輸用的配線， 以及位于上述信號傳輸用的配線的側(cè)面， 一端連接到上述第2端子，另 一端與第2外部端子連接，用于除去上述信號傳輸用的配線的雜音的屏 蔽用的配線。據(jù)此，由于位于信號傳輸用的配線的周圍的屏蔽用的配線作為屏蔽 起作用，因此能夠減小信號傳輸用的配線受周圍噪聲的影響。此外，第1外部端子和第2外部端子被設(shè)置在半導(dǎo)體芯片的外部。 上述信號傳輸用的配線通過用上述屏蔽用的配線夾住，能夠夠更可 靠地減小對信號傳輸用的配線的噪聲的影響。上述基底是第2半導(dǎo)體芯片，還具備被設(shè)置在上述第2半導(dǎo)體芯片 的一部分中第3端子和第4端子， 一端與第3外部端子連接的第2信號 傳輸用的配線被連接在上述第3端子，通過還具備位于上述第2信號傳 輸用的配線的周圍， 一端連接到上述第4端子，其它端子與第4外部端 子連接，用于保護(hù)上述第2信號傳輸用的配線的第2屏蔽用的配線，尤 其在SiP方式的場合，能夠有效地抑制為使信號傳輸用的配線變長而容 易加大的噪聲的影響。此外，第3外部端子和第4外部端子被設(shè)置在第1半導(dǎo)體芯片和第 2半導(dǎo)體芯片的外部。上述第2外部端子和上述第4外部端子由于是連接到電源線的共同 的電源環(huán)路(ring)，因此能夠減少形成的外部端子的個(gè)數(shù)。上述第2端子和上述第4端子由于是介于上述半導(dǎo)體芯片和第2半 導(dǎo)體芯片之間的共同的導(dǎo)體膜，因此能夠減少形成的第2端子和第4端 子的個(gè)數(shù)。本發(fā)明的第7半導(dǎo)體裝置具備第1半導(dǎo)體芯片，裝載在上述第1半 導(dǎo)體芯片的上方的第2半導(dǎo)體芯片，用于粘結(jié)上述第1半導(dǎo)體芯片和上 述第2半導(dǎo)體芯片的粘結(jié)劑，以及在上述第半導(dǎo)體芯片上被形成，用于
阻止上述粘結(jié)劑的蔓延的粘結(jié)劑阻止機(jī)構(gòu)。
因此，能夠防止粘結(jié)劑引起的第1半導(dǎo)體芯片等的污染。 本發(fā)明的第8半導(dǎo)體裝置具有第1半導(dǎo)體芯片，裝載在上述第1半
導(dǎo)體芯片上的第2半導(dǎo)體芯片，以及在上述第1半導(dǎo)體芯片上被形成，
用于指定在上方第1半導(dǎo)體芯片中的平面上的配置方向的連接用的構(gòu)件。
因此，當(dāng)在第1半導(dǎo)體芯片上裝載第2半導(dǎo)體芯片時(shí)，能夠防止第 2半導(dǎo)體芯片的方向的弄錯(cuò)。
本發(fā)明的半導(dǎo)體裝置的制造方法是在第1半導(dǎo)體芯片上裝載第2半 導(dǎo)體芯片的半導(dǎo)體裝置的制造方法，它具備在上述第1半導(dǎo)體芯片的一
部分上面形成第1芯片一惻連接構(gòu)件的工序(a)，在上述第2半導(dǎo)體 芯片的一部分上面形成第2芯片一側(cè)連接構(gòu)件的工序(b)，以及將檢 查用的部件的一部分夾在上述第1芯片一側(cè)連接構(gòu)件和上述第2芯片一 側(cè)連接構(gòu)件之間，并在上述第1半導(dǎo)體芯片上裝載上述第2半導(dǎo)體芯片 的工序(c)。
因此，在上述工序(c)的后面，通過使用檢查用的構(gòu)件，也能夠 進(jìn)行第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的獨(dú)立的檢查。
上述檢查用的構(gòu)件的側(cè)面的至少一部分用絕緣膜覆蓋，并在上述工 序(c)中，通過增加壓力將上述第2半導(dǎo)體芯片裝載在上述第1半導(dǎo) 體芯片上，能夠防止檢査用的構(gòu)件彼此之間的短路。


圖1 (a) (c)是用于說明第1實(shí)施形態(tài)的半導(dǎo)體裝置的構(gòu)造的 端面圖。
圖2 (a) ， (b)是表示在第2實(shí)施形態(tài)的第1半導(dǎo)體裝置中連接
母芯片和子芯片時(shí)的工序的平面圖和n-n斷面的斷面圖。
圖3 (a) ， (b)是表示在第2實(shí)施形態(tài)的第2半導(dǎo)體裝置中連接
母芯片和子芯片時(shí)的工序的平面圖和iii-m斷面的斷面圖。
圖4 (a) (c)是表示采取第3實(shí)施形態(tài)的倒裝形態(tài)的半導(dǎo)體裝 置的構(gòu)造平面圖和電子電路圖。
圖5 (a) (C)是表示第4實(shí)施形態(tài)的晶片狀態(tài)的芯片的平面圖。
圖6(a) (f)是表示在第5實(shí)施形態(tài)的半導(dǎo)體裝置的制造工序中，在 母芯片上裝載子芯片的工序的平面圖和斜視圖。
圖7 (a) (d)是表示在第6實(shí)施形態(tài)的半導(dǎo)體裝置的制造工序中， 在母芯片上裝載子芯片的工序的平面圖。
圖8 (a) ， (b)是表示第7實(shí)施形態(tài)的半導(dǎo)體裝置的構(gòu)造的平面圖。
圖9是表示第7實(shí)施形態(tài)的半導(dǎo)體裝置的構(gòu)造的平面圖。 圖10 (a) ， (b)是表示第8實(shí)施形態(tài)的半導(dǎo)體裝置的構(gòu)造的平 面圖和X-X斷面的斷面圖。
圖11是表示在第9實(shí)施形態(tài)中裝載子芯片之前的母芯片的平面圖。 圖12 (a) ， (b)是表示現(xiàn)有的半導(dǎo)體裝置的構(gòu)造的斷面圖。
具體實(shí)施例方式
(第1實(shí)施形態(tài))
以下， 一邊參照圖1 (a) (c)， 一邊說明關(guān)于第1實(shí)施形態(tài)。 圖1 (a) ， (b)是表示本實(shí)施形態(tài)的倒裝方式的半導(dǎo)體裝置的構(gòu) 造的斷面圖。
如圖1 (a)所示那樣，本實(shí)施形態(tài)的第1倒裝方式的半導(dǎo)體裝置 采取在圖12 (a)所示的半導(dǎo)體裝置的子芯片203的背面上形成導(dǎo)體膜 的構(gòu)成。就是說，圖1 (a)所示的第1半導(dǎo)體裝置由管芯墊片1、在管 芯墊片1上設(shè)置的厚度為50 200u m的母芯片2、在母芯片2上裝載 的主面向下的厚度為50 200u m的子芯片3、在子芯片3上裝載的背 面(上面)上形成的導(dǎo)體膜7、連接母芯片2和子芯片3的凸起4、用 于連接母芯片和外部的引線5、以及在電路上連接引線5和母芯片2的 連接線6組成。此處，母芯片2和子芯片3的厚度可以是50um以下。 導(dǎo)體膜7與以子芯片3為主構(gòu)成的硅(Si)比較，具有高導(dǎo)熱率 和低電阻，因此通過形成該導(dǎo)體膜7，能提高散熱性能，抑制來自母芯 片2，子芯片3的輻射噪聲的放出。另外，導(dǎo)體膜7通過經(jīng)由連接線6， 引線5在電路上與外部的構(gòu)件連接使基片電位穩(wěn)定化。
本實(shí)施形態(tài)，尤其通過適用于由于使半導(dǎo)體芯片在縱方向重疊安 裝，因此噪聲的影響大、散熱效率低的SiP技術(shù)，能夠獲得好的效果。 如圖1 (b)所示那樣，本實(shí)施形態(tài)的第2倒裝方式的半導(dǎo)體裝置
采取圖12 (a)所示的現(xiàn)有的半導(dǎo)體裝置的子芯片203用導(dǎo)體膜覆蓋的 構(gòu)成。就是說，圖1 (b)所示的第2半導(dǎo)體裝置由管芯墊片1、在管芯 墊片1上設(shè)置的母芯片2、使主面向下裝載在母芯片2上的子芯片3、 連接母芯片2和子芯片3的突起4、用于連接母芯片和外部的引線5、 在電路上連接引線5和母芯片2的連接線6、以及覆蓋子芯片3的導(dǎo)體 膜8組成。通過形成該導(dǎo)體膜8能得到與圖1 (a)所示的第1半導(dǎo)體 裝置相同的效果。而且，具有能匯集多個(gè)子芯片并用導(dǎo)體膜8覆蓋的優(yōu) 點(diǎn)。
圖1 (c)是表示本實(shí)施形態(tài)的正裝方式的半導(dǎo)體裝置的構(gòu)造的斷 面圖。如圖1 (c)所示那樣，在本實(shí)施形態(tài)的正裝的半導(dǎo)體裝置中采 取將導(dǎo)體膜夾在圖12 (b)所示的現(xiàn)有半導(dǎo)體裝置的母芯片212和子芯 片213之間的構(gòu)成。就是說，圖1 (c)所示的半導(dǎo)體裝置由管芯墊片 11，被設(shè)置在管芯墊片11上的母芯片12，使主面向上被設(shè)置在母芯片 12的上方的子芯片13，被設(shè)置夾在母芯片12和子芯片13之間的導(dǎo)體 膜17，用于連接母芯片和外部的引線15，以及在電路上連接引線15和 母芯片12的連接線16構(gòu)成。通過形成導(dǎo)體膜17，使子芯片13的基片 電位穩(wěn)定化，并提高散熱性能。而且，通過使導(dǎo)體膜17作為噪聲屏蔽 起作用，以及導(dǎo)體膜17和管芯墊片11形成電容器，能防止從母芯片 12輻射的噪聲對子芯片產(chǎn)生影響。另外，也能夠?qū)⒍鄠€(gè)子芯片匯集并 形成在1個(gè)導(dǎo)體膜17上。 (第2實(shí)施形態(tài))
以下， 一邊參照圖2 (a) 、 (b)，圖3 (a) 、 (b) —邊說明關(guān) 于第2實(shí)施形態(tài)。
圖2 (a) 、 (b)是表示在本實(shí)施形態(tài)的第1半導(dǎo)體裝置中連接母 芯片和子芯片時(shí)的工序的平面圖和II-II斷面的斷面圖。本實(shí)施形態(tài)的 第1半導(dǎo)體裝置由采取倒裝方式的、厚度為50um 200um的母芯片 21，裝載在母芯片21上的、厚度為50ym 200Pm的子芯片22，用
于使半導(dǎo)體芯片連接到外部的引線23，以及連接引線23和母芯片21
的電位固定用的墊片20的連接線24構(gòu)成。此處，母芯片21和子芯片 22的厚度可以是50um以下。
在母芯片21的上面的一部分中形成由導(dǎo)體組成的連接用的墊片 25，在母芯片21的上面之中，在將形成連接用的墊片25的部分包圍起 來的部分中，在通過絕緣體與連接用的墊片25絕緣的狀態(tài)下，形成導(dǎo) 體圖形26。導(dǎo)體圖形26通過電位固定用的墊片20，連接線24被連接 到引線23。在子芯片22的下面的一部分中，形成由導(dǎo)體組成的連接用 的墊片27，在連接用的墊片27的下面形成凸起28。母芯片21的連接 用的墊片25和子芯片的連接用的墊片27通過凸起28被連接。此外， 雖然只在圖2 (b)中被示出而在圖2 (a)中沒有示出，在母芯片21的 上面之中但在連接用的墊片25和凸起28的連接部分以及電位固定用的 墊片20所形成的部分以外由鈍化膜29覆蓋。
在本實(shí)施形態(tài)的第1半導(dǎo)體裝置中，通過使導(dǎo)體圖形26作為噪聲 屏蔽起作用，能夠防止從母芯片21向子芯片22的方向輻射的噪聲。
圖3 (a) ， (b)是表示在本實(shí)施形態(tài)的第2半導(dǎo)體裝置中連接母
芯片和子芯片時(shí)的工序的平面圖以及m-in斷面的斷面圖。在本實(shí)施形
態(tài)的第2半導(dǎo)體裝置中，在母芯片21的一部分中形成電位固定用的墊 片30代替在圖2 (a) ， (b)所示的第1半導(dǎo)體裝置中形成引線23和 連接線24。電位固定用的墊片30被連接到母芯片21的電源線(VDD 或Vss)，因此，母芯片21的電位被穩(wěn)定化。在圖3 (a) ， (b)所示 的半導(dǎo)體裝置中也能夠得到與圖2 (a) ， (b)所示的半導(dǎo)體裝置相同 的效果。
(第3實(shí)施形態(tài))
以下， 一邊參照圖4 (a) (c) 一邊說明關(guān)于第3實(shí)施形態(tài)。 圖4 (a) ， (b)是表示采取本實(shí)施形態(tài)的倒裝形態(tài)的半導(dǎo)體裝置 的平面圖。如圖4 (a) ， (b)所示那樣，本實(shí)施形態(tài)的半導(dǎo)體裝置由 厚度為50U m 200u m的母芯片31，裝載在母芯片31上的厚度為50 um 200pm的子芯片32，與子芯片32的下面(主面)連接的連接用 的墊片33，在母芯片31上所形成的檢査用的墊片34，在電路上將連接
用的墊片33和檢查用的墊片34連接起來的墊片之間配線35，以及用 于使母芯片31與外部連接的外部連接用的墊片36構(gòu)成。此處，母芯片 31和子芯片32的厚度可以是50P m以下。
根據(jù)這樣的構(gòu)成，即使在母芯片31上裝載了子芯片32以后，也能 通過經(jīng)由檢査用的墊片34直接進(jìn)行子芯片32的檢測。
圖4 (c)是表示本實(shí)施形態(tài)的半導(dǎo)體裝置的構(gòu)成的電子電路圖。 如圖4 (c)所示那樣，在本實(shí)施形態(tài)的半導(dǎo)體裝置中，在母芯片31中 具有輸入信號用的端子41a，輸出信號用的端子42a，輸入輸出信號用 的端子43a，以及母芯片控制信號用的端子44，在子芯片32中，具有 輸入信號用的端子41b，輸出信號用的端子42 b，輸入輸出信號用的 端子43b，以及子芯片控制信號用的端子45。
因此，母芯片31和子芯片32的獨(dú)立的控制成為可能。例如，若通 過發(fā)送只將母芯片31變成有源的控制信號，將母芯片31的輸入、輸出、 輸入輸出信號變成HiZ狀態(tài)，那么就能夠進(jìn)行子芯片32單獨(dú)的檢査。 另外，若通過發(fā)送只將子芯片32變成有源的控制信號，將子芯片32的 輸入、輸出、輸入輸出信號變成HiZ狀態(tài)，那么就能夠進(jìn)行母芯片31 單獨(dú)的檢査。
根據(jù)以上的情況，在本實(shí)施形態(tài)的半導(dǎo)體裝置中，即使在母芯片 31上裝載了子芯片32以后，通過經(jīng)由檢查用的墊片34，也能夠直接進(jìn) 行子芯片32的檢測。就是說，在子芯片的檢査中，能夠?qū)z測圖形輸 入到形成多個(gè)的檢查用的墊片34中的任何一個(gè)，并能使其從其它檢査 用的墊片34輸出。根據(jù)以上情況，在子芯片32的檢查時(shí)，因?yàn)闆]有必 要象以前那樣從母芯片輸入輸出檢測圖形，所以能夠謀求檢測圖形的簡 略化。
此外，作為上述的檢查的例子，可以列舉確認(rèn)母芯片31和子芯片 32的電氣連接的檢測、子芯片的性能檢測等。
例如，在裝載母芯片31處理圖象的電路，以及裝載子芯片32處理 聲音的電路的場合，通過使用檢査用的墊片34，能進(jìn)行圖象和聲音的 合成，同時(shí)進(jìn)行個(gè)別的檢查。在母芯片31裝載邏輯電路，子芯片32裝 載存儲器的場合，也能夠同時(shí)進(jìn)行個(gè)別的檢查。 (第4實(shí)施形態(tài))
以下， 一邊參照圖5 (a) (c) 一邊說明關(guān)于采取第4實(shí)施形態(tài)
的倒裝方式的半導(dǎo)體裝置。
圖5 (a)是表示本實(shí)施形態(tài)的晶片狀態(tài)的子芯片的平面圖。如圖5 (a)所示那樣，晶片可以分成子芯片51被形成的區(qū)域和子芯片51沒 有被形成的劃片帶52。并且，在子芯片51上形成連接用的墊片53，在 劃片帶52上形成檢査用的墊片54。連接用的墊片53和檢查用的墊片 54通過墊片間的配線55在電路上被連接。
通過采取這種構(gòu)成，在晶片狀態(tài)下，能夠使用檢查用的墊片54進(jìn) 行子芯片51的檢査，并在檢查后，能夠使子芯片51與劃片帶52分離。 根據(jù)這種情況，因?yàn)橥ㄟ^從面積小的連接用的墊片53到劃片帶52上的 檢查用的墊片54采取電氣連接，在子芯片51內(nèi)沒有必要設(shè)置面積大的 檢查用的墊片，所以能夠縮小子芯片51的面積。
圖5 (b)是表示本實(shí)施形態(tài)中的晶片狀態(tài)的母芯片的平面圖。此 外，在該狀態(tài)中，子芯片還未裝載在母芯片上。如圖5 (b)所示那樣， 晶片可分成母芯片56被形成的區(qū)域和母芯片56沒有被形成的劃片帶 57。而且，在母芯片56上形成連接用的墊片58，在劃片帶57上形成 檢查用的墊片59。連接用的墊片58和檢查用的墊片59通過墊片間配 線60被電氣連接。而且，在母芯片56中形成外部連接用的墊片61。
通過采取該構(gòu)成，在晶片狀態(tài)中，能夠使用檢查用的墊片59進(jìn)行 母芯片56的檢査，并在檢查后，能夠使母芯片56與劃片帶57分離。 根據(jù)這種情況，因?yàn)闆]有必要在母芯片56內(nèi)設(shè)置檢查用的墊片59，所 以能夠縮小母芯片56的面積。而且，在母芯片56中能夠擴(kuò)大可裝載子 芯片的區(qū)域。
此處，圖5 (c)是表示在由圖5 (b)所示的晶片所形成的母芯片 56上裝載了子芯片62的狀態(tài)的斷面圖。通過采取圖5 (c)所示的構(gòu)成， 在晶片狀態(tài)中，能將子芯片62裝載在母芯片56上進(jìn)行檢查，在檢査后， 能使母芯片56與劃片帶57分離。根據(jù)這種情況，能夠縮小母芯片56 的面積。而且，在裝載子芯片62后，通過使用檢查用的墊片59，能對 子芯片62進(jìn)行直接的檢查和全部的檢査。
此外，在圖5 (c)中，可以裝載圖5(a)所示的子芯片51。 (第5實(shí)施形態(tài))
以下， 一邊參照圖6(a) (f) 一邊說明關(guān)于第5實(shí)施形態(tài)的倒裝 方式的半導(dǎo)體裝置。圖6(a) (f)是表示在本實(shí)施形態(tài)的半導(dǎo)體裝置 的制造工序中間，將子芯片裝載在母芯片上的工序的平面圖和斜視圖。
圖6 (a)是具有由在本實(shí)施形態(tài)中使用的導(dǎo)體組成的檢査用的引線 70的檢查用的引線框架71。
在圖6 (b)所示的工序中，將檢查用的引線框架71裝載在厚度為 50um 200um的子芯片72上。此處，裝載檢査用的引線框架71以 便檢查用的引線70的頂端附近的部分連接到子芯片72上的子芯片一側(cè) 連接用的凸起73。
接著，在圖6 (c)所示的工序中，從檢查用的引線框架71切斷檢 查用的引線70。
此處，圖6 (d)表示在本實(shí)施形態(tài)中使用的厚度為50um 200u m的母芯片74，在母芯片74中形成用于與子芯片一側(cè)連接用的凸起 73連接的母芯片一側(cè)連接用的凸起75。
而且，在圖6(e)所示的工序中，在母芯片74上裝載子芯片72。這 時(shí)，如圖6 (f)所示那樣，做到在母芯片一側(cè)連接用的凸起75和子芯 片一側(cè)連接用的凸起73之間夾住檢查用的引線70。因此，檢查用的引 線70在比子芯片72位置的部分更靠外側(cè)以露出的狀態(tài)被固定。
在本實(shí)施形態(tài)中，通過使用檢查用的引線70的檢査，能夠得到與 第3實(shí)施形態(tài)相同的效果。就是說，在子芯片的檢查時(shí)，象以前那樣因 為不需要從母芯片輸入輸出檢測圖形，所以能夠謀求檢測圖形的簡略 化，而且，能夠以更接近實(shí)際驅(qū)動(dòng)時(shí)的狀態(tài)進(jìn)行檢查。
此外，在本實(shí)施形態(tài)的半導(dǎo)體裝置中，也可以形成與第3實(shí)施形態(tài) 的電路相同的電路。在本實(shí)施形態(tài)中使用的母芯片74和子芯片72的厚 度可以是50um以下。 (第6實(shí)施形態(tài))
以下， 一邊參照圖7(a) (d)， 一邊說明關(guān)于第6實(shí)施形態(tài)的倒 裝方式的半導(dǎo)體裝置。圖7(a) (d)是表示在本實(shí)施形態(tài)的半導(dǎo)體裝
置的制造工序中將子芯片裝載在母芯片上的工序的平面圖。
圖7(a)是具有由在本實(shí)施形態(tài)中使用的導(dǎo)體組成的檢査用的引線
80的子芯片81。在接近子芯片81的表面上的中間邊緣部分的部分中，
形成子芯片一側(cè)連接用的墊片(未圖示)。在子芯片一側(cè)連接用的墊片
上形成如圖7 (b)所示那樣的檢查用的引線80，檢查用的引線80的側(cè) 面被絕緣膜82覆蓋。
圖7 (c)表示在本實(shí)施形態(tài)中使用的母芯片83，在母芯片83中形 成用于與子芯片一側(cè)連接用的墊片連接的母芯片一側(cè)連接用的墊片84。
圖7 (d)表示在本實(shí)施形態(tài)的母芯片83中裝載子芯片81的工序。 在裝載了子芯片81后，通過施加壓力以便擠壓檢查用的引線80，使被 擠壓的檢査用的引線80被夾在子芯片一側(cè)連接用的墊片和母芯片一側(cè) 連接用的墊片84之間。此處，絕緣膜82與檢查用的引線80被擠壓而 同樣地?cái)U(kuò)寬，并覆蓋檢查用的引線80的側(cè)面。
在本實(shí)施形態(tài)中，通過使用檢查用的引線80 ，能夠不使用復(fù)雜的 工序得到與第5實(shí)施形態(tài)相同的效果。而且，通過檢查用的引線80的 側(cè)面被絕緣膜82覆蓋，能夠防止檢查用的引線80彼此之間的短路。
此外，在本實(shí)施形態(tài)的半導(dǎo)體裝置中，也可以形成與第3實(shí)施形態(tài) 的電路相同的電路。 (第7實(shí)施形態(tài))
以下， 一邊參照圖8(a) (b)和圖9， 一邊說明關(guān)于第7實(shí)施形 態(tài)的正裝方式的半導(dǎo)體裝置。圖8 (a) (b)和圖9是表示本實(shí)施形 態(tài)的半導(dǎo)體裝置的構(gòu)造的平面圖。
如圖8(a)所示那樣，在本實(shí)施形態(tài)的第l半導(dǎo)體裝置中，將子芯 片92裝載在母芯片91上。而且，在子芯片92上，形成重要信號用的 墊片93，重要信號用的墊片93通過重要信號用的配線94與母芯片91 外部的重要配線用的引線95連接。在母芯片91上形成重要信號用的墊 片96，重要信號用的墊片96通過重要信號用的配線97與母芯片91外 部的重要配線用的引線98連接。
而且，在子芯片92的重要信號用的墊片93的兩側(cè)形成屏蔽墊片 99 a， 99b，屏蔽墊片99 a， 99b通過連接線100 a， 100 b與母芯片91
外部的引線101 a， 101 b連接。此外，引線連接到電源線(Vdd或VSS)。
因此，重要信號用的配線94被連接線100a， 100b夾住。 在母芯片91的重要信號用的墊片96的兩側(cè)形成屏蔽墊片102 a ， 102 b ，屏蔽墊片102a ， 102 b通過連接線103 a ， 103b被連接到母 芯片91外部的引線104a ， 104b。因此，重要信號用的配線97被連接 線103a ， 103 b夾住。
在圖8(a)所示的半導(dǎo)體裝置中，通過連接線夾住重要信號用的配線 94和重要信號用的配線97，由于該連接線作為屏蔽起作用，因此重要 信號用的配線94和重要信號用的配線97能夠減小從周圍接受的噪聲 的影響。
如圖8 (b)所示那樣，本實(shí)施形態(tài)的第2半導(dǎo)體裝置在圖8(a)所 示的構(gòu)造中還采取形成電源環(huán)路105的構(gòu)造。電源環(huán)路105通過連接線 106被連接到電源供給環(huán)路107。電源供給環(huán)路107被連接到電源線 (Vdd或Vss)。而且，在圖8(a)所示的構(gòu)造中與外部引線連接的連接 線100a， 100b， 103 a ， 103 b被連接到電源環(huán)路105。
因此，與圖8(a)所示的構(gòu)造相同，由于連接線作為屏蔽起作用， 因此重要信號用的配線94和重要信號用的配線97能夠減小從周圍接受 的噪聲的影響。而且，與圖8(a)所示的構(gòu)造比較，能夠減少引線的數(shù) 目。
如圖9所示那樣，本實(shí)施形態(tài)的第3半導(dǎo)體裝置在圖8(b)所示的 構(gòu)造中，還采取在母芯片91和子芯片92之間夾住導(dǎo)體膜108的構(gòu)造。 此處，導(dǎo)體膜108與圖l(e)所示的半導(dǎo)體裝置中的導(dǎo)體膜17相同。
導(dǎo)體膜108通過伸長到子芯片92所形成的區(qū)域更外部被形成，暴 露在母芯片91上。導(dǎo)體膜108通過連接線109連接到電源供給引線107。 而且，在圖8 (b)所示的構(gòu)造中，與屏蔽墊片連接的連接線100 a ， 100b， 103a ， 103b被連接到導(dǎo)體膜108。
因此，與圖8 (b)所示的構(gòu)造相同，由于連接線作為屏蔽起作用， 因此重要信號用的配線94和重要信號用的配線97能夠減小從周圍接受 的噪聲的影響。而且，與圖8(b)所示的構(gòu)造比較，能夠減少在子芯片 92和母芯片91上所形成的屏蔽墊片的數(shù)目。而且，與圖l(e)所示的半
導(dǎo)體裝置相同，能夠防止從母芯片91輻射的噪聲對子芯片92產(chǎn)生影響。
此外，在上述中說明了關(guān)于采取正裝方式的場合，但本實(shí)施形態(tài)的 發(fā)明也能夠適用于采取倒裝方式的場合的母芯片和子芯片的電氣連接 等。
另外，在上述中，對于連接母芯片和引線的重要信號用的配線，以 及連接子芯片和引線的重要信號用的配線的雙方都設(shè)置了作為屏蔽起 作用的連接線，但在本實(shí)施形態(tài)的發(fā)明中，可以只在連接母芯片和引線 的重要信號用的配線，或連接子芯片和引線的重要信號用的配線的任何 一個(gè)配線中設(shè)置屏蔽用的連接線。
另外，在上述中，敘述了關(guān)于在母芯片上設(shè)置子芯片的場合，但本 實(shí)施形態(tài)的發(fā)明也能夠適用于在基底(基片等)上設(shè)置半導(dǎo)體芯片的場合。
(第8實(shí)施形態(tài))
以下， 一邊參照圖10 (a)， (b) —邊說明關(guān)于第8實(shí)施形態(tài)的正裝 方式的半導(dǎo)體裝置。圖10(a)， (b)是表示本實(shí)施形態(tài)的半導(dǎo)體裝置的 構(gòu)造的平面圖以及X-X斷面的斷面圖。
如圖10(a), (b)所示那樣，在本實(shí)施形態(tài)的半導(dǎo)體裝置中，在具 有外部連接用的墊片113的母芯片111上采取正裝方式并裝載子芯片 112。母芯片111和子芯片112通過膠合劑(粘結(jié)劑)114被粘結(jié)，在 母芯片111上形成用于阻止膠合劑114的蔓延的膠合劑阻止機(jī)構(gòu)115。 此外，在圖10(a), (b)中雖然未圖示，但子芯片112通過連接線等與 外部被電氣連接。
在本實(shí)施形態(tài)中，通過形成膠合劑阻止機(jī)構(gòu)115，在粘結(jié)母芯片111 和子芯片112時(shí)，能阻止膠合劑114的蔓延。因此，通過膠合劑114能 夠防止母芯片111上的外部連接用的墊片113等被污染。另外，通過設(shè) 置膠合劑阻止機(jī)構(gòu)115能夠?qū)⒆有酒?12配置到更接近外部連接用的墊 片113，因此能擴(kuò)大母芯片lll上的子芯片的安裝面積。
此外，膠合劑阻止機(jī)構(gòu)115可以在子芯片112的粘結(jié)后除去，也可 以原封不動(dòng)地殘留著。 (第9實(shí)施形態(tài))
以下， 一邊參照圖11， 一邊說明關(guān)于第9實(shí)施形態(tài)的正裝方式的 半導(dǎo)體裝置。
圖11是表示子芯片被裝載前的母芯片的平面圖。如圖11所示那樣， 在母芯片121中，在裝載子芯片的子芯片裝載區(qū)域122上形成子芯片連
接用的墊片123。而且，在母芯片121中的子芯片裝載區(qū)域122以外的 上面形成外部連接用的墊片124。
子芯片連接用的墊片123，從上面看，被配置成以便專門決定方向。 具體地說，如圖11所示那樣，通過在子芯片裝載區(qū)域122的4個(gè)拐角 部分中的1個(gè)拐角處沒有形成墊片，就能夠識別方向。
因此，在裝載子芯片時(shí)，能夠防止將子芯片的方向搞錯(cuò)而連接。
在本發(fā)明的半導(dǎo)體裝置中，能夠降低輻射噪聲的影響，提高散熱效 率和使基片電位穩(wěn)定化。
而且，在采取倒裝方式的半導(dǎo)體裝置中，能夠進(jìn)行子芯片單體的更 直接的檢測。另外，能夠提高用于制造芯片的晶片的面積效率。
在采取正裝方式的半導(dǎo)體裝置中，能夠抑制對發(fā)送重要信號的配線 的噪聲的影響。另外，能夠防止膠合劑引起的污染和芯片方向的粘結(jié)錯(cuò) 誤。
權(quán)利要求
1、一種半導(dǎo)體裝置，具備第1半導(dǎo)體芯片；第2半導(dǎo)體芯片，使其主面向下被裝載在上述第1半導(dǎo)體芯片的上面；檢查用構(gòu)件，其與上述第1、第2半導(dǎo)體芯片兩者電連接，在俯視下，其一部分位于上述第2半導(dǎo)體芯片的內(nèi)側(cè)，另一部分位于上述第2半導(dǎo)體芯片的外部。
2、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 上述檢查用構(gòu)件的上述另一部分在俯視下位于上述第2半導(dǎo)體芯片的外圍部分；上述第2半導(dǎo)體芯片通過上述檢査用構(gòu)件能夠與外部設(shè)備進(jìn)行存取。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述檢查用構(gòu)件的一部分被絕緣膜所覆蓋。
4、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 還具備用于根據(jù)對上述檢查用構(gòu)件施加的信號將上述第1半導(dǎo)體芯片和上述第2半導(dǎo)體芯片個(gè)別地變成有源的電路。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，具備第1半導(dǎo)體芯片；第2半導(dǎo)體芯片，使其主面向下被裝載在上述第1半導(dǎo)體芯片的上面；檢查用構(gòu)件，其與上述第1、第2半導(dǎo)體芯片兩者電連接，在俯視下，其一部分位于上述第2半導(dǎo)體芯片的內(nèi)側(cè)，另一部分位于上述第2半導(dǎo)體芯片的外部。
文檔編號H01L25/065GK101110413SQ20071014164
公開日2008年1月23日 申請日期2003年5月30日 優(yōu)先權(quán)日2003年5月30日
發(fā)明者小谷久和, 石山裕浩, 西迫亨成 申請人:松下電器產(chǎn)業(yè)株式會社