專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地，涉及一種半導(dǎo)體器件及其制造方法， 該半導(dǎo)體器件可易于控制短溝道效應(yīng)。
背景技術(shù)：
場效應(yīng)晶體管(FET)是具有大量載流子的晶體管，這些載流子從源極經(jīng) 過柵極遷移到漏極。 一類FET是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。 MOSFET顯示出良好的電學(xué)特性，并且可被構(gòu)造為包括形成于硅襯底上和/或 上方的氧化層以及形成于該氧化層上和/或之上的硅電極。這種構(gòu)造允許通過 電場來調(diào)整流進(jìn)硅表面的電荷。隨著半導(dǎo)體器件對尺寸、重量和厚度減小的要求，F(xiàn)ET尺寸變得越來越小。 FET尺寸的減小使得柵溝道的有效長度減小了，這導(dǎo)致短溝道效應(yīng)。反過來， 短溝道效應(yīng)降低了源極和漏極之間的穿通(punchthrough)特性。為了克服短溝道效應(yīng)，有些晶體管制造工藝提供了具有輕摻雜漏(LDD) 結(jié)構(gòu)的源/漏結(jié)構(gòu)。該LDD形成于源區(qū)和漏區(qū)，以便實(shí)現(xiàn)限制短溝道效應(yīng)的淺 結(jié)(shallow junction)。該LDD結(jié)構(gòu)具有其缺點(diǎn)。例如，LDD結(jié)構(gòu)對具有小 于0.35 u m的柵寬的半導(dǎo)體器件不適用，并且具有形成淺結(jié)的限制。如圖1的例子所示，常規(guī)的半導(dǎo)體器件包括將硅襯底1分成有源區(qū)和無源 區(qū)的隔離層2、形成于硅襯底1上和/或上方的柵絕緣層4、以及也形成于襯底 1上方的柵極6。在柵極6的側(cè)壁周圍形成柵氧化層10，以及植入雜質(zhì)以形成 LDD區(qū)。在柵氧化層10的側(cè)壁附近形成柵間隔物(spacer) 12，并且在LDD 區(qū)8內(nèi)形成源區(qū)14和漏區(qū)16。如圖2A的例子所示，半導(dǎo)體器件的制造過程可以包括在硅襯底1上和/
或上方依次形成隔離(isolation)層2、柵絕緣層4以及柵極6。隔離層2利用 淺溝槽隔離(STI)工藝形成，并且限定了無源區(qū)和有源區(qū)，在那里將形成晶 體管。柵絕緣層4和柵金屬層的形成是利用沉積工藝在硅襯底1上方依次形成 的。柵絕緣層4可以由絕緣材料例如Si02、 SiON等構(gòu)成。柵金屬層可以由多 晶硅、鍺化硅(SiGe)等構(gòu)成。柵極6通過光刻工藝?yán)醚谀沤饘賹訄D案 化而形成。如圖2B的例子所示，在柵絕緣層4上和/或上方形成柵氧化層10，同時(shí) 在柵絕緣層4下面形成LDD區(qū)8。特別地，柵氧化層10是利用沉積工藝在柵 絕緣層4上和/或上方形成的。柵氧化層10可以通過將柵極6的表面氧化從近 似12A到20A的厚度而在柵極6的表面形成。如圖2C中的例子所示，利用干法蝕刻工藝將柵氧化層10圖案化。在干 法蝕刻工藝期間，將形成于柵極6上和/或上方的一部分柵氧化層10去除，從 而將柵極6的上表面暴露出來。LDD區(qū)8是利用柵氧化層10作為掩模在柵極6的兩側(cè)形成的。將離子注 入所暴露的硅襯底1中，以便形成LDD區(qū)8，使得LDD區(qū)8與柵極6部分地 重疊。在LDD區(qū)8內(nèi)形成源區(qū)14和漏區(qū)16。利用化學(xué)氣相沉積(CVD)工藝，通過在柵氧化層10上和/或上方沉積絕 緣層例如氮化硅(SiN)的方式在柵氧化層10側(cè)壁的周圍形成柵間隔物12。 然后利用光刻工藝將氮化硅層圖案化，以便形成柵間隔物12。當(dāng)將離子注入硅襯底1的所暴露的LDD區(qū)8內(nèi)形成源區(qū)14和漏區(qū)16時(shí)， 半導(dǎo)體器件就完成了。半導(dǎo)體器件以這種方式制造不是沒有缺點(diǎn)。例如，在形成LDD區(qū)以及源 區(qū)和漏區(qū)時(shí)要求2keV或者更低的離子注入能量。因而，在離子注入工藝中可 能會產(chǎn)生不穩(wěn)定性。在離子注入工藝之后，必須要實(shí)施持續(xù)時(shí)間短的熱處理例 如尖峰(spike)熱處理，這可以降低雜質(zhì)的活化效率。作為將LDD離子直接 注入到柵溝道并且通過熱處理工藝將其擴(kuò)散到柵溝道的下面的結(jié)果，LDD區(qū) 和柵溝道的重疊區(qū)域增加了。如圖3的例子所示，柵溝道的有效長度減小，這 導(dǎo)致短溝道效應(yīng)增加。此外，LDD區(qū)和柵溝道的重疊區(qū)域的增加導(dǎo)致嚴(yán)重的 熱載流子效應(yīng)以及在柵極與源區(qū)和漏區(qū)之間產(chǎn)生更高的重疊電容。這種更高的 重疊電容足以增加環(huán)形振蕩器的延遲時(shí)間。 發(fā)明內(nèi)容本發(fā)明實(shí)施例涉及一種形成半導(dǎo)體器件的方法，該半導(dǎo)體器件能夠控制短 溝道效應(yīng)。本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件，其包括位于硅襯底上和/或者 上方且用于將該硅襯底分成有源區(qū)和無源區(qū)的器件隔離層、位于該硅襯底上和 /或者上方的柵極。柵氧化層可以在該柵極的側(cè)壁附近形成，以將該柵極的側(cè) 壁的部分上部暴露出來。置于該硅襯底和該柵極之間的柵絕緣層，位于該柵極 和該有源區(qū)上和/或者上方的外延層。該外延層能夠具有蘑菇型的形狀，并且在溝道內(nèi)提供一個(gè)比該柵極和該柵絕緣層的寬度更大的寬度。輕摻雜漏(LDD ) 區(qū)形成于圍繞該柵極的該硅襯底內(nèi)。形成于該柵極側(cè)壁周圍的柵間隔物。形成 于位于該柵間隔物的兩側(cè)的該硅襯底的表面內(nèi)的源區(qū)和漏區(qū)。位于硅襯底上和 /或者上方的保護(hù)層。根據(jù)本發(fā)明實(shí)施例，在該硅襯底上和/或者上方可以將柵氧化層蝕刻至一 厚度，其厚度比該外延層的厚度要薄。在蝕刻該柵氧化層之后，可以在該柵絕 緣層、該柵氧化層、和位于該源區(qū)和漏區(qū)上的該外延層之間形成鳥喙。本發(fā)明實(shí)施例涉及一種用于制造半導(dǎo)體器件的方法，包括下列步驟中的至 少之一在硅襯底上和/或者上方形成器件隔離層，以將該硅襯底分成有源區(qū) 和無源區(qū)；在硅襯底上和/或者上方形成柵絕緣層；在該柵絕緣層上和/或者上 方形成柵極；在該硅襯底上和/或者上方形成柵氧化層，將該柵極的上表面和 一部分側(cè)壁暴露出來；在該柵極和圍繞該柵極的有源區(qū)上和/或者上方形成外 延層，其寬度比該柵絕緣層的寬度要寬；在該柵極周圍的該硅襯底的表面內(nèi)形 成LDD區(qū)；在該柵極的側(cè)壁周圍形成柵間隔物；通過將離子注入位于該柵間 隔物兩側(cè)的該硅襯底的表面內(nèi)形成源區(qū)和漏區(qū)；以及在該硅襯底上和/或者上 方形成保護(hù)層。在形成該外延層之后，可以利用各向同性濕法蝕刻工藝在該柵 極的側(cè)壁周圍將柵氧化層圖案化。在形成該保護(hù)層之前，可以將該柵氧化層通 過實(shí)施聚氧化處理蝕刻到比該外延層的厚度薄的厚度。該柵氧化層和該柵絕緣層可以通過各向異性過蝕刻工藝同時(shí)圖案化。該外 延層可以通過勻質(zhì)外延工藝來形成。該柵氧化層可以具有大約20A到150A之 間的厚度。


圖1的例子示出了一個(gè)半導(dǎo)體器件；圖2A到2C的例子示出了一種用于制造半導(dǎo)體器件的方法，-圖3的例子示出了一個(gè)半導(dǎo)體器件；圖4的例子示出了一個(gè)根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件；圖5A到5D的例子示出了一種用于制造根據(jù)實(shí)施例的半導(dǎo)體的方法；圖6的例子示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件；圖7A到7E的例子示出了一種用于制造根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體的方法；圖8的例子示出了根據(jù)這些實(shí)施例的半導(dǎo)體器件；圖9的例子示出了各個(gè)半導(dǎo)體器件的比較分析的模擬圖；圖10A到10B的例子示出了各個(gè)半導(dǎo)體器件的與閾值電壓和溝道長度相關(guān)的比較分析的曲線圖；圖IIA到11B示出了各個(gè)半導(dǎo)體器件的與工作電壓-電流和泄漏電流相關(guān)的比較分析的曲線圖；圖12的例子示出了各個(gè)半導(dǎo)體器件的與熱載流子特性相關(guān)的比較分析的曲線圖；圖13的例子示出了各個(gè)半導(dǎo)體器件的與重疊電容相關(guān)的比較分析的曲線圖。
具體實(shí)施方式
如圖4的例子所示，根據(jù)實(shí)施例所述的是一種半導(dǎo)體器件，其包括可以在 硅襯底上和/或上方形成的器件隔離層102。器件隔離層102能夠?qū)⒐枰r底101 分成有源區(qū)和無源區(qū)。在硅襯底101上和/或上方可以形成柵極106。在柵極 106側(cè)壁周圍形成一個(gè)將柵極106的上部暴露出來的高度的柵氧化層108。柵 絕緣層104可以置于硅襯底101和柵極106之間。在柵極106上和/或上方， 尤其是在柵極106的有源區(qū)上和/或上方可以形成一個(gè)寬度比柵極106和柵絕 緣層104的寬度更大的外延層110。外延層110可以形成為具有蘑菇樣的形狀。 在柵極106周圍的硅襯底101表面內(nèi)可以形成LDD區(qū)112。在柵極106和柵 氧化層108的側(cè)壁的周圍可以形成柵間隔物114。在靠近柵間隔物114的兩側(cè) 部分的硅襯底101的表面內(nèi)可以形成源區(qū)115和漏區(qū)U6。最后，在硅襯底101 的整個(gè)表面上和/或上方可以形成保護(hù)層118。如圖5A到5D的例子所示，用于制造根據(jù)實(shí)施例所述的半導(dǎo)體器件的方 法包括在硅襯底101上和/或上方依次形成器件隔離層102、柵絕緣層104和柵 極106。器件隔離層102可以利用淺溝槽隔離(STI)工藝在硅襯底101上和/ 或上方形成。器件隔離層102限定了有源區(qū)，實(shí)際的晶體管器件將在那里形成。接著，利用沉積工藝在硅襯底101上和/或上方依次形成柵絕緣層104和 柵金屬層。柵絕緣層104可以由絕緣材料例如Si02、 SiON等組成。柵金屬層 可以由多晶硅、鍺化硅(SiGe)等組成。柵金屬層可以作為掩模使用，并且利用 光刻工藝圖案化，以形成柵極106。如圖5B所示，在柵極106的側(cè)壁周圍可以形成柵氧化層108。柵氧化層 108能夠利用沉積方法在硅襯底101和柵絕緣層104的整個(gè)表面上和/或上方形 成。柵氧化層108可以通過將柵極106的表面氧化而在柵極106的表面上形成。 柵氧化層108可以具有從大約20A到150A范圍內(nèi)的厚度，以減少柵極106和 在柵極106兩側(cè)的源區(qū)115和漏區(qū)116之間的重疊電容。對柵氧化層108提供 所述厚度范圍是為了實(shí)現(xiàn)想要的LDD電阻。柵絕緣層104和柵氧化層108能夠利用各向異性過蝕刻(over-etching)工 藝來圖案化，在該工藝中， 一部分柵絕緣層104直接留在柵極106和柵氧化層 108的下面，其余部分除去?？梢岳酶飨虍愋赃^蝕刻工藝將柵極106的上表 面和一部分側(cè)壁暴露出來。如圖5C所示，在柵極106以及源區(qū)115和漏區(qū)116上和/或上方可以形成 外延層110。在位于外延層110下方的硅襯底101內(nèi)可以形成LDD區(qū)112。外 延層110可以利用勻質(zhì)外延工藝在柵極106以及源區(qū)115和漏區(qū)116上和/或 上方形成。外延層110可以在柵極106的暴露著的部分側(cè)壁周圍和柵極106 的上表面形成。為了產(chǎn)生低電阻,可以將外延層110構(gòu)造為具有蘑菇型的形狀， 其寬度大于溝道長度。隨后，利用包括柵氧化層108的柵極106作為掩模，將離子注入硅襯底 101內(nèi)，以便形成LDD區(qū)112，使得LDD區(qū)112與柵極106部分地重疊。如圖5D的例子所示，在柵極106和柵氧化層108的側(cè)壁周圍可以形成柵
間隔物114。在硅襯底101內(nèi)不與柵極106的空間位置對應(yīng)的位置可以形成源 區(qū)115和漏區(qū)116。在硅襯底101的整個(gè)表面上和/或上方可以形成保護(hù)層118。 在形成柵絕緣層104之后，可以利用化學(xué)氣相沉積(CVD)工藝在硅襯底 101和LDD區(qū)112上和/或上方沉積一個(gè)氮化硅(SiN)層。氮化硅層可以利 用光刻工藝來圖案化，以形成圍繞柵極106和柵氧化層108的側(cè)壁的柵間隔物 114。為了形成源區(qū)115和漏區(qū)116，將離子注入硅襯底101的暴露著的LDD 區(qū)112。可以形成具有下結(jié)(undersidejunction)的源區(qū)115和漏區(qū)116。之后， 可以實(shí)施熱處理工藝，以便激活該注入的離子。最后，可以利用低壓化學(xué)氣相沉積(LPCVD)工藝沉積諸如氮化硅(SiN) 層的絕緣層，以便在硅襯底101上和/或上方形成保護(hù)層118。保護(hù)層118可以 作為用于保護(hù)晶體管和蝕刻阻擋(etching-barrier)層的覆蓋層(capping layer)。如圖6的例子所示，根據(jù)實(shí)施例所述的是一種具有柵氧化層108的半導(dǎo)體 器件，可以將該柵氧化層108蝕刻為高度低于形成于源區(qū)115和漏區(qū)116上和 /或上方的那部分外延層110。在柵絕緣層104、柵氧化層108和形成于源區(qū)115 和漏區(qū)116上和/或上方的那部分外延層110之間可以形成鳥喙120。如圖7A到7E的例子所示，根據(jù)實(shí)施例所述， 一種用于制造該半導(dǎo)體器 件的方法可以包括在硅襯底101上和/或上方形成外延層110?？梢栽诠枰r底 101上和/或上方形成柵氧化層108，以使將它們置于柵極106的側(cè)壁周圍，并 且隨后可以利用各向同性濕法蝕刻方法將其除去。具體地，可以不將柵氧化層 108完全除去，以使部分的柵氧化層108形成為其高度低于形成于源區(qū)115和 漏區(qū)116上和/或上方的那部分外延層110的高度。如圖7E的例子所示，在硅 襯底上和/或上方可以形成鳥喙120、柵間隔物114、源區(qū)115和漏區(qū)116、以 及保護(hù)層118。在形成保護(hù)層118之前，可以利用聚氧化(polyoxidation)處理在柵絕緣 層104、柵氧化層108，和形成于源區(qū)115和漏區(qū)116上和/或上方的那部分外 延層110之間形成鳥喙120。鳥喙120可以有利于減少位于柵極106與源區(qū)115 和漏區(qū)116之間的重疊電容，同時(shí)對溝道區(qū)中的柵絕緣層104的厚度也基本上 沒有影響。柵間隔物114可以在柵極106和柵氧化層108的側(cè)壁周圍形成。源區(qū)115和漏區(qū)116可以在硅襯底101內(nèi)不與柵極106對應(yīng)的位置形成。保護(hù)層118可以在硅襯底101的整個(gè)表面上和/或上方形成。柵間隔物114 可以通過在硅襯底101上和/或上方利用CVD工藝沉積一個(gè)氮化硅(SiN)層 并且利用光刻工藝將該氮化硅層圖案化而形成。柵間隔物114可以在柵極106 和柵氧化層108的側(cè)壁周圍形成。具有下結(jié)的源區(qū)115和漏區(qū)116可以通過將離子注入硅襯底101的暴露的 LDD區(qū)112內(nèi)形成。然后實(shí)施熱處理工藝，以激活注入的離子。可以利用 LPCVD方法沉積諸如SiN層的絕緣層，以形成保護(hù)層118。保護(hù)層118可以 作為保護(hù)晶體管和蝕刻阻擋層的覆蓋層。圖8和9的例子示出了根據(jù)圖4的例子所示的實(shí)施例的半導(dǎo)體器件和另一 半導(dǎo)體器件的模擬圖。根據(jù)實(shí)施例所述的半導(dǎo)體器件被構(gòu)造為使得LDD區(qū)比 右邊所示的半導(dǎo)體器件具有從溝道表面算起更淺的結(jié)深。由于利用了外延層， 硅襯底的上表面比右邊所示的半導(dǎo)體器件中示出的襯底更高。因而，與右邊的 半導(dǎo)體器件相比，根據(jù)實(shí)施例所述的半導(dǎo)體器件能使注入LDD區(qū)的離子的量 增加。這最終導(dǎo)致LDD區(qū)能夠?qū)崿F(xiàn)更厚的厚度，從而導(dǎo)致低電阻。圖10A的例子示出了根據(jù)實(shí)施例所述的半導(dǎo)體器件和另一半導(dǎo)體器件的 閾值電壓(Vtlin)的變化圖，其是在依賴于溝道長度(Lmet)的恒定電流值 下測得的。圖10B的例子示出了基于依賴于溝道長度(Lmet)的跨導(dǎo) (tmnsconductance， gm)所測得的根據(jù)實(shí)施例所述的半導(dǎo)體器件和別的半導(dǎo) 體器件的閾值電壓(Vtext)的變化。圖IOA和10B的例子示出了考慮在依賴于溝道長度(Lmet)的恒定電流 值下測得的閾值電壓(Vtlin)和基于跨導(dǎo)(gm)測得的閾值電壓(Vtext)圖， 根據(jù)實(shí)施例所提供的半導(dǎo)體器件即使減小溝道長度也能夠保持更為一致的閾 值電壓。圖11A的例子示出了根據(jù)實(shí)施例所述的半導(dǎo)體器件和另一半導(dǎo)體器件的 依賴于泄漏電流(Ioff)的工作電壓-電流(Idsat)的變化圖。圖IIB示出了根 據(jù)實(shí)施例所述的半導(dǎo)體器件和另一半導(dǎo)體器件的依賴于漏感應(yīng)(drain index) 勢壘降低(DIBL)的工作電壓-電流(Idsat)的變化圖。如圖11A的例子所示，依賴于根據(jù)實(shí)施例所提供的半導(dǎo)體器件的泄漏電 流(Ioff)的工作電壓-電流(Idsat)的變化與另一半導(dǎo)體器件的基本相等。因
而，在相等的泄漏電流(Ioff)的條件下能夠?qū)崿F(xiàn)相等的工作電壓-電流(Idsat)。根據(jù)實(shí)施例制造的半導(dǎo)體器件表現(xiàn)出基本上最小的劣化。此夕卜，短溝道效應(yīng)與加重的DIBL成比例地加重。因此，如圖IIB的例子 所示，在相等的工作電壓-電流(Idsat)下與另一半導(dǎo)體器件相比，根據(jù)實(shí)施 例制造的半導(dǎo)體器件表現(xiàn)出低的DIBL，因此，其能夠?qū)崿F(xiàn)短溝道效應(yīng)的改善。如圖12的例子所示，根據(jù)實(shí)施例制造的半導(dǎo)體器件能夠最小化柵極和在 溝道區(qū)下的LDD區(qū)之間的重疊面積以及從LDD區(qū)到該溝道區(qū)的電場，由此實(shí) 現(xiàn)熱載流子效應(yīng)的減小。如圖13的例子所示，根據(jù)實(shí)施例制造的半導(dǎo)體器件 還能夠減小柵極和漏區(qū)之間的重疊電容。根據(jù)實(shí)施例所述的半導(dǎo)體器件及其制造方法有利之處在于，它們能夠減小 柵極和源/漏區(qū)之間的重疊電容，最小化短溝道效應(yīng)和熱載流子效應(yīng)。根據(jù)實(shí) 施例所述的LDD區(qū)和源/漏區(qū)的形成使得在不降低離子注入能量的情況下獲得 淺的從溝道表面算起的結(jié)深成為可能，并且因而提供離子注入工藝的穩(wěn)定性。 由于使用快速熱退火(RTA)熱處理而不是尖峰退火工藝，因此能夠獲得離子 的穩(wěn)定的激活。這具有通過減少在制造期間為實(shí)施另外的工藝所需的另外的設(shè) 備來降低總的制造成本的效果。盡管這里對本發(fā)明實(shí)施例已經(jīng)進(jìn)行了說明，但是應(yīng)該理解，本領(lǐng)域技術(shù)人 員能夠設(shè)計(jì)出其他許多的落在本說明書的原理的精神和范圍內(nèi)的變化和實(shí)施 方式。特別是，對于本說明書，附圖和所附權(quán)利要求的范圍內(nèi)的對象組合布置 的構(gòu)件和/或布置來說，各種變例和變化都是可能的，在這些構(gòu)件和/或布置的 變例和變化之外，對本領(lǐng)域技術(shù)人員來說，替代的使用也是顯而易見的。
權(quán)利要求
1. 一種裝置，包括隔離層，形成于硅襯底上方，將該硅襯底分成有源區(qū)和無源區(qū)； 柵極，形成于該硅襯底上方；柵氧化層，形成于所述柵極的側(cè)壁周圍，將所述柵極的側(cè)壁的上部暴露出來；柵絕緣層，形成于該硅襯底和所述柵極之間；外延層，形成于該柵極和圍繞所述柵極的該有源區(qū)上方，其中所述外延層 具有比所述柵極和所述柵絕緣層的寬度更大的寬度；輕攙雜漏(LDD)區(qū)，形成于圍繞所述柵極的該硅襯底的表面內(nèi)； 柵間隔物，形成于所述柵極和所述柵氧化層的側(cè)壁的周圍； 源區(qū)和漏區(qū)，形成于所述柵間隔物的側(cè)面區(qū)域的該硅襯底的表面內(nèi)；以及 保護(hù)層，形成于該硅襯底和所述外延層的整個(gè)表面上方。
2. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，形成于所述柵極上的所述 外延層具有蘑恭樣的形狀。
3. 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述柵氧化層被蝕刻到比 直接提供于該源區(qū)和漏區(qū)上方的那部分外延層的高度低的高度。
4. 根據(jù)權(quán)利要求3所述的裝置，其特征在于，在所述柵絕緣層，所述柵 氧化層和直接提供于該源區(qū)和漏區(qū)上方的那部分外延層之間形成鳥喙。
5. —種方法，包括在具有隔離層的硅襯底上方形成柵絕緣層，該隔離層將該硅襯底分成有源 區(qū)和無源區(qū)；在所述柵絕緣層上方形成柵極；在該硅襯底上方形成柵氧化層，以將所述柵極的上表面和一部分側(cè)壁暴露 出來；在所述柵極和圍繞所述柵極的所述有源區(qū)的上方形成其寬度比所述柵絕 緣層的寬度更寬的外延層；在圍繞所述柵極的該硅襯底的表面內(nèi)形成LDD區(qū)； 形成圍繞所述柵極和所述柵氧化層的側(cè)壁的柵間隔物；通過將離子注入所述柵間隔物的相鄰側(cè)的該硅襯底的表面內(nèi)形成源區(qū)和漏區(qū)；并且在該硅襯底的整個(gè)表面上形成保護(hù)層。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，還包括 在形成所述外延層后使用各向同性蝕刻法將所述柵氧化層圖案化；以及 在形成所述保護(hù)層之前實(shí)施聚氧化處理。
7. 根據(jù)權(quán)利要求6所述的方法，其特征在于，將所述柵氧化層圖案化到 比圍繞所述柵極所形成的那部分外延層的高度低的高度。
8. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述柵氧化層和所述柵絕 緣層是利用各向異性過蝕刻工藝同時(shí)圖案化的。
9. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述外延層是利用勻質(zhì)外 延方法形成的。
10. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述柵氧化層具有大約 20A到150A之間的厚度。
11. 一種方法，包括在硅襯底上方形成隔離層，以將該硅襯底分成有源區(qū)和無源區(qū)； 在該硅襯底上方形成柵極；在該硅襯底上方形成厚度在大約20A到150A之間的柵氧化層，以將所述 柵極的側(cè)壁的上部暴露出來；在該硅襯底和所述柵極之間形成柵絕緣層；在所述柵極和所述有源區(qū)上方形成其寬度比所述柵極和所述柵絕緣層的 寬度大的外延層；在圍繞所述柵極的該硅襯底的表面內(nèi)形成輕摻雜漏區(qū)；形成圍繞所述柵極的側(cè)壁和所述柵氧化層的側(cè)壁的柵間隔物；在該硅襯底的該表面內(nèi)形成具有下結(jié)的源區(qū)和漏區(qū)；蝕刻所述柵氧化層到一個(gè)比直接提供于所述源區(qū)和漏區(qū)上方的那部分外 延層的高度低的高度；以及在所述柵絕緣層、所述柵氧化層、和直接提供于所述源區(qū)和漏區(qū)上方的那 部分外延層之間形成鳥喙；以及在該硅襯底的整個(gè)表面上方形成保護(hù)層。
12. 根據(jù)權(quán)利要求n所述的方法，其特征在于，所述隔離層是利用淺溝槽隔離(STI)工藝形成于該硅襯底上方的。
13. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述柵絕緣層包括絕緣 材料。
14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，所述絕緣材料包括Si02 和SiON中的至少一種。
15. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，所述柵氧化層是通過氧 化所述柵極的表面形成的。
16. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述柵極的上表面和側(cè) 壁部分利用各向異性過蝕刻工藝暴露出來。
17. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述形成所述柵間隔物 的步驟包括利用化學(xué)氣相沉積工藝在該硅襯底上沉積氮化硅層以及使用光刻 工藝將所述氮化硅層圖案化。
18. 根據(jù)權(quán)利要求11所述的方法，其特征在于，形成所述保護(hù)層包括利 用低壓化學(xué)氣相沉積工藝沉積絕緣層。
19. 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述絕緣層包括氮化硅。
20. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，所述鳥喙是利用聚氧化 處理形成的。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件，該半導(dǎo)體器件包括將硅襯底分成有源區(qū)和無源區(qū)的隔離層、形成于硅襯底上的柵極、形成于柵極側(cè)壁(side wall)周圍以便將該柵極側(cè)壁的上部暴露出來的柵氧化層、形成于硅襯底和柵極之間的柵絕緣層、形成于柵極和圍繞該柵極的有源區(qū)的上方的外延層；形成于圍繞該柵極的該硅襯底的表面內(nèi)的輕摻雜漏區(qū)；形成于包括該柵氧化層的該柵極的側(cè)壁周圍的柵間隔物；形成于位于該柵間隔物的兩側(cè)的該硅襯底的表面內(nèi)的源區(qū)和漏區(qū)，和形成于該硅襯底的整個(gè)表面上方的保護(hù)層。
文檔編號H01L29/78GK101145577SQ200710145680
公開日2008年3月19日 申請日期2007年9月13日 優(yōu)先權(quán)日2006年9月13日
發(fā)明者金鐘玟 申請人:東部高科股份有限公司