專利名稱：：半導體裝置的制造方法
技術領域：
：本發(fā)明涉及利用例如單大馬士革(SingleDamascene)法或雙大馬士革(DualDamascene)法形成的半導體裝置的制造方法。
背景技術：
：在半導體器件的制造過程中，在配線槽或連接孔的形成中，大多使用雙大馬士革法(例如，參照專利文獻1)。圖13是示意性地表示以往的雙大馬士革法的Cu配線的形成方法的一個例子的說明圖。首先，在基板上，從下面開始依次形成例如配線層500、層間絕緣膜501、反射防止膜502，在該多層膜結(jié)構(gòu)的表面上形成第一抗蝕劑膜503(圖13(a))。接著，利用光刻技術，將第一抗蝕劑膜503圖案化為規(guī)定的圖案(圖13(b))。在該圖案化工序中，按規(guī)定的圖案將第一抗蝕劑膜503曝光，利用顯影將曝光部分選擇性地除去。接著，通過以該第一抗蝕劑膜503作為掩模的蝕刻處理，對反射防止膜502和層間絕緣膜501進行蝕刻。由此形成從多層膜結(jié)構(gòu)的表面與配線層500相通的連接孔504(圖13(c))。接著，例如，通過灰化處理將不需要的第一抗蝕劑膜503剝離除去(圖13(d))，取而代之，形成用于形成配線槽的新的第二抗蝕劑膜505(圖13(e))。利用光刻技術，將第二抗蝕劑膜505圖案化(圖13(f))，然后，通過以第二抗蝕劑膜505作為掩模的蝕刻處理，對反射防止膜502和層間絕緣膜501的一部分進行蝕刻。這樣，形成與連接孔504連通的比連接孔504寬的配線槽506(圖13(g))。將不需要的第二抗蝕劑膜505剝離除去(圖13(h))，在連接孔504和配線槽506中埋入Cu材料，形成Cu配線507(圖13(i))。然而，隨著半導體裝置的微細化，層間絕緣膜具有的寄生電容在提高配線的性能上成為重要的因素，因此利用低介電常數(shù)材料(Low-k材料)構(gòu)成層間絕緣膜本身。作為構(gòu)成層間絕緣膜的低介電常數(shù)材料(Low-k材料)，通常使用具有甲基等烷基作為末端基的材料。但是，在上述的以往的大馬士革工藝(Damasceneprocess)中，在蝕刻或抗蝕劑膜除去時，由Low-k材料構(gòu)成的層間絕緣膜501會受到損傷。這樣的損傷會造成層間絕緣膜501的介電常數(shù)上升，損害使用Low-k材料的效果。作為使這樣的損傷恢復的技術，在專利文獻2中提出了在蝕刻或抗蝕劑膜除去后進行甲硅垸基化處理。該甲硅烷基化處理是利用甲硅烷基化劑對受到損傷的部分的表面進行改性，將甲基等烷基作為末端基。然而，作為由Low-k材料構(gòu)成的層間絕緣膜(Low-k膜)，大多使用在骨架中含有Si的層間絕緣膜，當對這樣含有Si的Low-k膜進行蝕刻時，通常使用CF4氣體等含有F的氣體，但在此后將作為蝕刻掩膜的抗蝕劑膜除去時，當使用NH3系氣體時，會產(chǎn)生即使在此后進行甲硅垸基化處理，損傷也無法恢復的新問題。即使在灰化中使用NH3系氣體以外的氣體的情況下，在利用含有F的氣體對含有Si的Low-k膜進行蝕刻后，NH3系氣體與蝕刻部分接觸的情況下，也同樣會產(chǎn)生這樣的問題。[專利文獻l]特開2002-83869號公報[專利文獻2]特開2006-049798號公報
發(fā)明內(nèi)容本發(fā)明鑒于上述情況而做出，其目的是提供一種使用含有Si的低介電常數(shù)膜作為被蝕刻膜，即使在利用含有F的氣體對該被蝕刻膜進行蝕刻后、直至將蝕刻掩模除去的期間，含有Si的低介電常數(shù)膜的被蝕刻部分被暴露于NH3系氣體的情況下，也能夠使損傷恢復，從而能夠制造出電氣特性和可靠性優(yōu)異的半導體裝置的半導體裝置的制造方法和一種存儲有執(zhí)行這樣的制造方法的控制程序的計算機可讀取的存儲介質(zhì)。本發(fā)明人對使用含有Si的低介電常數(shù)膜作為被蝕刻膜，在利用含有F的氣體對該被蝕刻膜進行蝕刻后，含有Si的低介電常數(shù)膜的被蝕刻部分由于灰化等而被暴露于NH3系氣體的情況下，即使通過以后的恢復處理，損傷也無法恢復的原因進行了研究。結(jié)果判明，含有Si的低介電常數(shù)膜中的Si、在被蝕刻部分殘留的蝕刻氣體中的F、和NH3系氣體發(fā)生反應，在被蝕刻部分生成硅氟化銨系的物質(zhì)。本發(fā)明人認為，在該狀況下，在使甲硅烷基化劑那樣的修復氣體反應的情況下，在與膜的損傷部分反應以前，與硅氟化銨系化合物中含有的水分反應，這會妨礙使損傷恢復的恢復處理。根據(jù)以上的內(nèi)容，本發(fā)明人發(fā)現(xiàn)，如果在恢復處理之前將這樣的生成物除去，則能夠有效地發(fā)揮恢復處理的效果，從而完成本發(fā)明。艮口，本發(fā)明提供一種半導體裝置的制造方法，其特征在于，包括:在形成于半導體基板上的作為被蝕刻膜的含有Si的低介電常數(shù)膜上形成具有規(guī)定的電路圖案的蝕刻掩模的工序；通過上述蝕刻掩模，利用含有F的氣體對上述含有Si的低介電常數(shù)膜進行蝕刻，由此在上述含有Si的低介電常數(shù)膜上形成槽或孔的工序；在上述蝕刻后，利用灰化將上述蝕刻掩模除去的工序；和通過供給規(guī)定的恢復氣體，使含有Si的低介電常數(shù)膜由于直到上述將蝕刻掩模除去的工序為止的工序而受到的損傷恢復的工序，在從上述蝕刻工序直至上述將蝕刻掩模除去的工序結(jié)束的期間，上述含有Si的低介電常數(shù)膜的被蝕刻部分被暴露于NH3氣體，還包括在上述恢復工序之前，通過暴露于上述NH3氣體，將在上述含有Si的低介電常數(shù)膜的被蝕刻部分形成的生成物除去的工序。在上述本發(fā)明中，上述將蝕刻掩膜除去的工序能夠通過利用包括NH3氣體的氣體進行的灰化來進行，由此將上述含有Si的低介電常數(shù)膜的被蝕刻部分暴露于NH3氣體。另外，上述將生成物除去的工序能夠利用等離子體處理進行。在該情況下，上述等離子體處理能夠通過在真空中將Ar氣或H2氣或He氣等離子體化而進行。在這樣通過等離子體處理將生成物除去時，上述將生成物除去的工序和上述將蝕刻掩模除去的工序能夠在同一處理室內(nèi)進行，另外，上述將生成物除去的工序、上述將蝕刻掩模除去的工序、和上述恢復工序也能夠在同一處理室內(nèi)進行。上述將生成物除去的工序也能夠利用熱處理進行。在該情況下，上述熱處理優(yōu)選在15035(TC的范圍內(nèi)進行。在上述除去處理為等離子體處理或熱處理的情況下，上述蝕刻工序、上述將蝕刻掩模除去的工序、上述將生成物除去的工序、和上述恢復工序能夠利用組群化的處理系統(tǒng)進行，該組群化的處理系統(tǒng)包括:在真空氣氛中進行各工序的多個處理室；和不破壞真空、在各處理室間搬送半導體基板的搬送機構(gòu)。在本發(fā)明中，上述將生成物除去的工序也能夠通過洗凈液的洗凈來進行。上述使損傷恢復的工序能夠通過使用甲硅烷基化氣體作為恢復氣體的甲硅烷基化處理而進行。在該情況下，甲硅烷基化處理能夠使用在分子內(nèi)具有硅氮烷鍵(Si-N)的化合物作為恢復氣體而進行，作為上述在分子內(nèi)具有硅氮烷鍵的化合物，能夠舉出TMDS(1,1,3,3-Tetramethyldisilazane:1，1，3,3_四甲基二硅氮烷)、TMSDMA(Dimethylaminotrimethylsilane:二甲基氨基三甲基硅烷)、DMSDMA(Dimethylsilyldimethylamine:二甲基甲硅烷基二甲胺)、TMSPyrole(卜Trimethylsilylpyrole:1-三甲基甲硅烷基吡咯)、BSTFA(N,0-Bis(trimethylsilyl)trifluoroacetamide:N，0-雙(三甲基甲硅烷基)三氟乙酰胺)、BDMADMS(Bis(dimethylamino)dimethylsilane:雙(二甲基氨基)二甲基硅垸)。另外，本發(fā)明還提供一種計算機可讀取的存儲介質(zhì)，其存儲有在計算機上運行的控制程序，其特征在于上述控制程序在執(zhí)行時，使計算機控制制造系統(tǒng)，進行上述制造方法。根據(jù)本發(fā)明，在使在直至利用灰化進行的蝕刻掩模除去處理為止的工序中產(chǎn)生的損傷恢復的處理之前，將硅氟化銨系的生成物除去，因此，能夠不妨礙損傷的恢復處理而制造電氣特性和可靠性優(yōu)異的半導體裝置。圖1為表示在本發(fā)明的一個實施方式的半導體裝置的制造過程中使用的半導體裝置制造系統(tǒng)的大致結(jié)構(gòu)的說明圖。圖2為表示在圖1的半導體裝置制造系統(tǒng)中使用的蝕刻、灰化、生成物除去、恢復處理系統(tǒng)的大致結(jié)構(gòu)的平面圖。圖3為表示在蝕刻、灰化、生成物除去、恢復處理系統(tǒng)中搭載的蝕刻單元的大致截面圖。圖4為表示在蝕刻、灰化、生成物除去、恢復處理系統(tǒng)中搭載的灰化單元的大致截面圖。圖5為表示在蝕刻、灰化、生成物除去、恢復處理系統(tǒng)中搭載的生成物除去單元的大致截面圖。圖6為表示在蝕刻、灰化、生成物除去、恢復處理系統(tǒng)中搭載的甲硅烷基化處理單元的大致截面圖。圖7為表示使用圖1的半導體裝置制造系統(tǒng)的單大馬士革法的半導體裝置的制造過程的一個例子的流程圖。圖8為圖7所示的流程的工序截面圖。圖9為表示使用圖1的半導體裝置制造系統(tǒng)的雙大馬士革法的半導體裝置的制造過程的一個例子的流程圖。圖10為圖9所示的流程的工序截面圖。圖11為表示在生成物除去處理中使用的烘焙處理單元的截面圖。圖12為表示在生成物除去處理中使用的洗凈處理單元的截面圖。圖13為表示以往的雙大馬士革法的半導體裝置的制造工序的工序截面圖。符號說明100處理部101SOD裝置102抗蝕劑涂敷/顯影裝置103曝光裝置104蝕刻、灰化、生成物除去、恢復處理系統(tǒng)105洗凈處理裝置106濺射裝置107電鍍裝置108CMP裝置110主控制部111過程控制器(processcontroller)112用戶接口(userinterface)113存儲部120絕緣膜122下部配線123停止膜124含有Si的Low-k膜125a反射防止膜125b抗蝕劑膜128a通孑L(via)128b溝道(trench)129a、12%損傷部130a、130b生成物131保護膜151蝕刻單元152灰化單元153生成物除去單元154甲硅烷基化處理單元153a烘焙處理單元153b洗凈處理單元W晶片(基板)具體實施方式以下，參照附圖，詳細地說明本發(fā)明的實施方式。在此，對在利用單大馬士革(SingleDamascene)法和雙大馬士革(DualDamascene)法制造半導體裝置時應用本發(fā)明的例子進行說明。圖1為表示在本發(fā)明的一個實施方式的半導體裝置的制造過程中使用的半導體裝置制造系統(tǒng)的大致結(jié)構(gòu)的說明圖。該半導體裝置制造系統(tǒng)包括處理部100和對處理部的各構(gòu)成要素進行控制的主控制部110。處理部IOO包括SOD(SpinOnDielectric)裝置101;抗蝕劑涂敷、顯影裝置102;曝光裝置103;進行干蝕刻、干灰化、生成物除去處理和恢復處理的蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104;洗凈處理裝置105;作為PVD裝置之一的濺射裝置106;電鍍裝置107;和作為研磨裝置的CMP裝置108。另外，主控制部IIO包括過程控制器111、用戶接口112、和存儲部113。在此，處理部IOO的SOD裝置101、濺射裝置106和電鍍裝置107為成膜裝置。此外，作為在處理部100的裝置間搬送晶片W的方法，使用由操作者進行搬送的搬送方法或由未圖示的搬送裝置進行搬送的搬送方法。主控制部110的過程控制器111包括微處理器，處理部100的各構(gòu)成要素與該過程控制器111連接并受其控制。用戶接口112和存儲部113與過程控制器111連接。該用戶接口112由工序管理者為了對處理部100的各裝置進行管理而進行指令的輸入操作等的鍵盤、將處理部100的各裝置的運轉(zhuǎn)狀況可視化并顯示的顯示器等構(gòu)成。另外，存儲部113存儲有記錄有用于在過程控制器111的控制下實現(xiàn)由處理部100執(zhí)行的各種處理的控制程序、和處理條件數(shù)據(jù)等的方案。根據(jù)需要，接受來自用戶接口112的指示等，從存儲部113調(diào)出任意的方案，由過程控制器111執(zhí)行，由此，在過程控制器111的控制下，在處理部100中進行期望的各種處理。另外，上述方案可以為存儲在例如CD-ROM、硬盤、軟盤、非易失性存儲器等可讀出的存儲介質(zhì)中的狀態(tài)，另外，也能夠在處理部100的各裝置間、或者從外部裝置，通過例如專用線路隨時傳送、在線利用。此外，可以利用主控制部110進行全部的控制，但也可以使主控制部110只進行整體的控制，對各裝置的每一個或每一個規(guī)定的裝置組設置下位的控制部來進行控制。上述SOD裝置101用于在晶片W上涂敷藥液、并利用旋涂法形成作為層間絕緣膜的含有Si的Low-k膜、蝕刻停止膜等。SOD裝置101的詳細結(jié)構(gòu)未圖示，但SOD裝置101包括旋轉(zhuǎn)涂敷器單元和對形成有涂敷膜的晶片W進行熱處理的熱處理單元。在晶片處理系統(tǒng)中，也可以使用利用化學氣相蒸鍍法(CVD、chemicalvapord印osition:化學氣相沉積)在晶片W上形成絕緣膜等的CVD裝置代替SOD裝置101。上述抗蝕劑涂敷、顯影裝置102用于形成作為蝕刻掩模使用的抗蝕劑膜、反射防止膜等。抗蝕劑涂敷、顯影裝置102的詳細結(jié)構(gòu)未圖示，但抗蝕劑涂敷、顯影裝置102包括在晶片W上涂敷抗蝕劑液等,進行抗蝕劑膜等的旋涂成膜的抗蝕劑涂敷處理單元；在晶片W上涂敷反射防止膜(BARC)的BARC涂敷處理單元；在晶片W上涂敷犧牲膜的犧牲膜涂敷處理單元；對在曝光裝置103中以規(guī)定的圖案曝光后的抗蝕劑膜進行顯影處理的顯影處理單元；和分別對形成有抗蝕劑膜的晶片W、曝光處理后的晶片W、實施顯影處理后的晶片W進行熱處理的熱處理單元等。曝光裝置103用于在形成有抗蝕劑膜的晶片W上曝光規(guī)定的電路圖案。蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104，如以下所述，進行用于在層間絕緣膜(Low-k膜)上形成規(guī)定圖案的通孔或溝道的干蝕刻、用于將抗蝕劑膜除去的干灰化、和使層間絕緣膜的損傷恢復的恢復處理，利用在真空中的干處理(dryprocess)連續(xù)地進行這些處理。洗凈處理裝置105利用處理液對晶片W進行洗凈，包括后述的洗凈處理單元、在洗凈后進行加熱干燥的加熱單元、和在單元間搬送晶片W的搬送機構(gòu)。濺射裝置106用于形成例如擴散防止膜、Cu晶種。電鍍裝置107用于在形成有Cu晶種的配線槽等中埋入Cu，CMP裝置108用于進行埋入Cu后的配線等的表面的平坦化處理。接著，詳細地說明對于本實施方式起到重要作用的蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104。圖2為表示這樣的蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104的大致結(jié)構(gòu)的平面圖。蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104包括用于進行等離子體蝕刻的蝕刻單元151、用于進行等離子體灰化的灰化單元152、用于利用等離子體除去生成物的生成物除去單元153、和甲硅烷基化處理單元(SCH)154，這些各單元151154分別與形成為六角形的晶片搬送室155的4條邊對應而設置。另外，在晶片搬送室155的其它2條邊上分別設置有負載鎖定室156、157。在這些負載鎖定室156、157的與晶片搬送室155相反的一側(cè)上設置有晶片搬入搬出室158，在晶片搬入搬出室158的與負載鎖定室156、157相反的一側(cè)上設置有安裝能夠收容晶片W的3個載體(carrier)C的端口159、160、161。蝕刻單元151、灰化單元152、生成物除去單元153和甲硅烷基化處理單元(SCH)154、以及負載鎖定室156、157，如同圖所示，通過閘閥G與晶片搬送室155的各邊連接，通過開放對應的閘閥G，將它們與晶片搬送室155連通，通過關閉對應的閘閥G，將它們與晶片搬送室155遮斷。另外，在負載鎖定室156、157的與晶片搬入搬出室158連接的部分也設置有閘閥G，負載鎖定室156、157通過將對應的閘閥G開放而與晶片搬入搬出室158連通、通過將對應的閘閥G關閉而與晶片搬入搬出室158遮斷。在晶片搬送室155內(nèi)設置有相對于蝕刻單元151、灰化單元152、生成物除去單元153、甲硅烷基化處理單元(SCH)154、負載鎖定室156、157進行晶片W的搬入搬出的晶片搬送裝置162。該晶片搬送裝置162配設在晶片搬送室155的大致中央，在能夠旋轉(zhuǎn)和伸縮的旋轉(zhuǎn)伸縮部163的前端具有保持晶片W的2個葉片(blade)164a、164b，這2個葉片164a、164b朝向相互相反的方向而安裝在旋轉(zhuǎn)伸縮部163上。此外，該晶片搬送室155內(nèi)被保持為規(guī)定的真空度。在晶片搬入搬出室158的載體C安裝用的3個端口159、160、161上，分別設置有未圖示的閘門(shutter),將收容有晶片W的或空的載體C直接安裝在這些端口159、160、161上，在安裝時，閘門落下以防止外部空氣的侵入，同時與晶片搬入搬出室158連通。另外，在晶片搬入搬出室158的側(cè)面設置有對準腔室(alignmentchamber)165，在此進行晶片W的對準。在晶片搬入搬出室158內(nèi)設置有相對于載體C進行晶片W的搬入搬出和相對于負載鎖定室156、157進行晶片W的搬入搬出的晶片搬送裝置166。該晶片搬送裝置166具有多關節(jié)臂結(jié)構(gòu)，能夠沿著載體C的排列方向在軌道168上移動，將晶片W放置在其前端的手167上進行搬送。晶片搬送裝置162、166的動作等系統(tǒng)整體的控制由控制部169進行。接著，對各單元進行說明。首先，對蝕刻單元151進行說明。該蝕刻單元151對作為層間絕緣膜形成的含有Si的低介電常數(shù)膜(以下稱為含有Si的Low-k膜)進行等離子體蝕刻，如圖3所示，具有形成為大致圓筒狀的處理腔室211，在處理腔室內(nèi)部的底部，通過絕緣板213配置有基座支承臺214，在該基座支承臺上配置有基座215。基座215兼作下部電極，在其上面，通過靜電吸盤220載置晶片W。符號216為高通濾波器(HPF)。在基座支承臺214的內(nèi)部設置有溫度調(diào)節(jié)介質(zhì)進行循環(huán)的溫度調(diào)節(jié)介質(zhì)室217，由此將基座215調(diào)整至期望的溫度。導入管218和排出管219與溫度調(diào)節(jié)介質(zhì)室217連接。靜電吸盤220為在絕緣材料221中間配置有電極222的結(jié)構(gòu)，通過從直流電源223向電極222施加直流電壓，將晶片W靜電吸附在靜電吸盤220上。通過氣體通路224向晶片W的背面供給由He氣構(gòu)成的傳熱氣體，通過該傳熱氣體將晶片W溫度調(diào)節(jié)至規(guī)定溫度。在基座215的上端周邊部配置有環(huán)狀的聚焦環(huán)225，以包圍被載置在靜電吸盤220上的晶片W的周圍。在基座215的上方，與基座215相對，以通過絕緣件232被支承在等離子體處理腔室211內(nèi)部的狀態(tài)，設置有上部電極231。上部電極231由具有多個噴出口233的電極板234和支承該電極板234的電極支承體235構(gòu)成，形成噴淋器(shower)狀。在電極支承體235的中央設置有氣體導入口236，氣體供給管237與其連接。氣體供給管237通過閥238和質(zhì)量流量控制器239與供給蝕刻用的處理氣體的處理氣體供給源240連接。處理氣體供給源240向腔室211內(nèi)供給含有F的氣體。在此，例示了使用CF4氣體作為含有F的氣體的情況。具體地說，處理氣體供給源240包括CF4氣體供給源241和Ar氣體供給源242，CF4氣體配管243和Ar氣體配管244與它們連接。在CF4氣體配管243和Ar氣體配管244上分別設置有閥245、246。排氣管247與處理腔室211的底部連接，排氣裝置248與該排氣管247連接。排氣裝置248包括渦輪分子泵等真空泵，能夠?qū)⑻幚砬皇?11內(nèi)設定為規(guī)定的減壓氣氛。在處理腔室211的側(cè)壁部分上形成有搬入搬出口249，能夠利用上述的閘閥G進行開閉。供給等離子體生成用的高頻電力的第一高頻電源250，通過第一匹配器251與上部電極231連接。另外，低通濾波器(LPF)252與上部電極231連接。用于引入等離子體中的離子的第二高頻電源260，通過第二匹配器261與作為下部電極的基座215連接。在這樣構(gòu)成的蝕刻單元151中，從處理氣體供給源240將C&氣體和Ar氣體作為蝕刻用的處理氣體導入腔室211內(nèi)，利用來自第一高頻電源250的高頻電力將CF4氣體和Ar氣體等離子體化，利用該等離子體對含有Si的Low-k膜進行蝕刻，形成槽或孔。此時，通過從第二高頻電源260向基座215施加高頻電力，引入離子，進行各向異性蝕刻。接著，參照圖4所示的大致截面圖，對灰化單元152進行說明。該灰化單元152，除了氣體供給系統(tǒng)與蝕刻單元151不同以外，與蝕刻單元151大致同樣地構(gòu)成，因此，與圖3相同的部件用相同的符號表示，省略說明。在該灰化單元152中，作為灰化氣體的NEb氣體供給源270與氣體供給管237連接，向處理腔室211內(nèi)導入NH3氣體。在該灰化單元152中，從NH3氣體供給源270將作為灰化氣體的NH3氣體導入腔室211內(nèi)，利用來自第一高頻電源250的高頻電力將NH3氣體等離子體化，利用該等離子體，將蝕刻后的抗蝕劑膜等灰化并除去。此時，通過從第二高頻電源260向基座215施加高頻電力，引入離子，輔助灰化。接著，參照圖5所示的大致截面圖，對生成物除去單元153進行說明。在該生成物除去單元153中，如后所述，含有Si的Low-k膜中的Si、蝕刻氣體中的F、和灰化氣體中的NH3發(fā)生反應，將作為在含有Si的Low-k膜的被蝕刻部分生成的生成物的硅氟化銨除去，除了氣體供給系統(tǒng)與蝕刻單元151不同以外，與蝕刻單元151大致同樣地構(gòu)成，因此，與圖3相同的部件用相同的符號表示，省略說明。在該生成物除去單元153中，等離子體生成氣體供給源280與氣體供給管237連接，將等離子體生成氣體導入處理腔室211內(nèi)。作為等離子體生成氣體，能夠舉出H2氣、Ar氣、He氣。在該生成物除去單元153中，從等離子體生成氣體供給源280將例如H2氣、Ar氣或He氣作為等離子體生成氣體導入腔室211內(nèi)，利用來自第一高頻電源250的高頻電力，將該等離子體生成氣體等離子體化，利用該等離子體，將作為在含有Si的Low-k膜的被蝕刻部分生成的生成物的硅氟化銨蝕刻除去。此時，與等離子體生成氣體相應，調(diào)整來自第二高頻電源260的高頻電力。例如，在使用原子數(shù)小的H2氣的情況下，不需要離子引入，但在原子數(shù)大的Ar氣的情況下，通過從第二高頻電源260向基座215施加高頻電力，能夠可靠地除去生成物。接著，參照圖6所示的大致截面圖，詳細地說明甲硅烷基化處理單元(SCH)154。甲硅烷基化處理單元(SCH)154具有收容晶片W的腔室301，在腔室301的下部設置有晶片載置臺302。在晶片載置臺302中埋設有加熱器303，能夠?qū)⑤d置在其上的晶片W加熱至期望的溫度。在晶片載置臺302中，能夠突出和沒入地設置有晶片升降銷304，在晶片W的搬入搬出時等，能夠使晶片W位于從晶片載置臺302向上方離開的規(guī)定位置。在腔室301內(nèi)設置有內(nèi)部容器305，分隔出包含晶片W的狹小的處理空間S，向該處理空間S供給甲硅烷基化劑(甲硅垸基化氣體)。在該內(nèi)部容器305的中央形成有鉛垂地延伸的氣體導入路306。氣體供給配管307與該氣體導入路306的上部連接，從供給DMSDMA(Dimethylsilyldimethylamine:二甲基甲硅烷基二甲胺)等甲硅烷基化劑的甲硅烷基化劑供給源308延伸的配管309和從供給由Ar、N2氣等構(gòu)成的載氣的載氣供給源310延伸的配管311，與該氣體供給管307連接。在配管309上，從甲硅烷基化劑供給源308側(cè)開始依次設置有使甲硅垸基化劑氣化的氣化器312、質(zhì)量流量控制器313和開關閥314。另一方面，在配管311上，從載氣供給源310側(cè)開始依次設置有質(zhì)量流量控制器315和開關閥316。于是，由氣化器312氣化后的甲硅烷基化劑由載氣運載，通過氣體供給配管307和氣體導入路306，被導入由內(nèi)部容器305圍繞的處理空間S內(nèi)。在處理時，利用加熱器303將晶片W加熱至規(guī)定溫度。在該情況下，晶片溫度能夠控制為室溫300。C。以從腔室301外的大氣氣氛延伸至腔室301內(nèi)的內(nèi)部容器305內(nèi)的方式設置有大氣導入配管317。在該大氣導入配管317上設置有閥318，通過打開閥318，將大氣導入腔室301內(nèi)的由內(nèi)部容器305圍繞的處理空間S，由此供給水分。蝕刻、灰化、生成物除去、恢復處理裝置104連續(xù)地在真空氣氛內(nèi)進行蝕刻、灰化、除去處理、恢復處理，因此，在這種狀態(tài)下，在晶片W的存在空間中幾乎不存在水分，甲硅烷基化反應有可能難以進行，但優(yōu)選在導入甲硅烷基化劑之前，利用控制部169(參照圖2)將大氣導入配管317的閥318打開，導入大氣，使晶片W吸附水分，以促進甲硅垸基化反應。在該情況下，從對甲硅烷基化反應進行適當?shù)乃止┙o的觀點出發(fā)，優(yōu)選進行控制，使得在吸附水分后，利用加熱器303對晶片載置臺302上的晶片W進行加熱以進行水分調(diào)整，然后導入甲硅烷基化劑。此時的加熱溫度優(yōu)選為5020(TC。另夕卜，從促進甲硅烷基化反應的觀點出發(fā)，也可以進行控制，使得在甲硅垸基化劑的導入開始后，也對晶片W進行加熱。在腔室301的側(cè)壁上設置有閘閥G，通過打開該閘閥G，進行晶片W的搬入搬出。在腔室301的底部的周邊部，設置有排氣管320，能夠利用未圖示的真空泵，通過排氣管320對腔室301內(nèi)進行排氣，將其控制為例如10Torr(266Pa)以下。在排氣管320上設置有冷阱321。另外，在晶片載置臺302的上部與腔室壁之間的部分設置有擋板322。接著，說明使用上述圖1的半導體制造系統(tǒng)的單大馬士革法的半導體裝置的制造過程。圖7為表示這樣的制造過程的流程圖，圖8為表示圖7的流程的工序截面圖。首先，在Si基板(未圖示)上形成絕緣膜120，在其中的上部，通過阻擋金屬層121形成下部銅配線122，準備在絕緣膜120和下部銅配線122上形成有停止膜(例如SiN膜或SiC膜)123的晶片，將該晶片W搬入SOD裝置101中，在停止膜123上形成含有Si的Low-k膜124(步驟l)。由此，形成圖8(a)的狀態(tài)。接著，將形成有含有Si的Low-k膜124的晶片W搬入抗蝕劑涂敷、顯影裝置102中，在含有Si的Low-k膜124上依次形成反射防止膜125a和抗蝕劑膜125b，接著，將晶片W搬送至曝光裝置103中，按規(guī)定的圖案進行曝光處理，再將晶片W返回到抗蝕劑涂敷、顯影裝置102中，通過在顯影處理單元中對抗蝕劑膜125b進行顯影處理，在抗蝕劑膜125b上形成規(guī)定的電路圖案(步驟2)。由此，形成圖8(b)的狀態(tài)。接著，將晶片W搬送至蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104中。首先，將晶片W搬送至蝕刻單元151中，進行含有Si的Low-k膜124的等離子體蝕刻處理(步驟3)。由此，在含有Si的Low-k膜124上形成到達停止膜123的通孔128a(圖8(c))。此時的蝕刻使用作為含有F的氣體的CF4氣體和Ar氣體。但是，只要是含有F的氣體即可，并不限于此。將蝕刻處理結(jié)束后的晶片W搬送至灰化單元152中，利用等離子體灰化處理將反射防止膜125a和抗蝕劑膜125b除去(步驟4，圖8(d))。此時的灰化處理使用NH3氣體進行。在這樣利用等離子體灰化將反射防止膜125a和抗蝕劑膜125b除去后的含有Si的Low-k膜124中形成的通孔128a的側(cè)壁上，產(chǎn)生蝕刻和灰化時的損傷，形成圖8(d)所示的損傷部129a。在圖8(d)中，示意性地表示損傷部129a，但實際上，損傷部129a與未受損傷的部分的邊界并不像圖示那樣明確。在通孔128a的側(cè)壁上形成有這樣的損傷部129a的狀態(tài)下，當此后用金屬材料填埋通孔128a以形成連接孔時，配線間的寄生電容增大，因此會產(chǎn)生信號延遲、配線間的絕緣性降低等問題。因此，為了使這樣的將抗蝕劑膜等除去后的含有Si的Low-k膜124的損傷恢復，將晶片W搬入甲硅烷基化處理單元154中進行甲硅烷基化處理，但在如本實施方式那樣，用含有F的氣體對含有Si的Low-k膜124進行蝕刻后，用NH3氣體進行灰化的情況下，即使直接進行甲硅垸基化處理，也不能使損傷恢復。對其原因進行了研究，結(jié)果判明，是由于在作為被蝕刻部分的通孔128a的內(nèi)壁上，Si、F、NH3發(fā)生反應，生成硅氟化銨系的生成物130a。g卩，如圖8(d)所示，在損傷部129a的表面上形成這樣的生成物130a，因此，它與甲硅烷基化劑的副反應進行，顯著妨礙甲硅烷基化劑的甲硅垸基化反應(修復作用)，因此，在損傷部129a中，損傷的恢復不充分。因此，在本實施方式中，在甲硅烷基化處理前，在生成物除去單元153中，通過等離子體處理將上述生成物蝕刻除去(步驟5，圖8的(e))。在生成物除去單元153中，從等離子體生成氣體供給源280，通過上部電極231,將等離子體生成氣體導入腔室211內(nèi)，利用來自第一高頻電源250的高頻電力，將該等離子體生成氣體等離子體化，利用該等離子體，將在作為含有Si的Low-k膜124的被蝕刻部分的通孔128a的內(nèi)壁上生成的由硅氟化銨構(gòu)成的生成物130a蝕刻除去。作為此時的等離子體生成氣體，能夠適當使用H2氣、Ar氣、He氣。在該情況下，腔室211內(nèi)的壓力優(yōu)選為1020Pa左右，作為等離子體生成氣體的流量，優(yōu)選為300500mL/min(sccm)左右。另外，作為施加的高頻電力，優(yōu)選使用例如頻率60MHz、功率300W左右。在使用原子數(shù)大的Ar氣作為等離子體生成氣體的情況下，從使等離子體有效地作用于生成物的觀點出發(fā)，從第二高頻電源260向作為下部電極的基座215施加高頻電力，以引入等離子體中的離子。作為來自該第二高頻電源260的高頻電力，優(yōu)選使用例如頻率2MHz、功率300W左右。在這樣的處理后，導入甲硅烷基化劑，進行甲硅烷基化處理(步驟6，圖8(f))。由此，促進含有Si的Low-k膜124的損傷的恢復，即使在除去抗蝕劑膜125b等時進行等離子體灰化那樣的損傷大的處理后，也能夠使含有Si的Low-k膜124的介電常數(shù)恢復至接近初始的值。在甲硅烷基化處理單元154中，首先，打開閘閥G，將晶片W導入腔室301內(nèi)并載置在晶片載置臺302上，利用加熱器303將其加熱至規(guī)定溫度，并且，在將腔室301內(nèi)減壓至規(guī)定壓力后的狀態(tài)下，利用載氣運載由氣化器氣化后的狀態(tài)的甲硅烷基化劑，并將其供給至晶片W，由此進行甲硅烷基化處理。關于甲硅烷基化處理單元154中的甲硅烷基化處理的條件，可以根據(jù)甲硅垸基化劑(甲硅垸基化氣體)的種類而適當選擇，例如，能夠從氣化器312的溫度為室溫200。C、甲硅烷基化劑流量為700sccm(mL/min)以下、處理壓力為10mTorr100Torr(1.3313330Pa)、載置臺302的溫度為室溫20(TC等的范圍適當設定。在使用DMSDMA作為甲硅烷基化劑的情況下，例如可舉出如下的方法利用加熱器303使載置臺302的溫度成為規(guī)定的溫度，使腔室301內(nèi)減壓至650700Pa左右的壓力，然后利用載氣運載DMSDMA的蒸氣并進行供給直至腔室301內(nèi)壓力為65007500Pa左右，一邊維持該壓力，一邊保持例如3分鐘，進行處理。使用DMSDMA的甲硅烷基化反應用下述化學式1表示。<formula>formulaseeoriginaldocumentpage20</formula>作為甲硅垸基化劑，不限于以上的DMSDMA，只要是發(fā)生甲硅烷基化反應的物質(zhì)，就能夠沒有特別限制地使用，但優(yōu)選在分子內(nèi)具有硅氮烷鍵(Si-N鍵)的化合物組中的具有比較小的分子結(jié)構(gòu)的化合物、例如分子量260以下的化合物，更優(yōu)選分子量170以下的化合物。具體地說，例如，除了上述的DMSDMA、HMDS以外，還能夠使用TMSDMA(Dimethylaminotrimethylsilane:二甲基氨基三甲基硅烷)、TMDS(1,1,3,3-Tetramethyldisilazane:1,1,3,3-四甲基二硅氮烷)、TMSPyrole(1-Trimethylsilylpyrole:卜三甲基甲硅烷基吡咯)、BSTFA(N，0-Bis(trimethylsilyl)trifluoroacetamide:N，0-雙(三甲基甲硅烷基)三氟乙酰胺)、BDMADMS(Bis(dimethykmino)dimethylsilane:雙(二甲基氨基)二甲基硅烷)等。將它們的化學結(jié)構(gòu)表示如下。[化學式2]<formula>formulaseeoriginaldocumentpage21</formula>在上述化合物中，作為介電常數(shù)的恢復效果和漏電流的降低效果高的化合物，優(yōu)選使用TMSDMA和TMDS。另外，從甲硅烷基化后的穩(wěn)定性的觀點出發(fā)，優(yōu)選構(gòu)成硅氮烷鍵的Si與3個烷基(例如甲基)結(jié)合的結(jié)構(gòu)的化合物(例如TMSDMA、HMDS等)。此外，如上所述，從促進甲硅烷基化反應的觀點出發(fā)，優(yōu)選進行控制，使得在導入甲硅烷基化劑之前，將大氣導入配管317的閥318打開，導入大氣，使晶片W吸附水分后，利用加熱器303對晶片載置臺302上的晶片W進行加熱，以進行水分調(diào)整，然后導入甲硅垸基化劑。此時的加熱溫度優(yōu)選為5020(TC。在甲硅烷基化劑的導入開始后，從促進反應的觀點出發(fā)，優(yōu)選也利用加熱器303對晶片W進行加熱。此時，為了發(fā)揮適度的反應促進效果，晶片溫度優(yōu)選為5020(TC。這樣的甲硅烷基化處理結(jié)束后的晶片W，進行用于除去停止膜123的蝕刻處理(步驟7，圖8(g))。此時的蝕刻可以利用系統(tǒng)外的其它蝕刻裝置進行，也可以利用上述蝕刻單元151進行。在利用蝕刻單元151進行的情況下，使處理氣體供給源240中流動適用于停止膜123的蝕刻的處理氣體。接著，將晶片W搬送至洗凈處理裝置105，進行洗凈處理(步驟8)。也存在含有Si的Low-k膜124由于這樣的蝕刻處理或洗凈處理而受到損傷的情況，在該情況下，可以與上述同樣地進行甲硅垸基化處理。然后，將晶片W搬送至濺射裝置106，在通孔128a的內(nèi)壁上形成阻擋金屬膜和Cu籽晶層，接著，將晶片W搬送至電鍍裝置107，通過電鍍，在通孔128a中埋入銅126作為配線金屬(步驟9，圖8(h))。然后，通過對晶片W進行熱處理，進行已埋入通孔128a中的銅126的退火處理(退火裝置在圖1中沒有表示)，再將晶片W搬送至CMP裝置108，利用CMP法進行平坦化處理(步驟IO)。由此，制造出期望的半導體裝置。這樣的半導體裝置的制造方法，在將在作為蝕刻對象的含有Si的Low-k膜的被蝕刻部分生成的生成物除去后，進行甲硅垸基化處理作為使損傷恢復的處理，因此，能夠有效地發(fā)揮恢復處理的效果，即使在利用灰化處理那樣的損傷大的處理將抗蝕劑膜等除去的情況下，也能夠使介電常數(shù)充分地恢復，從而能夠得到電氣特性優(yōu)異的半導體裝置。因此，能夠提高半導體裝置的可靠性。接著，說明使用上述圖1的半導體裝置制造系統(tǒng)的雙大馬士革法的半導體裝置的制造過程。圖9為表示這樣的制造過程的流程圖，圖10為表示圖9的流程的工序截面圖。在此，各工序中使用的裝置從先前的說明可以了解，因此省略裝置的說明。首先，與上述使用單大馬士革法的例子同樣，在Si基板(未圖示)上形成絕緣膜120，在其中的上部，通過阻擋金屬層121形成下部銅配線122，準備在絕緣膜120和下部銅配線122上形成有停止膜(例如SiN膜或SiC膜)123的晶片，在該晶片W的停止膜123上形成含有Si的Low-k膜124(步驟101，圖10(a))。接著，在含有Si的Low-k膜124上依次形成反射防止膜125a和抗蝕劑膜125b，接著，按規(guī)定的圖案進行曝光處理，再對抗蝕劑膜125b進行顯影處理，由此在抗蝕劑膜125b上形成規(guī)定的電路圖案(步驟102)。接著，以抗蝕劑膜125b作為蝕刻掩模，利用CF4氣體等含有F的氣體的等離子體進行蝕刻處理，形成到達停止膜123的通孔128a(步驟103)，成為圖10(b)的狀態(tài)。接著，通過使用NH3氣體的等離子體的灰化，將反射防止膜125a和抗蝕劑膜125b灰化除去(步驟104，圖IO(c))。在這樣利用等離子體灰化將反射防止膜125a和抗蝕劑膜125b除去后的含有Si的Low-k膜124中形成的通孔128a的側(cè)壁上，與上述例子同樣，會產(chǎn)生蝕刻和灰化時的損傷，形成圖10(c)所示的損傷部129a。因此，為了使將抗蝕劑膜等除去后的含有Si的Low-k膜124的損傷恢復，與上述例子同樣，對晶片W進行曱硅烷基化處理作為恢復處理，但是，在作為灰化結(jié)束后的被蝕刻部分的通孔128a的內(nèi)壁上，含有Si的Low-k膜124中的Si、蝕刻氣體的F、灰化氣體的NH3發(fā)生反應，生成硅氟化銨系的生成物130a。因此，與上述的圖8所示的過程同樣，在作為恢復處理的甲硅烷基化處理之前，進行生成物除去處理(步驟105，圖10(d))。生成物除去處理，能夠利用上述的等離子體處理，在同樣的條件下進行。在這樣除去生成物后，進行甲硅烷基化處理，使損傷恢復(步驟106，圖10(e))。此時的條件，與上述的條件相同。接著，在含有Si的Low-k膜124的表面上形成保護膜(犧牲膜)131(步驟107)，在該保護膜131上依次形成反射防止膜132a和抗蝕劑膜132b，按規(guī)定圖案對抗蝕劑膜132b進行曝光、顯影，在抗蝕劑膜132b上形成電路圖案(步驟108)，接著，以抗蝕劑膜132b作為蝕刻掩模，利用CF4氣體等含有F的氣體的等離子體進行蝕刻處理，在含有Si的Low-k膜124上形成溝道128b(步驟109)，成為圖10(f)所示的狀態(tài)。保護膜131能夠通過在SOD裝置101中旋涂規(guī)定的藥液而形成。另外，保護膜131不一定必要，也可以在含有Si的Low-k膜124上直接形成反射防止膜132a和抗蝕劑膜132b。接著，通過使用NH3氣體的等離子體的灰化，將反射防止膜132a和抗蝕劑膜132b、以及保護膜131灰化除去(步驟110，圖10(g))。在這樣利用等離子體灰化將反射防止膜132a和抗蝕劑膜132b、以及保護膜131除去后的含有Si的Low-k膜124上形成的溝道128b的側(cè)壁上，與上述例子同樣，會產(chǎn)生蝕刻和灰化時的損傷，形成圖10(g)所示的損傷部129b。進行甲硅烷基化處理作為將這樣的損傷恢復的處理，但在作為灰化結(jié)束后的被蝕刻部分的溝道128b的內(nèi)壁上，與通孔128a的情況同樣，含有Si的Low-k膜124中的Si、蝕刻氣體的F、灰化氣體的NH3發(fā)生反應，生成硅氟化銨作為生成物130b。因此，與通孔的情況同樣，在作為恢復處理的甲硅烷基化處理之前，進行生成物除去處理(步驟lll，圖10(h))。生成物除去處理能夠利用上述的等離子體處理，在同樣的條件下進行。在這樣除去生成物后，進行甲硅烷基化處理，使損傷恢復(步驟112，圖10(i))。此時的條件與上述的條件相同。這樣的甲硅烷基化處理結(jié)束后的晶片W，進行用于除去停止膜123的蝕刻處理(步驟113，圖10(j))，接著，進行洗凈處理(步驟114)。也存在含有Si的Low-k膜124由于這樣的蝕刻處理或洗凈處理而受到損傷的情況，在該情況下，可以與上述同樣地進行甲硅烷基化處理。然后，在溝道128b和通孔128a的內(nèi)壁上形成阻擋金屬膜和Cu籽晶層(即電鍍籽晶層)，接著，利用電鍍，在溝道128b和通孔128a中埋入銅126作為配線金屬(步驟115，圖10(k))。然后，通過對晶片W進行熱處理，進行己埋入通孔128a、溝道128b中的銅126的退火處理(退火裝置在圖l中沒有示出)，再將晶片W搬送至CMP裝置108，利用CMP法進行平坦化處理(步驟116)。由此，制造出期望的半導體裝置。在這樣利用雙大馬士革法制造半導體裝置的情況下，與單大馬士革法的情況同樣，在將在作為蝕刻對象的含有Si的LOW-k膜的被蝕刻部分生成的生成物除去后，進行甲硅烷基化處理作為使損傷恢復的處理，因此，能夠有效地發(fā)揮恢復處理的效果，能夠使介電常數(shù)充分地恢復，從而能夠得到電氣特性優(yōu)異的半導體裝置。因此，能夠提高半導體裝置的可靠性。在本實施方式中，表示了在蝕刻、灰化、生成物除去、恢復處理系統(tǒng)104中，單獨設置有蝕刻單元151、灰化單元152、生成物除去單元153、用于恢復處理的甲硅烷基化處理單元154的例子，但是，在灰化單元152中，也可以進行除去處理，也能夠進行除去處理和甲硅烷基化處理。g卩，如果處理氣體供給源240能夠供給作為灰化氣體的NH3氣體和用于生成物除去的等離子體生成氣體，則能夠首先利用N&氣體進行灰化，接著切換為用于生成物除去的氣體，進行生成物除去處理。另外，作為處理氣體供給源240，如果使用能夠供給作為灰化氣體的NH3氣體、用于除去生成物的等離子體生成氣體、和用于甲硅烷基化處理的甲硅烷基化劑的處理氣體供給源，則能夠首先利用NH3氣體進行灰化，接著切換為用于除去生成物的氣體，進行生成物除去處理，然后，切換為甲硅垸基化劑，進行甲硅烷基化處理。此外，表示了使用生成物除去單元153、利用等離子體處理進行生成物除去處理的例子，但并不限于此，能夠采用其它的方法。例如，也可以代替上述生成物除去單元153而使用圖11所示的烘焙處理單元153a作為生成物除去單元，將含有Si的Low-k膜124的生成物加熱除去。該烘焙處理單元153a具有形成為大致圓筒狀的處理腔室331，在其內(nèi)部的底部設置有晶片載置臺332。在晶片載置臺332中埋設有加熱器333，利用其對晶片載置臺332上的晶片W進行退火處理。加熱器電源334與加熱器333連接。在晶片載置臺333中能夠突出和沒入地設置有未圖示的晶片升降銷，在晶片W的搬入搬出時等，使晶片W位于晶片載置臺332上方的規(guī)定位置。氣體供給配管335與腔室331的側(cè)壁上部連接，從氣體供給機構(gòu)336通過氣體供給配管335向處理腔室331內(nèi)導入規(guī)定的氣氛氣體、例如Ar氣體。排氣管337與處理腔室331的底部連接，排氣裝置338與該排氣管337連接。排氣裝置338包括渦輪分子泵等真空泵，能夠?qū)⑻幚砬皇?31內(nèi)設定為規(guī)定的減壓氣氛。在處理腔室331的側(cè)壁部分上，形成有搬入搬出口339，能夠利用閘閥G進行開閉。在這樣的烘焙處理單元153a中，以規(guī)定流量從氣體供給機構(gòu)336供給規(guī)定的氣氛氣體、例如Ar氣，同時將處理腔室331內(nèi)保持為例如10001500Pa，在150350。C、例如200。C下，對晶片W進行100200sec、例如150sec的烘焙處理。由此，能夠?qū)⒂晒璺@構(gòu)成的生成物加熱并分解除去。可以代替另外設置烘焙處理單元作為這樣除去生成物的單元，而在灰化單元152的基座215上設置加熱器，利用灰化單元152進行烘焙處理，也可以在甲硅烷基化處理單元154的晶片載置臺302中，利用加熱器303進行用于除去生成物的烘焙處理。作為進行生成物除去的裝置，也能夠使用采用其它方法的裝置。例如，也能夠使用在蝕刻、灰化、生成物除去、恢復處理單元104的外部設置的圖12所示的洗凈處理單元153b。作為該洗凈處理單元153b，可以使用搭載在上述洗凈處理裝置105中的洗凈處理單元，也可以使用搭載在另外的洗凈處理裝置上的洗凈處理單元。在該洗凈處理單元153b的中央部配置有環(huán)狀的杯(cup)(CP)，在杯(CP)的內(nèi)側(cè)配置有旋轉(zhuǎn)夾頭(spinchuck)371。旋轉(zhuǎn)夾頭371在利用真空吸附將晶片W固定保持的狀態(tài)下由驅(qū)動電動機372旋轉(zhuǎn)驅(qū)動。在杯(CP)的底部設置有排出洗凈液和純水的排放配管373。驅(qū)動電動機372能夠升降移動地配置在設置于單元底板374上的開口374a中，通過蓋狀的法蘭部件375，與例如由氣缸構(gòu)成的升降驅(qū)動機構(gòu)376和升降導軌377結(jié)合。在驅(qū)動電動機372的側(cè)面上安裝有筒狀的冷卻套管378，法蘭部件375以覆蓋該冷卻套管378的上半部的方式安裝。在杯(CP)的上方，設置有洗凈液供給機構(gòu)380，用于向生成有由上述硅氟化銨構(gòu)成的生成物的晶片W的表面供給溶解該生成物的規(guī)定的洗凈液。洗凈液供給機構(gòu)380包括向由旋轉(zhuǎn)夾頭371保持的晶片W的表面噴出洗凈液的洗凈液噴出噴嘴381;向洗凈液噴出噴嘴381輸送規(guī)定的洗凈液的洗凈液供給部383;保持洗凈液噴出噴嘴381，在Y方向上進退自由的掃描臂382;支承掃描臂382的垂直支承部件385;和安裝于在單元底板374上、在X軸方向上敷設的導軌384上，使垂直支承部件385向X軸方向移動的X軸驅(qū)動機構(gòu)396。掃描臂382能夠利用Z軸驅(qū)動機構(gòu)397在上下方向(Z方向)移動，由此，能夠使洗凈液噴出噴嘴381移動至晶片W上的任意位置，并且能夠使其退避至杯(CP)外的規(guī)定位置。作為洗凈液，只要能夠?qū)⒆鳛樯晌锏墓璺@溶解除去，就沒有特別的限定，例如能夠使用有機溶劑系的藥液。在這樣的洗凈處理單元153b中，將在灰化后在含有Si的Lmv-k膜上生成有硅氟化銨那樣的生成物的晶片W真空吸附在旋轉(zhuǎn)夾頭371上，一邊利用驅(qū)動電動機372使晶片W與旋轉(zhuǎn)夾頭371—起旋轉(zhuǎn)，一邊從洗凈液供給機構(gòu)380的洗凈液噴出噴嘴381噴出規(guī)定的洗凈液，使洗凈液在晶片W的整個表面上擴展，將生成物溶解除去。在這樣利用洗凈處理單元153b用濕的方法進行生成物的除去處理的情況下，也可以將甲硅烷基化處理單元搭載在組裝有洗凈處理單元153b的洗凈處理裝置中，進行甲硅烷基化處理。接著，對把握本發(fā)明的半導體裝置的制造方法的效果的實驗結(jié)果進行說明。首先，利用SOD在硅晶片上形成MSQ的p(^夕)膜，作為含有Si的Low-k膜，制作出進行蝕刻處理和灰化處理后的樣品。此時的蝕刻條件如下。腔室內(nèi)壓力10Pa(75mTorr)上部高頻電力(60MHz):1500W下部高頻電力(2MHz):100W蝕刻氣體CF4氣體二80mL/min(sccm)Ar氣體=160mL/min(sccm)蝕刻時間10sec另外，灰化進行02灰化和NH3灰化兩者。它們的條件如下。'02灰化腔室內(nèi)壓力1.3Pa(10mTorr)上部高頻電力(60MHz):300W下部高頻電力(2MHz):300W灰化氣體.-02氣-300mL/min(sccm)灰化時間26sec'NH3灰化腔室內(nèi)壓力40Pa(300mTorr)上部高頻電力(60MHz):OW下部高頻電力(2MHz):300W灰化氣體NH3氣體700mL/min(sccm)灰化時間100sec此外，為了比較，也準備了即不進行蝕刻又不進行灰化的樣品(參照(reference):樣品No.l)、和只進行了蝕刻的樣品(只有蝕刻損傷樣品No.2)。在進行了02灰化的樣品(樣品No.35)中，No.3為在02灰化后未進行處理的樣品，No.4為在02灰化后進行了甲硅烷基化處理的樣品，No.5為在02灰化后進行Ar等離子體處理、然后進行甲硅烷基化處理后的樣品。另外，在進行了NH3灰化的樣品(樣品No.610)中，No.6為在NH3灰化后未進行處理的樣品，No.7為在NH3灰化后進行了甲硅烷基化處理的樣品，No.8為在NH3灰化后進行原地(in-situ)烘焙處理、然后進行甲硅烷基化處理后的樣品，No.9為在NH3灰化后進行H2等離子體處理、然后進行甲硅垸基化處理后的樣品，No.lO為在NH3灰化后進行Ar等離子體處理、然后進行甲硅烷基化處理后的樣品。此時的各處理的條件如下。'烘焙處理腔室內(nèi)壓力1333PaUOTorr)氣氛氣休Ar氣=2000mL/min(sccm)晶片載置臺溫度；200TC處理時間150sec-^等離子體處理腔室內(nèi)壓力13.3Pa(100mTorr)上部高頻電力(60MHz):300W下部高頻電力(2MHz):OW(沒有偏壓)等離子體氣體H2氣二400mL/min(sccm)處理時間15sec'Ar等離子體處理腔室內(nèi)壓力13.3Pa(lOOmTorr)上部高頻電力(60MHz):300W下部高頻電力(2MHz):300W(有偏壓)等離子體氣體Ar氣-400mL/min(sccm)處理時間15sec-甲硅烷基化處理甲硅烷基化劑TMSDMA腔室內(nèi)壓力6650Pa(50Torr)晶片載置臺溫度15(TC處理時間15sec對這些在室溫和20(TC下測定了介電常數(shù)(k值)。將上述條件和k值以及恢復率匯總示于表1。從表1可看出，在進行了02灰化的情況下，只通過在此后進行甲硅垸基化處理，k值就充分恢復(No.4)，而在進行了NH3灰化的情況下，即使直接進行甲硅烷基化處理，k值的恢復程度也小(No.7)。另外，確認在進行了NH3灰化的情況下，通過在甲硅垸基化處理之前進行烘焙處理或等離子體處理，k值的恢復率上升(No.8、9、10)。此外，在進行了02灰化的情況下，通過在甲硅烷基化之前進行等離子體處理，k值的恢復率反而降低(No.5)。表1<table>tableseeoriginaldocumentpage30</column></row><table>;此外，本發(fā)明并不限定于上述實施方式，能夠進行各種變形。例如，作為恢復處理，表示了甲硅垸基化處理，但也可以是利用其它的恢復氣體進行的恢復處理。另外，在本發(fā)明中，作為用作被蝕刻膜的含有Si的Low-k膜，除了用SOD裝置形成的MSQ(methyl-hydrogen-SilsesQuioxane)(多孔質(zhì)或致密質(zhì))以外，還能夠應用作為由CVD形成的無機絕緣膜之一的SiOC系膜(在以往的Si02膜的Si-O鍵中導入甲基(_CH3))從而混合有Si-CH3鍵的膜，BlackDiamond(AppliedMaterial公司)、Coral(Novellus公司)、Aurora(ASM公司)等與此相當，存在致密質(zhì)的膜和多孔質(zhì)的膜兩者)等。另外，在上述實施方式中，在灰化中應用了NH3氣體，但本發(fā)明并不限于NH3氣體本身，也可以是其它的NH3系氣體，另外，即使灰化使用其它氣體，在對含有Si的Low-k膜進行蝕刻后、NH3系氣體與被蝕刻部分接觸的情況下，例如在利用由含有F的氣體進行的蝕刻和由NH3系氣體進行的蝕刻，分2階段對Low-k膜進行處理的情況下，也能夠應用本發(fā)明。另外，在上述實施方式中，表示了在包含單大馬士革法、雙大馬士革法的銅配線的半導體裝置的制造過程中應用本發(fā)明的例子，但并不限于此，在存在將被蝕刻膜上的蝕刻掩模除去的工序的半導體裝置的全部制造過程中都能夠應用。權利要求1.一種半導體裝置的制造方法，其特征在于，包括在形成于半導體基板上的作為被蝕刻膜的含有Si的低介電常數(shù)膜上形成具有規(guī)定的電路圖案的蝕刻掩模的工序；通過所述蝕刻掩模，利用含有F的氣體對所述含有Si的低介電常數(shù)膜進行蝕刻，由此在所述含有Si的低介電常數(shù)膜上形成槽或孔的工序；在所述蝕刻后，利用灰化將所述蝕刻掩模除去的工序；和通過供給規(guī)定的恢復氣體，使含有Si的低介電常數(shù)膜由于直到所述將蝕刻掩模除去的工序為止的工序而受到的損傷恢復的工序，在從所述蝕刻工序直至所述將蝕刻掩模除去的工序結(jié)束的期間，所述含有Si的低介電常數(shù)膜的被蝕刻部分被暴露于NH3氣體，還包括在所述恢復工序之前，通過暴露于所述NH3氣體，將在所述含有Si的低介電常數(shù)膜的被蝕刻部分形成的生成物除去的工序。2.如權利要求1所述的半導體裝置的制造方法，其特征在于所述將蝕刻掩膜除去的工序通過利用包括NH3氣體的氣體進行的灰化來進行，由此將所述含有Si的低介電常數(shù)膜的被蝕刻部分暴露于NH3氣體。3.如權利要求1或2所述的半導體裝置的制造方法，其特征在于所述將生成物除去的工序利用等離子體處理進行。4.如權利要求3所述的半導體裝置的制造方法，其特征在于所述等離子體處理通過在真空中將Ar氣或H2氣或He氣等離子體化而進行。5.如權利要求3或4所述的半導體裝置的制造方法，其特征在于所述將生成物除去的工序和所述將蝕刻掩模除去的工序在同一處理室內(nèi)進行。26.如權利要求3或4所述的半導體裝置的制造方法，其特征在于:所述將生成物除去的工序、所述將蝕刻掩模除去的工序、和所述恢復工序在同一處理室內(nèi)進行。7.如權利要求1或2所述的半導體裝置的制造方法，其特征在于:所述將生成物除去的工序利用熱處理進行。8.如權利要求7所述的半導體裝置的制造方法，其特征在于所述熱處理在15035(TC的范圍內(nèi)進行。9.如權利要求18中任一項所述的半導體裝置的制造方法，其特征在于所述蝕刻工序、所述將蝕刻掩模除去的工序、所述將生成物除去的工序、和所述恢復工序利用組群化的處理系統(tǒng)進行，該組群化的處理系統(tǒng)包括在真空氣氛中進行各工序的多個處理室；和不破壞真空、在各處理室間搬送半導體基板的搬送機構(gòu)。10.如權利要求1或2所述的半導體裝置的制造方法，其特征在于所述將生成物除去的工序通過洗凈液的洗凈來進行。11.如權利要求110中任一項所述的半導體裝置的制造方法，其特征在于所述使損傷恢復的工序通過使用甲硅烷基化氣體作為恢復氣體的甲硅烷基化處理而進行。12.如權利要求ll所述的半導體裝置的制造方法，其特征在于所述甲硅烷基化處理使用在分子內(nèi)具有硅氮烷鍵(Si-N)的化合物作為恢復氣體而進行。13.如權利要求12所述的半導體裝置的制造方法，其特征在于所述在分子內(nèi)具有硅氮垸鍵的化合物為1,1，3,3-四甲基二硅氮烷、二甲基氨基三甲基硅垸、二甲基甲硅烷基二甲胺、1-三甲基甲硅烷基吡咯、N，O-雙(三甲基甲硅烷基)三氟乙酰胺、雙(二甲基氨基)二甲基硅烷。14.一種計算機可讀取的存儲介質(zhì)，存儲有在計算機上運行的控制程序，其特征在于所述控制程序在執(zhí)行時，使計算機控制制造系統(tǒng)，進行權利要求113中任一項所述的制造方法。全文摘要本發(fā)明提供一種半導體裝置的制造方法。在利用含有F的氣體對作為被蝕刻膜的含有Si的低介電常數(shù)膜進行蝕刻后、直至將蝕刻掩模除去的期間，即使含有Si的低介電常數(shù)膜的被蝕刻部分暴露于NH₃系氣體，也能夠使損傷恢復，從而能夠制造電氣特性和可靠性優(yōu)異的半導體裝置。在形成于半導體基板上的含有Si的低介電常數(shù)膜上形成具有規(guī)定的電路圖案的蝕刻掩模，利用含有F的氣體通過蝕刻掩模對含有Si的低介電常數(shù)膜進行蝕刻，形成槽或孔，在蝕刻后，利用使用NH₃氣體的灰化將蝕刻掩模除去，并將此時生成的生成物除去，然后，通過供給規(guī)定的恢復氣體，使含有Si的低介電常數(shù)膜由于直到將蝕刻掩模除去的工序為止的工序而受到的損傷恢復。文檔編號H01L21/3105GK101127321SQ20071014651公開日2008年2月20日申請日期2007年8月17日優(yōu)先權日2006年8月18日發(fā)明者久保田和宏,千葉祐毅,淺子龍一申請人:東京毅力科創(chuàng)株式會社