專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別是涉及具有襯底接觸的半 導(dǎo)體器件及其制造方法。
背景技術(shù)：
近年來，受到半導(dǎo)體器件的高速化、低功耗的要求，人們在積極地進(jìn) 行著使用在支持襯底上具有隔著被稱之為BOX(埋入氧化物層)層的絕緣層 形成的薄的半導(dǎo)體層的SOI (絕緣體上的硅)晶片的半導(dǎo)體器件的開發(fā)。在SOI晶片中，由于存在絕緣層，故要形成晶體管的薄的半導(dǎo)體層總 是處于懸浮狀態(tài)。因此，是一種可以得到晶體管的寄生電容低、可進(jìn)行完 全的元件隔離等的優(yōu)點(diǎn)，而且適合于半導(dǎo)體器件的高速化 低功耗化的襯 底構(gòu)造。但是，由于半導(dǎo)體層總是懸浮著的，故晶體管就存在著易于受村底懸 浮效應(yīng)的影響，有彎折現(xiàn)象或漏極耐壓降低這樣的問題。于是，為了固定 支持襯底本身的電位，抑制薄的半導(dǎo)體層的電位變動(dòng)，從薄的半導(dǎo)體層側(cè) 形成向支持襯底的接觸(例如，參看特開2002-190521號(hào)公報(bào))。示于特開2002-190521號(hào)公報(bào)的半導(dǎo)體器件的制造方法，具備如下工序形成貫通SOI層和絕緣層而達(dá)到襯底的第l開口部分的工序；在第1 開口部分內(nèi)形成采用進(jìn)行埋入離子注入的辦法使多晶珪低電阻化了的插入 層的工序；在SOI層上和插入層上形成層間絕緣膜的工序；在層間絕緣膜 上形成達(dá)到插入層的第2開口部分的工序。借助于這些工序，就可以對襯底接觸孔的底部的硅襯底進(jìn)行充分的雜 質(zhì)離子的注入，而且同時(shí)形成深度不同的襯底接觸孔和在SOI層上形成的 晶體管的接觸孔。但是，公開于特開2002-1卯521號(hào)公報(bào)的半導(dǎo)體器件的制造方法，存 在著要增加用來形成插入層的工序數(shù)的問題。為此，就存在著降低生產(chǎn)性， 增大半導(dǎo)體器件的制造成本之虞。就是說，與塊狀的半導(dǎo)體村底比較，SOI襯底的制造成本也常常顯著 地高，在要在SOl襯底上形成半導(dǎo)體器件的情況下，就必須盡可能地簡化 制造工藝以降低半導(dǎo)體器件的制造成本。發(fā)明內(nèi)容本發(fā)明的一個(gè)形態(tài)的半導(dǎo)體器件，具備在支持襯底的主面上隔著絕 緣膜形成的半導(dǎo)體膜內(nèi)，具有隔著柵極絕緣膜形成的柵極電極膜和形成為管；在貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支持襯底的第1開口部 分內(nèi)，具有隔著硅氧化膜形成的多晶硅膜的支持襯底接觸部分；在上述半 導(dǎo)體膜和上述支持襯底接觸部分上形成的層間絕緣膜；通過填充到貫通上 述層間絕緣膜而達(dá)到上述支持襯底接觸部分的第2開口部分內(nèi)的導(dǎo)電材料 連接到上述多晶硅膜的布線。本發(fā)明的另一形態(tài)的半導(dǎo)體器件的制造方法，對于隔著絕緣膜形成了 半導(dǎo)體膜的支持村底，形成貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支 持襯底的第1開口部分，在該笫1開口部分內(nèi)，隔著硅氧化膜形成多晶硅 膜，在上述半導(dǎo)體膜內(nèi)，隔著柵極絕緣膜形成柵極電極膜，在上述半導(dǎo)體 膜內(nèi)把源區(qū)及漏區(qū)形成為在長度方向上夾持上述柵極電極膜，在上述支持 襯底形成層間絕緣膜，在上述層間絕緣膜形成達(dá)到上述多晶珪膜的笫2開 口部分，向上述第2開口部分內(nèi)瑱充導(dǎo)電材料，在上述層間絕緣膜上形成 通過上述導(dǎo)電材料連接到上述多晶硅膜的布線。


圖1是示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的平面圖。圖2是示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的剖面圖。圖3示出了本發(fā)明的實(shí)施例1的支持襯底接觸部分的電流-電壓特性。圖4是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖5是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖6是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖7是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖8是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖9是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖10是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖11是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖12是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖13是依次示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的剖面圖。圖14是示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件的剖面圖。 圖15是示出了本發(fā)明的實(shí)施例3的半導(dǎo)體器件的剖面圖。 圖16是示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件的剖面圖。
具體實(shí)施方式
以下參看圖面說明本發(fā)明的實(shí)施例。用圖1 ~圖13，對本發(fā)明的實(shí)施例1的半導(dǎo)體器件和制造方法進(jìn)行說 明。圖l是示出了半導(dǎo)體器件的平面圖、圖2是示出了半導(dǎo)體器件的剖面 圖、圖3示出了半導(dǎo)體器件的支持襯底接觸部分的電流-電壓特性。圖4~ 13是依次示出了半導(dǎo)體器件的制造工序的剖面圖。如圖1所示，本實(shí)施例的半導(dǎo)體器件，將STI19形成為包圍第1區(qū)域 12。在該STI19的外側(cè)，將第2區(qū)域16形成為包圍該STI19d。然后，用 STI19e包圍該第2區(qū)域16。在第1區(qū)域14內(nèi)，形成絕緣柵極場效應(yīng)晶體管(MOS晶體管)15，在 第2區(qū)域16內(nèi)形成用來固定支持襯底11的電位的支持襯底接觸部分17。 該支持襯底接觸部分17形成為包圍第1區(qū)域14的矩形框狀。另外，理想 的是，在第2區(qū)域16的中央附近把STI19d和e的對準(zhǔn)偏差寬裕量形成為 使之最大。該MOS晶體管15，例如，其溝道長度為約0.1微米，溝道寬度為約2 ~ 3微米。另一方面，支持襯底接觸部分17的寬度約為0.2微米，總延長約 100微米，此外，理所當(dāng)然的是，MOS晶體管15并不限于這一大小，溝 道長度也可以更短。此外，在笫1區(qū)域14內(nèi)，也可以形成多個(gè)MOS晶體 管15。圖2是沿著圖1的A-A線的剖面圖.如圖2所示，在支持襯底11上 具備具有隔著絕緣膜12形成的半導(dǎo)體膜13的第1區(qū)域14;和把第1區(qū) 域14包圍起來，不具有絕緣膜12和半導(dǎo)體膜13的第2區(qū)域16,此外， 在支持村底11上，還遍及第1區(qū)域14和第2區(qū)域16地形成了 n型阱區(qū) 18,支持村底11例如是p型硅襯底，絕緣膜12例如;U "度為20nm的硅 氧化膜，半導(dǎo)體膜13例如是厚度55nm的p型硅膜。支持襯底11、絕緣
膜12和半導(dǎo)體膜13，是采用向例如硅襯底內(nèi)深注入氧離子，用高溫進(jìn)行 熱處理使得在距硅村底的表面一定的深度上形成氧化膜，同時(shí)消除在表面 層內(nèi)產(chǎn)生的缺陷而制造的SIMOX(氧離子注入隔離)晶片。第1區(qū)域14和第2區(qū)域16，借助于STI(淺溝隔離)19a、 19b、 19c進(jìn) 行隔離，MOS晶體管15形成于STI19b、 19c之間，接觸部分17形成于 STI19a、 19b之間的中央部分上。形成于第1區(qū)域14內(nèi)的ii-MOS晶體管15，具備形成于半導(dǎo)體膜 13上的柵極絕緣膜20，例如厚度為1.8nm的硅氧化膜；形成于柵極絕緣 膜20上的柵極電極膜21，例如厚度為175nm的多晶珪膜；在半導(dǎo)體膜13在柵極電極膜21的兩側(cè)面，分別用把例如厚度20nm的硅氧化膜24 和厚度70nm的硅氮化膜25疊層后從柵極電極的側(cè)面算起的厚度最厚處變 成為卯nra的側(cè)壁膜26a、 26b覆蓋。此外，該側(cè)壁膜26a、 26b與柵極電 極21和n型阱區(qū)18接觸的部分是硅氧化膜24。釆用該構(gòu)造，由于電化陷 阱多的硅氮化膜25不與柵極電極21和n型阱區(qū)18接觸，故可以防止 n-MOS晶體管15的電學(xué)特性的劣化。在柵極電極膜21、源區(qū)22和漏區(qū) 23上，分別形成有自對準(zhǔn)珪化物膜27a、 27b和27c，例如自對準(zhǔn)鈷硅化物 膜。形成于第2區(qū)域16內(nèi)的支持襯底接觸部分17，具備隔著硅氧化膜28 形成的多晶硅膜29。多晶硅膜29的兩側(cè)面，分別用把眭氧化膜30和硅氮 化膜31疊層起來的側(cè)壁膜32a、 32b覆蓋。在多晶硅膜29上，形成自對準(zhǔn)硅化物膜34a。此外，在STI19a與多 晶珪膜29之間和STI19b與多晶珪膜29之間，分別形成自對準(zhǔn)硅化物膜 34b、 34c。硅氧化膜28與柵極絕緣膜20，被設(shè)置為膜厚相等，多晶硅膜 29與柵極絕緣膜21被設(shè)置為膜厚和電阻值相等。在這里，自對準(zhǔn)硅化物 膜27b、 27c的上表面，變得比自對準(zhǔn)硅化物膜34a的上表面低，比硅氧化 膜28的上表面高。硅氧化膜30和硅氧化膜24被設(shè)置為膜厚相等，硅氮化膜31和硅氮化 膜25被設(shè)置為膜厚相等。此外，STI19和STI19b的多晶珪膜29側(cè)的側(cè)面， 分別被與側(cè)壁膜32a、 32b同樣的側(cè)壁膜33a、 33b覆蓋。n-MOS晶體管15和支持襯底接觸部分17,全體都用具有硅氮化膜35a 和NSG(未摻雜硅酸鹽玻璃)膜35b的層間絕緣膜35覆蓋。接觸部分17的 多晶硅膜29,則通過已向貫通層間絕緣膜35的接觸孔內(nèi)填充了導(dǎo)電材料 的貫通孔36a連接到布線37a上。MOS晶體管15的源區(qū)22，通過把導(dǎo)電材料填充到貫通層間絕緣膜35 的接觸孔內(nèi)的貫通孔36b連接到布線37b上。MOS晶體管15的漏區(qū)23， 則通過已把導(dǎo)電材料填充到貫通層間絕緣膜35的接觸孔內(nèi)的貫通孔36c連 接到布線37c上。支持村底接觸部分17中，多晶硅膜29通過硅氧化膜28與n型阱區(qū) 18接觸。當(dāng)作為支持襯底11的n型阱區(qū)18的固定電位，向多晶珪膜29 施加數(shù)伏的電壓時(shí)，多晶硅膜29由于通過珪氧化膜28的漏電流與n型阱 區(qū)18導(dǎo)通，故可以起著支持襯底接觸部分的作用。如圖3所示，根據(jù)實(shí)驗(yàn)，在多晶硅膜29和n型阱區(qū)18之間的接觸面 積為寬度100微米x長度1000微米時(shí)，當(dāng)通過膜厚1.8nm的硅氧化膜28 給多晶硅膜29和n型阱區(qū)18之間施加上電壓后，從大約0.5V開始電流上 升，在1V以上，則顯示出大體上的直線關(guān)系。由此可知，多晶硅膜29和n型阱區(qū)18之間的導(dǎo)通電阻是0~380，作 為用來進(jìn)行支持襯底11的n型阱區(qū)18的電位固定的接觸電阻得到了充分 的值。因此，即便是隔著硅氧化膜28，借助于將第1區(qū)域14包圍的矩形框 狀的多晶硅膜29，也可以與形成于支持襯底11上的n型阱區(qū)18形成接觸。 在改變硅氧化膜28的膜厚的情況下，當(dāng)厚度超過了 2nm時(shí)就呈現(xiàn)出硅氧 化膜28的漏電流急劇減少，接觸電阻急劇增加的傾向。此外，硅氧化膜 28和柵極絕緣膜20被設(shè)定為膜厚相等。因此，硅氧化膜28的厚度大于0 小于等于2nm是適當(dāng)?shù)?，另一方面，由于MOS晶體管的溝道面積小到0.2~0.3微米2,故即便 是向柵極電極21施加IV，漏電流也會(huì)小到幾個(gè)微安，晶體管的開關(guān)特性 也沒有問題。接著，對半導(dǎo)體器件10的制造方法進(jìn)行說明。首先，如圖4所示，對于隔著厚度約20nin的絕緣膜12形成了厚度 55nm左右的半導(dǎo)體膜13的支持襯底11，在半導(dǎo)體膜13上，借助于熱氧 化法形成厚度約4nm的硅氧化膜40，并借助于PCVD(等離子體化學(xué)氣相 淀積)法形成厚度約100nm的硅氮化膜41。接著，借助于光刻法在硅氮化膜41上，形成用來形成第1區(qū)域14的 光刻膠膜42。接著，如圖5所示，以光刻膠膜42為掩模，借助于例如RIE(反應(yīng)性 離子刻蝕)法依次刻蝕硅氮化膜41、硅氧化膜40和半導(dǎo)體膜13，除去笫l 區(qū)域14，使絕緣膜12露出。接著，在除去光刻膠膜42之后，如圖6所示，在露出的絕緣膜12上， 形成TEOS(四乙氧基原硅酸鹽)膜45，在支持襯底11上形成n型阱區(qū)18。 具體地說，在露出的絕緣膜12和殘留下來的硅氮化膜41上，借助于例如 HDP(高密度等離子體)法，形成厚度約450nm的TEOS膜45,接著，借助于CMP(化學(xué)機(jī)械研磨)法除去TEOS膜45，使珪氮化膜 41露出。接著，借助于離子注入法，穿通硅氧化膜40、半導(dǎo)體膜13、絕緣膜 12和TEOS膜45把砷離子(As+)注入到支持村底11內(nèi)，施行激活退火，形 成n型阱區(qū)18。接著，如圖7所示，形成用來形成支持襯底接觸部分17的第l開口部 分50,形成STI19a、 19b和19c。具體地說，在半導(dǎo)體膜13上，形成具 有第2區(qū)域16的開口圖形的第l光刻膠膜(未圖示)，以第l光刻膠膜為掩 模，借助于使用CF4系氣體的RIE法，對TEOS膜45和絕緣膜12進(jìn)行刻 蝕，使n型阱區(qū)18露出來，形成用來形成支持襯底接觸部分17的第1開 口部分50。同時(shí)，借助于殘留下來的TEOS膜45，形成STI19a、 19b和 19c。
接著，在除去了笫l光刻膠膜和第1區(qū)域14的硅氧化膜40后，如圖 8所示，借助于熱氧化法，在半導(dǎo)體膜13和露出來的n型阱區(qū)18上，形 成厚度1.8nm的硅氧化膜55。硅氧化膜55成為柵極絕緣膜20和硅氧化膜 28。因此，消除了柵極絕緣膜20形成n型阱區(qū)18時(shí)的摻雜損傷，可以減 少M(fèi)OS晶體管特性的劣化。接著，用NO氣體，使珪氧化膜55的表層氮化，借助于CVD法，形 成厚度175nm的多晶硅膜59。多晶硅膜59成為柵極電極膜21和多晶硅 膜29。接著，如圖9所示，在多晶珪膜59上形成具有支持襯底接觸部分的圖 形的第2光刻膠膜(未圖示)，以光刻膠膜為掩模，借助于RIE法刻蝕多晶 硅膜59。從而，可以在第1區(qū)域，在半導(dǎo)體膜13上隔著柵極絕緣膜20形成柵 極電極膜21。在第2區(qū)域，在支持襯底ll的n型阱區(qū)18上隔著硅氧化膜 28形成多晶硅膜29。接著，在除去笫2光刻膠膜之后，如圖IO所示，借助于離子注入法在 半導(dǎo)體膜13內(nèi)形成在長度方向上夾持柵極電極膜21的具有LDD(輕摻 雜漏區(qū))構(gòu)造的源區(qū)22及漏區(qū)23;和在柵極電極膜21的側(cè)壁上由硅氧化膜 24和硅氮化膜25疊層而成的側(cè)壁膜26a、 26b,具體地說，在半導(dǎo)體膜13 上，在柵極電極膜21的上表面和側(cè)壁以及多晶硅膜29的上表面和側(cè)壁上， 借助于熱氧化法，形成厚度2nm的硅氧化膜(未圖示)。接著，在半導(dǎo)體膜13上，借助于熱氧化法，形成在柵極長度方向上夾 持柵極電極膜21的LDD構(gòu)造的低濃度雜質(zhì)區(qū)(未圖示)。接著，在支持襯底11上的整個(gè)面上，借助于CVD法，形成厚度20nm 的TEOS膜(未圖示)，并借助于PCVD法形成厚度70nm的硅氮化膜(未圖 示)。TEOS膜成為硅氧化膜24、 30，硅氮化膜則成為硅氮化膜25、 31。接著，借助于RIE法除去柵極電極膜21和多晶硅膜29的側(cè)壁，刻蝕 硅氮化膜、TEOS膜，把側(cè)壁膜26a、 26b、 32a、 32b、 33a、 33b形成為使 得從柵極電極膜21的側(cè)壁算起最厚的部分的總的膜厚為卯nm。
即，在形成側(cè)壁膜26a、 26b的同時(shí)，在多晶珪膜29的側(cè)壁上形成硅 氧化膜30和硅氮化膜31疊層而成的側(cè)壁膜32a、 32b，并在STI19a、 19b 的多晶硅膜29側(cè)的側(cè)壁上形成硅氧化膜30和硅氮化膜31疊層而成的側(cè)壁 膜33a、 33b。接著，借助于離子注入法，在半導(dǎo)體膜13內(nèi)形成在柵極長度方向上夾 持柵極電極膜21的LDD構(gòu)造的高濃度雜質(zhì)區(qū)(未圖示)，形成源區(qū)22和漏 區(qū)23。接著，如圖11所示，在柵極電極21、源區(qū)22、漏區(qū)23、多晶硅膜 29、 STI19a、 19b與多晶珪膜29之間的n型阱區(qū)18上，分別形成低電阻 的自對準(zhǔn)鈷硅化物(CoSi2)膜27a、 27b、 27c、 34a、 34b、 34c。具體地說，在支持襯底ll上的整個(gè)面上，以厚度12nm的鈷(Co)膜、 厚度20nm的鈦(Ti)膜、厚度20nm的氮化鈦(TiN)膜的順序依次形成膜并 施行熱處理，在用濕刻蝕除去了未反應(yīng)的鈷(Co)膜、鈦(Ti)膜和氮化鈦 (TiN)膜后，再次施行熱處理。接著，如圖12所示，在支持襯底11上的整個(gè)面上，作為層間絕緣膜 35,借助于PCVD法形成厚度30nm的硅氮化膜35a，借助于CVD法形成 厚度400nm的NSG(未摻雜硅酸鹽玻璃)膜35b，借助于CMP法使層間絕 緣膜35的上表面平坦化，借助于RIE法在層間絕緣膜35上形成接觸孔 66a、 66b、 66c。在這里，接觸孔66a與66b和66c，從層間絕緣膜35的上表面算起的 深度是不同的，難于進(jìn)行刻蝕條件的控制。但是，自對準(zhǔn)硅化物膜34a的 上表面，已變得比自對準(zhǔn)硅化物膜27b、 27c的上表面更高。因此，采用使 接觸孔66a的深度與66b和66c的深度一致的辦法，就會(huì)消除支持襯底接 觸部分17的接觸不良，此外，由于接觸孔66b和66c不過度地刻蝕源區(qū) 22和漏區(qū)23，故不會(huì)產(chǎn)生對源區(qū)22和漏區(qū)23的接觸不良。接著，如圖13所示，借助于濺射法，在包括接觸孔66a、 66b和66c 的層間絕緣膜35上，按照鈦(Ti)/氮化鈦(TiN)/鵠(W)的順序依次形成膜， 作為導(dǎo)電材料67，借助于CMP法除去不要的導(dǎo)電材料67，向接觸孔66a、 66b和66c內(nèi)填充導(dǎo)電材料67a、 67b、 67c.
接著，在層間絕緣膜35上，形成厚度250nm的層間絕緣膜(未圖示)， 借助于雙金屬鑲嵌法，形成圖2所示的布線37a、 37b、 37c，例如形成銅(Cu) 布線 從而，就可以得到在圖2所示的第1區(qū)域內(nèi)形成了 MOS晶體管15， 在包圍第1區(qū)域14的第2區(qū)域16內(nèi)形成了支持襯底接觸部分17的半導(dǎo)體 器件。就如以上所說明的那樣，在本實(shí)施例中，用同一工藝形成了 MOS晶 體管15的柵極絕緣膜20和支持襯底接觸部分17的硅氧化膜28,用同一 工藝形成了 MOS晶體管15的柵極電極膜21和支持襯底接觸部分17的 多晶桂膜29。由于形成為包圍第1區(qū)域14的矩形框狀的多晶硅膜29和n型阱區(qū)18 之間的接觸面積被設(shè)定得足夠地大，故即便是隔著硅氧化膜28，借助于硅 氧化膜28的漏電流，也可以與n型阱區(qū)18形成接觸。因此，用少的工序數(shù)，就可以得到可以對支持襯底ll形成接觸的半導(dǎo) 體器件和半導(dǎo)體器件的制造方法。在這里，雖然說明的是支持襯底11、絕緣膜12和半導(dǎo)體膜13為 SIMOX晶片的情況，但是，也可以使用隔著絕緣膜地把2塊桂村底粘接 起來，研磨一方的硅襯底進(jìn)行薄膜化的粘接襯底。另外，雖然說明了支持襯底ll是p型硅襯底的情況，但是也可采用鍺 化硅襯底(SiGe)、鍺(Ge)襯底等的其他化合物半導(dǎo)體村底。再者，雖然說明的是柵極絕緣膜20為硅氧化膜的情況，但是，也可以 使用介電系數(shù)比硅氧化膜更大的膜，例如硅氧氮化膜(SiON)、鉿氧化膜 (Hf02)、鉿硅氧化膜(HfSiO)、鉿硅氧氮化膜(HfSiON)、鉿鋁氧化膜(HfAlO) 或鉿鋁氧氮化膜(HfAlON),例如，鉿珪氧氮化膜(HfSiON)，可在借助于MOCVD法在p型珪襯底 11上形成了鉿珪氧化膜(HfSi04)后，在氨氣(NH3)氣氛或氮?dú)鈿夥罩羞M(jìn)行熱 處理而形成。圖14的剖面圖示出了本發(fā)明的實(shí)施例2的半導(dǎo)體器件。在本實(shí)施例中， 對于那些與上述實(shí)施例1相同的構(gòu)成部分賦予同一標(biāo)號(hào)而省略該部分的說
明，對不同的部分進(jìn)行說明。本實(shí)施例與實(shí)施例1不同之處在于在支持襯底接觸部分上沒有形成自 對準(zhǔn)硅化物膜。本實(shí)施例是，具有在芯片的整個(gè)面上不能形成自對準(zhǔn)硅化物膜的半導(dǎo) 體器件如電阻元件，具有如果在電阻元件上形成了自對準(zhǔn)硅化物膜就會(huì)因電阻值過低而不能滿足技術(shù)規(guī)格的RC延遲電路的半導(dǎo)體器件的情況例。就是說，如圖14所示，本實(shí)施例的半導(dǎo)體器件70的支持村底接觸部 分71,在多晶硅膜29和在STI19a、 19b與多晶珪膜29之間露出的n型阱 區(qū)18上未形成自對準(zhǔn)硅化物膜。多晶硅膜29通過通孔36a直接連接到布 線37a上。多晶硅膜29與通孔36a的導(dǎo)電材料之間的接觸特性，由于中間不隔著 自對準(zhǔn)硅化物膜34a，故有若干增加，但是，若與隔著硅氧化膜28的多晶 硅膜29與n型阱區(qū)18之間的接觸特性比較，則具有充分良好的接觸特性。 因此，借助于支持襯底接觸部分71，就可以滿足必要的接觸特性.從而，在不能在芯片整個(gè)面上形成自對準(zhǔn)硅化物膜的半導(dǎo)體器件中， 就可以把支持襯接觸部分71配置在不能形成自對準(zhǔn)硅化物膜的區(qū)域內(nèi)，形 成支持襯底接觸.就如以上所說明的那樣，在本實(shí)施例中，具有可以在不能形成自對準(zhǔn) 珪化物膜的區(qū)域內(nèi)形成支持襯底接觸部分71而不增加工序數(shù)的優(yōu)點(diǎn)。圖15的剖面圖示出了本發(fā)明的實(shí)施例3的半導(dǎo)體器件。在本實(shí)施例中， 對于那些與上述實(shí)施例1相同的構(gòu)成部分賦予同一標(biāo)號(hào)而省略該部分的說 明，對不同的部分進(jìn)行說明。本實(shí)施例與實(shí)施例1不同之處在于縮小了要形成支持襯底接觸部分的 第2區(qū)域。就是說，如圖15所示，本實(shí)施例的半導(dǎo)體器件80的支持襯底接觸部 分81，在多晶硅膜29的周圍未露出n型阱區(qū)18，多晶硅膜29的側(cè)壁膜 32a與STI19a的側(cè)壁膜33a被一體化，多晶珪膜29的側(cè)壁膜32b與STI19b 的側(cè)壁膜33b纟皮一體化。
從而，由于要形成支持襯底接觸部分81的第2區(qū)域82的寬度減小了 △ L，故可以減小半導(dǎo)體器件80的芯片尺寸。就如以上所說明的那樣，在本實(shí)施例中，由于縮小了第2區(qū)域82的寬 度而不會(huì)使多晶珪膜29的周圍的n型阱區(qū)18在第2區(qū)域的外側(cè)露出，故 具有可減小半導(dǎo)體器件80的芯片尺寸的優(yōu)點(diǎn)。此外，從圖15的狀態(tài)可知，還可以進(jìn)一步縮小第2區(qū)域82的寬度。 在該情況下，僅僅用硅氧化膜30把多晶硅膜29與STI19a、 19b間填埋起 來。其結(jié)果是可僅僅用硅氧化膜30形成側(cè)壁膜32a、 32b、 33a、 33b。圖16的剖面圖示出了本發(fā)明的實(shí)施例4的半導(dǎo)體器件。在本實(shí)施例中， 對于那些與上述實(shí)施例1相同的構(gòu)成部分賦予同一標(biāo)號(hào)而省略該部分的說 明，對不同的部分進(jìn)行說明，本實(shí)施例與實(shí)施例1不同之處在于在支持襯底接觸部分上不形成自對 準(zhǔn)硅化物膜而且縮小了形成支持襯底接觸部分的第2區(qū)域的寬度。就是說，如圖16所示，本實(shí)施例的半導(dǎo)體器件90的支持襯底接觸部 分91 ，在多晶硅膜29上未形成自對準(zhǔn)硅化物膜，多晶硅膜29通過通孔36a 直接連接到布線37a上。就如以上所說明的那樣，在本實(shí)施例中，具有可以在不能形成自對準(zhǔn) 硅化物膜的區(qū)域內(nèi)，形成支持襯底接觸部分71而不增加工序數(shù)，而且可以 減小半導(dǎo)體器件90的芯片尺寸的優(yōu)點(diǎn)。采用本發(fā)明的實(shí)施例，可以用少的工序數(shù)，得到可以對支持襯底進(jìn)4亍 充分的接觸的半導(dǎo)體器件及其制造方法。對于本專業(yè)的熟練的技術(shù)人員來說將會(huì)很容易地想到另外的優(yōu)點(diǎn)和改變。因此，本發(fā)明在其更為寬闊的方面來說并不受限于這里所給出和說明 的特定細(xì)節(jié)和代表性的實(shí)施例，所以，可以進(jìn)行各種各樣的改變而不偏離 由所附權(quán)利要求及其等同物所定義的總的發(fā)明概念和發(fā)明思想。
權(quán)利要求
1、一種半導(dǎo)體器件，具備在支持襯底的主面上隔著絕緣膜形成的半導(dǎo)體膜內(nèi)，具有隔著柵極絕緣膜形成的柵極電極膜、和形成為在柵極長度方向上夾持上述柵極電極膜的源區(qū)及漏區(qū)的絕緣柵場效應(yīng)晶體管；在貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支持襯底的第1開口部分，具有隔著硅氧化膜形成的多晶硅膜的支持襯底接觸部分；在上述半導(dǎo)體膜和上述支持襯底接觸部分上形成的層間絕緣膜；通過填充到貫通上述層間絕緣膜而達(dá)到上述支持襯底接觸部分的第2開口部分內(nèi)的導(dǎo)電材料連接到上述多晶硅膜的布線。
2、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，在上述多晶硅膜 上，形成有自對準(zhǔn)硅化物膜。
3、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，上述源區(qū)及漏區(qū) 的上表面，比上述支持襯底接觸部分的上表面低，比上述硅氧化膜的上表 面高0
4、 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，在上述第l開口 部分的外周部，自對準(zhǔn)硅化物膜被形成為與上述支持襯底接觸部分間隔。
5、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，上述硅氧化膜的 厚度大于0小于等于2nm。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，上述硅氧化膜和 上述柵極絕緣膜的膜厚相等。
7、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，上述多晶硅膜和 上述柵極電極膜的膜厚及電阻值相等。
8、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述多晶硅膜與 上述硅氧化膜接觸的面積，比上述柵極電極膜與上述柵極絕緣膜接觸的面 積大。
9、 一種半導(dǎo)體器件，具備被配置在支持襯底上的STI包圍的第1區(qū)域，和被配置在上述STI的 外側(cè)的第2區(qū)域；在上述第1區(qū)域，在支持襯底的主面上隔著絕緣膜形成的半導(dǎo)體膜內(nèi)， 具有隔著柵極絕緣膜形成的柵極電極膜、和形成為在柵極長度方向上夾持 上述柵極電極膜的源區(qū)及漏區(qū)的絕緣柵場效應(yīng)晶體管；在上述第2區(qū)域，在貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支持 襯底的第l開口部分內(nèi)，具有隔著硅氧化膜形成的多晶硅膜的支持村底接 觸部分；在上述半導(dǎo)體膜和上述支持襯底接觸部分上形成的STI; 通過填充到貫通上述層間絕緣膜而達(dá)到上述支持襯底接觸部分的第2 開口部分內(nèi)的導(dǎo)電材料連接到上述多晶硅膜的布線。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，在上述絕緣膜 的下方和上述支持襯底接觸部分的下方，連續(xù)形成阱區(qū)。
11、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，具備 形成于上述多晶硅膜的側(cè)壁的第l側(cè)壁膜；和 形成于上述STI的上述多晶硅膜側(cè)的側(cè)壁的第2側(cè)壁膜， 其中，上迷笫1側(cè)壁膜與上述第2側(cè)壁膜被一體化。
12、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，在上述多晶硅 膜上，形成有自對準(zhǔn)硅化物膜。
13、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，上述源區(qū)及漏 區(qū)的上表面，比上述支持襯底接觸部分的上表面低，比上述珪氧化膜的上 表面高。
14、 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，在上述第1 開口部分的外周部，自對準(zhǔn)硅化物膜被形成為與上述支持襯底接觸部分間 隔。
15、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，上述硅氧化膜 的厚度大于0小于等于2nm,
16、 根據(jù)權(quán)利要求15所迷的半導(dǎo)體器件，其特征在于，上述珪氧化膜和上述柵極絕緣膜的膜厚相等。
17、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，上述多晶珪膜 和上述柵極電極膜的膜厚及電阻值相等。
18、 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，上述多晶硅膜 與上述硅氧化膜接觸的面積，比上述柵極電極膜與上述柵極絕緣膜接觸的 面積大。
19、 一種半導(dǎo)體器件的制造方法， 對于隔著絕緣膜形成了半導(dǎo)體膜的支持襯底，形成貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支持襯底的第1開口 部分，在該第1開口部分，隔著硅氧化膜形成多晶硅膜， 在上述半導(dǎo)體膜，隔著柵極絕緣膜形成柵極電極膜， 在上述半導(dǎo)體膜，將源區(qū)及漏區(qū)形成為在長度方向上夾持上述柵極電 極膜，在上述支持襯底形成層間絕緣膜，在上述層間絕緣膜，形成達(dá)到上述多晶珪膜的第2開口部分， 向上述第2開口部分內(nèi)填充導(dǎo)電材料，在上述層間絕緣膜上形成通過 上述導(dǎo)電材料連接到上述多晶硅膜的布線。
20、 權(quán)利要求19所述的半導(dǎo)休器件的制造方法，其特征在于，在上述 多晶硅膜上形成自對準(zhǔn)硅化物膜。
全文摘要
本發(fā)明的一個(gè)形態(tài)的半導(dǎo)體器件，具備在支持襯底的主面上隔著絕緣膜形成的半導(dǎo)體膜內(nèi)，具有隔著柵極絕緣膜形成的柵極電極膜，和形成為在柵極長度方向上夾持上述柵極電極膜的源區(qū)及漏區(qū)的絕緣柵場效應(yīng)晶體管；在貫通上述半導(dǎo)體膜和上述絕緣膜而達(dá)到上述支持襯底的第1開口部分內(nèi)，具有隔著硅氧化膜形成的多晶硅膜的支持襯底接觸部分；在上述半導(dǎo)體膜和上述支持襯底接觸部分上形成的層間絕緣膜；通過填充到貫通上述層間絕緣膜而達(dá)到上述支持襯底接觸部分的第2開口部分內(nèi)的導(dǎo)電材料連接到上述多晶硅膜的布線。
文檔編號(hào)H01L21/84GK101132010SQ200710146589
公開日2008年2月27日 申請日期2007年8月22日 優(yōu)先權(quán)日2006年8月23日
發(fā)明者森門六月生 申請人:株式會(huì)社東芝