專利名稱：制造半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導體器件的方法，包括在同一刻蝕設(shè)備中 刻蝕疊層膜的步驟。
背景技術(shù)：
近來，為了抑制制造半導體器件的成本， 一種采用在同一設(shè)備中 執(zhí)行多個刻蝕步驟的所謂"合而為一 (all-in-one)"式刻蝕方法的處理 方法已經(jīng)成為主流(參照日本特開專利公開2003-45964、 2003-309107 和2005-353698)。
此外，日本特開專利公開2003-45964已經(jīng)公開了一個例子，在該 例子中依照"合而為一"式刻蝕技術(shù)，采用有機材料作為層間絕緣膜 形成雙鑲嵌(dual damascene)結(jié)構(gòu)。然而，有機材料通常昂貴。因此， 在最近幾年，含有Si-C鍵的無機材料已經(jīng)被用于通過等離子CVD形成 的層間絕緣膜。
日本專利公開2005-353698已經(jīng)公布了一種使用無機的層間膜的 "合而為一"式刻蝕方法，按照此方法在刻蝕步驟之間清洗腔體以移 除淀積物，因為含有碳原子和氫原子的聚合物會淀積在腔體中。具體 的，如圖IOA所示，將其中氮化硅膜54、氧化硅膜56和設(shè)置有具有 預(yù)定圖案的開口的光刻膠膜58按此順序依次疊放在襯底52上的疊層 襯底，安放在刻蝕設(shè)備的腔體50中，以采用等離子刻蝕來刻蝕氧化硅 膜56。在這種情況下，淀積物60粘附在該刻蝕設(shè)備中腔體50的內(nèi)壁
上(圖10B)。為了移除上述淀積物60執(zhí)行等離子清洗，隨后刻蝕氮 化硅膜54 (圖10C)。
在日本特開專利公開2004-29683 5中列出含有CHF3的氣體作為用 于包括SiC或者SiCN的層的刻蝕氣體。

發(fā)明內(nèi)容
然而，如下面敘述所示，在日本特開專利公開2005-353698中公 開的常規(guī)技術(shù)仍有改進的余地。
即使如上述專利文獻中所述的提供清洗步驟，也不能夠完全去除 粘附在腔體內(nèi)壁的淀積物。因此，存在一種情況，當在同一腔體中連 續(xù)處理多個晶片時，對于后來處理的刻蝕步驟，刻蝕性能受到淀積物 的影響。因而，存在一些問題會引起在晶片之間和在同一晶片內(nèi)通 孔、互連溝槽等等的刻蝕深度上的變化，進而增加了互連電阻、接觸 電阻等等。
上面的問題將參照附圖解釋如下。
如圖4A所示，將晶片37安放在設(shè)有上電極34和下電極36的刻 蝕設(shè)備32的腔體中。然后，將預(yù)定的電壓施加在上電極34和下電極 36之間，并且采用作為等離子體的刻蝕氣體38刻蝕目標膜。SiCN膜 用作目標膜，采用CF4/N2(或者CH2F2/CF4/Ar/02)作為刻蝕氣體。在上 述刻蝕步驟中，淀積物40粘附在腔體32的內(nèi)壁上。當晶片37的所有 刻蝕步驟完成時，隨后執(zhí)行另一晶片42的刻蝕步驟。此處，CF4/N2表 示CF4和N2的混合氣體。
如圖4B所示，以和圖4A相似的方式，將另一晶片42安放在刻 蝕設(shè)備32的腔體中。然后，將預(yù)定的電壓施加在上電極34和下電極 36之間，并且釆用作為等離子體的刻蝕氣體38刻蝕目標膜。SiOCH膜
用作目標膜，采用CF4/N2(或者CH2F2/CF4/Ar/02)作為刻蝕氣體。在上 述刻蝕步驟中，已經(jīng)粘附在腔體32內(nèi)壁上的淀積物40重新分解，淀 積物40中的氮原子(或者氫原子)與刻蝕氣體混合。因此，可以認為 增加了腔體32內(nèi)壁附近氮氣的濃度(或者氫氣的濃度)，以改進晶片 42外邊緣上的刻蝕等級。
本發(fā)明人檢測結(jié)果發(fā)現(xiàn)，如上文所述，依照常規(guī)的"合而為一" 式刻蝕方法的制備半導體器件的方法存在的問題在于，當在同一腔體 內(nèi)連續(xù)處理多個晶片時，對于后面處理的刻蝕步驟，刻蝕特性受到淀 積物的影響。因此，存在一些問題會引起在晶片之間和同一晶片內(nèi) 通孔、互連溝槽等等的刻蝕深度上的變化。
此外，依照日本特開專利公開2005-353698中所公開的制造半導 體器件的方法，當在由Cu形成的下互連上面存在SiCN膜時，在通過 刻蝕移除SiCN膜后，Cu互連被暴露。Cu互連會成為妨礙電傳導的因 素，因此這會導致例如該互連和前述的清洗氣體的氧化反應(yīng)。因此， 采用清洗氣體移除淀積物的方法尚未被釆用。
在一個實施例中，提供了一種制造半導體器件的方法，該方法包 括步驟將待處理的襯底放置于刻蝕設(shè)備中，在該待處理的襯底中包 含第一絕緣膜和第二絕緣膜的疊層膜形成在半導體襯底上或者上方， 以及在同一刻蝕設(shè)備中刻蝕該第一絕緣膜和第二絕緣膜，其中第一絕 緣膜由含氮絕緣膜組成，而第二絕緣膜由從SiOCH膜、Si02膜、甲基 i咅半硅氧烷(methyl silsesquioxane)膜、氫《咅半硅氧'烷(hydrogen silsesquioxane)膜和甲基氫倍半硅氧烷膜構(gòu)成的組中選擇的一種或多種 膜組成，在此步驟中，采用(a)包括以CxFy (x:從l到6的整數(shù)， y:從4到12的整數(shù))表示的碳氟化合物的氣體，或者(b)由該氟碳化 合物和從由02、 Ar和CO構(gòu)成的組中選擇的一種或者多種氣體組成的 混合氣體，來作為第一絕緣膜的刻蝕氣體和第二絕緣膜的刻蝕氣體。
在上述依照本發(fā)明的制造半導體器件的方法中，采用預(yù)定的膜和 預(yù)定的刻蝕氣體組合來刻蝕襯底上或者上方的待處理的疊層膜。
因此，當完成待處理的襯底的刻蝕步驟后，將另一待處理同類襯 底載入刻蝕設(shè)備中，并執(zhí)行相同的刻蝕步驟，并且可以提高半導體器 件的產(chǎn)率。亦即，由于在刻蝕步驟中減少了包括在淀積物中的氮原子
的量和氫原子的量，因此在刻蝕隨后第二待處理襯底中的第二絕緣膜 時，可以抑制氮原子和氫原子的影響?？梢砸种圃谕痪瑑?nèi)和晶片 之間通孔、互連溝槽等等的刻蝕深度的偏差，并且可改善半導體器件 的產(chǎn)率。
依照本發(fā)明，在刻蝕步驟中可以去除已經(jīng)粘附在腔體內(nèi)壁的淀積 物的影響。因此，提供制造半導體器件的方法，按此方法可以抑制晶 片之間和同一晶片內(nèi)通孔、互連溝槽等等的刻蝕深度的偏差，并且亦 可抑制互連電阻的增加和接觸電阻的增加等等。


從下面結(jié)合附圖的優(yōu)選實施例的描述中，本發(fā)明前述和其它的目 標、優(yōu)點和特征將會更清晰，在附圖中-
圖1A到1C是顯示依照實施例的半導體器件制造方法中刻蝕步驟 的剖面示意圖2A到2C是顯示依照該實施例的半導體器件制造方法中刻蝕步 驟的剖面示意圖3A和3B是顯示依照該實施例的半導體器件制造方法中刻蝕步 驟的剖面示意圖4A和4B是解釋本發(fā)明目的的示意圖5是顯示例子的結(jié)果的示意圖6A和6B是顯示依照該實施例的半導體器件制造方法中刻蝕深 度和壓力之間的關(guān)系以及晶片表面偏差和壓力之間的關(guān)系的圖表；
圖7A到7C是顯示依照該實施例的半導體器件制造方法中在一fe
刻蝕速率下晶片表面均勻性的圖表；
圖8是表示依照該實施例的半導體器件制造方法中在一定刻蝕速 率下等離子體功率和晶片表面均勻性之間的關(guān)系的表格；
圖9A到9B是示出依照該實施例的半導體器件制造方法中刻蝕深 度和偏置功率之間的關(guān)系以及晶片表面偏差和偏置功率之間關(guān)系的圖 表；以及
圖10A到IOC是示出常規(guī)刻蝕步驟中清洗步驟的剖面示意圖。 具體實施例方式
此處將參照示例性實施例對本發(fā)明進行說明。本領(lǐng)域技術(shù)人員將 認識到，采用本發(fā)明的教導可以實現(xiàn)許多替換實施例，并且本發(fā)明并 不受此處為了解釋目的而描述的實施例的限制。
在下文中，參照附圖解釋依照本發(fā)明的實施例。其中，在所有圖 中相似組件以相同參考數(shù)字表示，詳細的描述不再重復(fù)。
圖1A到3B是顯示依照本實施例的半導體器件制造方法中順序執(zhí) 行的刻蝕步驟的剖面示意圖。其中，在同一刻蝕設(shè)備中通過步驟切換 順序執(zhí)行下面的步驟。
如圖1A所示，待處理的襯底具有這樣結(jié)構(gòu)，其中包括由Cu形成 的下互連層2的互連層、第一絕緣膜(含氮阻擋膜4)和第二絕緣膜(層 間膜6和蓋帽膜8)順序疊放在半導體襯底(沒有示出)上或者上方。 通孔穿過層間膜6和蓋帽膜8形成，光刻膠膜10以掩埋上述通孔并且 同時覆蓋蓋帽膜8的方式形成。此外，在絕緣膜10上形成由Si02形成 的掩蔽膜12和抗反射膜14，而且，在其上形成具有開口 18的光刻膠 膜16，其用于形成互連溝槽。
在本實施例中，含氮阻擋膜4由SiCN膜形成。而且，層間膜6 可以由SiOCH膜、甲基倍半硅氧垸膜(MSQ)、氫倍半硅氧垸膜(HSQ)
或者甲基氫倍半硅氧垸膜(MHSQ)形成。而且，在本實施例中蓋帽膜 8和掩蔽膜12由Si02膜組成。
依照本實施例的半導體器件制造方法中，在刻蝕步驟的第一步， 如圖1A到1C所示，在用具有預(yù)定開口 18的光刻膠膜16作為掩膜的 同時，有選擇地刻蝕抗反射膜14并且還有選擇地刻蝕掩蔽膜12。
可以使用包括以CxFy (x:從l到6的整數(shù)，y:從4到12的整數(shù)) 表示的碳氟化合物(fluoroc虹bon)的氣體作為刻蝕氣體。作為以CxFy 表示的碳氟化合物，可以列出CF4、 C2F6、 C3F6、 C3F8、 C4F8、 C5F10 等。本實施例中已經(jīng)采用CF4。
在本實施例中，上述碳氟化合物和從02、 Ar和CO中選擇的一種 或者多種氣體的混合氣體可用作刻蝕氣體。
在本實施例中，當刻蝕在隨后第二個待處理襯底中的層間膜6的 時候，從抑制晶片之間和同一晶片內(nèi)通孔、互連溝槽等等的刻蝕深度 的偏差的角度，決定執(zhí)行多次的等離子刻蝕的條件。
本實施例中可具有這樣配置，其中，僅CF4或者CF4和02的混合
氣體被采用，刻蝕設(shè)備中的壓強為從25到55mTorr，等離子體功率為 從100到600 W，偏置功率為從150到450 W， 02/0 4流速為從0/100 到11/100。
在下文中將解釋刻蝕條件的細節(jié)。 壓強可配置為從25到55 mTorr。
在壓強小于25 mTorr的情況下，晶片表面上刻蝕深度的偏差變成 大約30mn或者更大，并且互連電阻的偏差增大。此外，在壓強超過
55 mTorr的情況下，各向同性刻蝕分量增加，導致通路底部處含氮阻 擋膜4的側(cè)向刻蝕(水平方向的刻蝕)，并且在隨后的用于Cu填充等 等的步驟中填充能力會惡化。因此，可以采用從25到55mTorr的條件 作為其中沒有導致含氮阻擋膜的側(cè)向刻蝕的范圍，并且可以將晶片表
面刻蝕深度的偏差抑制在可取的范圍內(nèi)。
此處，圖6A和6B顯示了作為實驗結(jié)果的刻蝕深度和刻蝕壓強之 間的關(guān)系以及晶片表面偏差和壓強之間的關(guān)系。圖6A顯示壓強和刻蝕 深度之間的關(guān)系以及壓強和刻蝕深度的最大值和最小值之差(圖中表 示為"范圍")之間的關(guān)系。圖6B顯示壓強和刻蝕深度偏差3ff之間 的關(guān)系。
等離子體功率可配置為從100到600 W。
原因在于，當?shù)入x子體的功率超過600 W時，晶片表面均勻性部 分地降低，在刻蝕通路底部處含氮阻擋膜4時的情況下，導致有缺陷 的開口。此外，當?shù)入x子體功率小于100 W時，等離子體穩(wěn)定性降低 進而良品率和產(chǎn)率降低。
此處，圖7A、 7B和7C顯示在一定刻蝕速率下晶片表面的均勻性。 圖7A顯示等離子體功率為300 W時的結(jié)果，圖7B表示等離子體功率 為400 W時的結(jié)果，圖7C顯示等離子體功率為600 W時的結(jié)果。圖 中水平軸表示在X軸或者Y軸方向上到晶片中心的距離，垂直軸表示 刻蝕速率。晶片的直徑為300mm。在水平軸上，晶片中心位置表示為
從圖中發(fā)現(xiàn)，刻蝕速率在晶片外邊緣有上升趨勢。圖8中所示表 格表示在一定刻蝕速率下等離子體功率和晶片表面均勻性(亦即，對 應(yīng)于刻蝕深度)之間的關(guān)系。在300 W到600 W的條件下，300 W時 的均勻性最為優(yōu)選。
偏置功率可配置為從150到450W。
原因在于，當偏置功率小于150 W時，降低的各向異性導致通路 底部處含氮阻擋膜4的側(cè)向刻蝕，進而使得隨后用例如Cu填充通孔的 步驟中的填充能力降低。
此外，原因還在于，當偏置功率超過450 W時，高功率離子被驅(qū) 使進入下互連2例如Cu中，并且在通路底部處含氮阻擋膜4開口后， 下互連上的氧化物質(zhì)和淀積物質(zhì)(反應(yīng)產(chǎn)物)大量淀積在下互連2上， 進而導致上和下互連之間有缺陷的連接。
此外，由于較高的偏置電壓導致溝槽深度偏差變小，因此較高的 偏置電壓對于改進互連電阻是有效的，因而，優(yōu)選使用在從150到450 W的范圍內(nèi)較高的偏置電壓，例如，大約350 W。此處，圖9A和9B 顯示刻蝕深度和偏置功率之間的關(guān)系以及晶片表面偏差和偏置功率之 間的關(guān)系，其中這些關(guān)系已經(jīng)由實驗結(jié)果獲得。圖9A顯示偏置電壓和 刻蝕深度之間的關(guān)系以及偏置電壓和刻蝕深度最大值和最小值之差 (圖中表示為"范圍")之間的關(guān)系。圖9B顯示偏置電壓和刻蝕深度 偏差3a之間的關(guān)系。
(VCF4流速可配置為從0/100到11/100。
原因在于，當流速超過11/100時，在處理含氮阻擋膜4過程中淀 積物質(zhì)減少，進而導致含氮阻擋膜中的側(cè)向刻蝕和隨后填埋例如Cu的 步驟中填埋性能降低。此處，02/CF4流速可配置為0/100，亦即可以配 置為只有CF4流動。
將解釋依照本實施例的一個例子。在該例子中，以如下條件執(zhí)行 等離子刻蝕，例如，使用CF4和02的混合氣體，壓強為45mTorr，等
離子體功率為300 W，偏置功率為150W，并且CF4: O2=50: 3 (流 速)。此處，上述等離子刻蝕的條件只是一個例子，依照本實施例的 等離子刻蝕的條件并不受上述例子的限制。對于后面描述的等離子刻 蝕條件也是如此。
隨后，如圖2A所示，通過刻蝕移除掩蔽膜12上的光刻膠膜16 和抗反射膜14，并且使用掩蔽膜12作為掩膜有選擇地刻蝕光刻膠膜 10。通過上面刻蝕使開口擴大，以形成在蓋帽膜8上光刻膠膜10中的 開口22，同時，光刻膠膜10的一部分配置為仍保留在通孔24中。
然后，如圖2B所示，通過刻蝕移除蓋帽膜8上的掩蔽膜12和一 部分光刻膠膜10，并使用上述膜作為掩膜刻蝕蓋帽膜8和層間膜6。 從而，在蓋帽膜8和層間膜6中形成互連溝槽26。
可以使用包括以CxFy (x:從1到6的整數(shù)，y:從4到12的整數(shù)) 表示的碳氟化合物的氣體作為刻蝕氣體。作為以CxFy表示的碳氟化合 物，可以列出CF4、 C2F6、 C3F6、 C3F8、 C4F8、 (:^10等等。本實施例采 用CF4。
在本實施例中，可以使用上述碳氟化合物和從02、 Ar和CO中選 擇的一種或者多種氣體的混合氣體作為刻蝕氣體。
將解釋依照本實施例一個例子。在該例子中，在如下條件下執(zhí)行 等離子刻蝕，例如，使用CF4和02的混合氣體，壓強為45mTorr，等 離子體功率為300 W,偏置功率為150W，并且CF4: O2=50: 3 (流 速)。
然后，在灰化步驟中完全移除光刻膠膜10 (圖2C)?；一襟E已 采用使用低壓功率區(qū)域的02灰化處理，采用此步驟使層間膜材料(低 K材料)不受損害。例如在日本特開專利公開2004-128313中已經(jīng)《開 了灰化處理。此外，使用蓋帽膜8和暴露于互連溝槽26下表面的層間 膜6的上表面作為掩膜，刻蝕含氮阻擋膜4。
可以使用包括以CxFy (x:從1到6的整數(shù)，y:從4到12的整數(shù)) 表示的碳氟化合物的氣體作為刻蝕氣體。作為以CxFy表示的碳氟化合 物，可以列出CF4、 C2F6、 C3F6、 C3F8、 C4F8、 QFk)等等。本實施例采 用CF4。
在本實施例中，可以使用上述碳氟化合物和從02、 Ar和CO中選 擇的一種或者多種氣體的混合氣體作為刻蝕氣體。
將解釋依照本實施例的一個例子。在該例子中，在如下條件下執(zhí) 行等離子刻蝕，例如，使用CF4和02的混合氣體，壓強為45mTorr， 等離子電壓為300 W，偏置電壓為150W，并且CF4: O2=50: 3 (流速)。
依照上述刻蝕步驟，在下互連2上形成通孔27 (圖3A)。
在完成刻蝕步驟之后，將待處理的襯底從刻蝕設(shè)備的腔體中移出， 按照以銅填充通孔27和互連溝槽26的方式形成Cu膜。同時，通過化 學機械拋光(CMP)步驟，將Cu膜配置為只留在通孔27和互聯(lián)溝槽 26中。從而，形成上互連28和通路插栓30 (圖3B)。
此外，依照本實施例執(zhí)行常規(guī)制造步驟來制造半導體器件。
此處，將待處理的襯底從刻蝕設(shè)備的腔體中移出，隨后，將另一 同類待處理襯底載入以執(zhí)行相同刻蝕處理。
在下文中，將解釋上述實施例引起的效果。
依照本實施例，采用"合而為一"式的刻蝕方法，在刻蝕步驟中 可降低氮原子的量和氫原子的量，在其中該氮原子和氫原子包括在已 經(jīng)粘附在腔體內(nèi)壁的淀積物中。從而，提供了制造半導體器件的方法， 用此方法可以抑制晶片之間和同一晶片內(nèi)通孔、互連溝槽等等的刻蝕 深度的偏差，并且可以抑制互聯(lián)電阻的增加、接觸電阻的增加等等。
此外，本實施例可有這樣配置，其中當完成待處理襯底的刻蝕步 驟之后，將另一同類待處理襯底載入刻蝕設(shè)備中，并執(zhí)行相同的刻蝕 步驟。
依照上面的實施例，可以提高半導體器件的產(chǎn)率。亦即，由于在 刻蝕步驟中包括在淀積物中的氮原子的量和氫原子的量減少，在刻蝕
在隨后第二待處理襯底中形成層間膜的SiOCH膜時，可以抑制氮原子 和氫原子的影響。因此，可以抑制通孔、互連溝槽等等的刻蝕深度的 偏差，提高半導體器件的產(chǎn)率。此外，即使包括由Si02形成的蓋帽膜 等等，也能抑制粘附在腔體內(nèi)壁的淀積物的影響，以形成如所設(shè)計的 圖案。
如上文所述，已經(jīng)參照附圖描述了依照本發(fā)明的實施例。這些是 本發(fā)明的例證。然而，可以采用上述以外的各種配置。
例如，可以采用單層膜作為第二絕緣膜，盡管解釋本實施例時第 二絕緣膜已經(jīng)配置為包括層間膜6和蓋帽膜8的疊層膜。
此外，解釋的實施例已配置包括通過灰化移除光刻膠膜的步驟。 然而，可使用相同刻蝕氣體在一個步驟中刻蝕含氮阻擋膜4和層間膜6。 從降低粘附在刻蝕設(shè)備腔體內(nèi)壁中的淀積物的量的角度，可以使用相 同的刻蝕氣體。另一方面，從易于移除含氮阻擋膜4以改善處理效率 的角度，可以改變刻蝕氣體的種類。
此外，在本實施例中已經(jīng)解釋了雙鑲嵌工藝中的刻蝕步驟，對于 在通路插栓形成工藝等等的刻蝕步驟也是如此。
而且，層間膜6可采用有機材料，并且無機材料和有機材料兩者
都可應(yīng)用為甚至多孔膜，或者甚至具有有高密度的膜。作為該有機材
料，可以列出硅的低K聚合物(SiLK)有機材料。作為多孔無機材料， 可以列出多孔MSQ膜、多孔MHSQ膜或多孔HSQ膜。采用更小的有 效介電常數(shù)的次代半導體器件或者下一代半導體器件，正朝在層間膜 中引入孔作為多孔膜的方向邁進，以實現(xiàn)更小介電常數(shù)的膜。本發(fā)明 也可應(yīng)用到上述新型層間膜，亦即，可對次代半導體器件的穩(wěn)定生產(chǎn) 作出貢獻。
類似的，次代半導體器件或者下一代半導體器件已經(jīng)采用有機材 料，因為和無機層間材料相比，有機材料通常具有更小的介電常數(shù)。 從而，本發(fā)明也可應(yīng)用到上述層間材料，亦即，可以長期實現(xiàn)低成本 穩(wěn)定生產(chǎn)。
實例
依照下面的測試方法，在下述條件下，依照圖1A到3B描述的"合 而為一"式刻蝕方法來執(zhí)行刻蝕。
<測試方法〉
*步驟(1):僅Si襯底安放在刻蝕設(shè)備腔體中，執(zhí)行圖5描述的 刻蝕氣體的等離子體產(chǎn)生。
*步驟(2):取出上述步驟(1)中使用的Si襯底，并依照圖1A 到3B描述的刻蝕步驟，在將在下面說明的條件下，刻蝕具有疊層膜的 襯底。完成直至光刻膠膜IO的灰化步驟的步驟，并證實了在晶片的中 心位置(在圖5中以"Cntr"表示)和外邊緣(外側(cè)邊緣向內(nèi)4mm的奔 置(在圖5中以"4 mm"表示))之間層間膜6的刻蝕深度存在差別?！?此 處，在層間膜6和蓋帽膜8中沒有設(shè)置類似于圖1中所示通孔的通孔
的部分中進行這些測試。結(jié)果如圖5所示。
<測試條件〉
*下互連2: Cu，
*含氮阻擋膜4: SiCN膜， *層間膜6: SiOCH膜， *蓋帽膜8: Si02， *掩蔽膜12: Si02，
*刻蝕氣體CF4和02的混合氣體，以及
*刻蝕條件
壓強45mTorr， 等離子體功率300 W， 偏置功率150 W，并且
CF4: O2 = 50: 3 (流速)。
<結(jié)果>
當在步驟(1)使用CF4/02作為刻蝕氣體時，與采用CF4/N2、 CHF3/Ar/02或者CH2F2/CF4/Ar/02的情況相比，更加抑制晶片中心部分 和外邊緣之間層間膜6 (SiOCH膜)刻蝕深度的偏差，如圖5所示。 因此，證實了當使用CF4/02作為刻蝕氣體時，由于影響隨后第二個待 處理襯底的刻蝕步驟的氮原子和氫原子沒有包括在淀積物中，因而抑 制了晶片之間和同一晶片內(nèi)通孔、互連溝槽等等刻蝕深度的偏差。此 處，當使用CF4/Ar或者CF4/CO替代CF4/02時，和采用CF4/(V瞎況一 樣，抑制了中心部分和晶片外邊緣之間層間膜6(SiOCH膜)的刻蝕深 度的偏差。
顯然本發(fā)明并不受上面實施例的限制，并可在不偏離本發(fā)明范圍 和實質(zhì)的情況下進行修改和變更。
權(quán)利要求
1.一種制造半導體器件的方法，包括步驟將待處理襯底放置在刻蝕設(shè)備中，在該襯底中包含第一絕緣膜和第二絕緣膜的疊層膜形成在半導體襯底上，并且所述第一絕緣膜和所述第二絕緣膜在同一刻蝕設(shè)備中刻蝕，其中所述第一絕緣膜由含氮膜組成，所述第二絕緣膜由從SiOCH膜、SiO2膜、甲基倍半硅氧烷膜、氫倍半硅氧烷膜和甲基氫倍半硅氧烷膜中選擇的一種或多種膜組成，以及在所述步驟中，采用(a)包括以CxFy(x從1到6的整數(shù)，y從4到12的整數(shù))表示的碳氟化合物的氣體，或者(b)由所述碳氟化合物和從O2、Ar和CO中選擇的一種或者多種氣體組成的混合氣體，來作為用于所述第一絕緣膜的刻蝕氣體和用于所述第二絕緣膜的刻蝕氣體。
2. 根據(jù)權(quán)利要求l所述的制造半導體器件的方法，其中 在完成所述刻蝕步驟之后，將另一同類待處理襯底載入所述刻蝕設(shè)備，并執(zhí)行與所述刻蝕步驟相同的步驟。
3. 根據(jù)權(quán)利要求l所述的制造半導體器件的方法，其中 在所述步驟中，在如下條件下在所述同一刻蝕設(shè)備中，刻蝕所述第一絕緣膜和所述第二絕緣膜所述刻蝕設(shè)備中的壓強25到55mTorr; 等離子體功率100到600 W; 偏置功率150到450 W;并且以02氣/碳氟化合物氣體表示的流速0/100到11/100。
4. 根據(jù)權(quán)利要求1所述的制造半導體器件的方法，其中 所述碳氟化合物為CF4。
5.根據(jù)權(quán)利要求l所述的制造半導體器件的方法，其中 所述第一絕緣膜由SiCN膜組成。
全文摘要
提供了一種半導體器件制造方法以控制晶片間和晶片內(nèi)互連電阻、接觸電阻的增加等。該半導體器件制造方法包括步驟將待處理襯底放置在刻蝕設(shè)備中，該襯底中包含第一絕緣膜和第二絕緣膜的疊層膜形成在半導體襯底上或者上方，并且第一絕緣膜和第二絕緣膜在同一刻蝕設(shè)備中刻蝕，其中第一絕緣膜由含氮膜組成，第二絕緣膜由從SiOCH膜、SiO₂膜、甲基倍半硅氧烷膜、氫倍半硅氧烷膜和甲基氫倍半硅氧烷膜中選擇的一種或多種膜組成，其中采用(a)包括以C_xF_y(x從1到6的整數(shù)，y從4到12的整數(shù))表示的碳氟化合物的氣體，或者(b)該碳氟化合物和從O₂、Ar和CO中選擇的一種或者多種氣體的混合氣體，作為第一絕緣膜的刻蝕氣體和第二絕緣膜的刻蝕氣體。
文檔編號H01L21/02GK101174565SQ20071014718
公開日2008年5月7日 申請日期2007年8月30日 優(yōu)先權(quán)日2006年8月30日
發(fā)明者南部英高 申請人:恩益禧電子股份有限公司