專利名稱：半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝，和特別地涉及一種半導(dǎo)體封裝及其制造方 法，其能夠輕松地供應(yīng)電能而不增加電能供應(yīng)所需要的墊片的數(shù)量。
背景技術(shù)：
最新的半導(dǎo)體器件，例如動態(tài)隨機(jī)存取存儲器(DRAM)已經(jīng)制造成具 有高密度和高速度。更高速度和性能的芯片需要低電壓的運(yùn)行特性從而減小 所用電能的量和源于所用電能的量所產(chǎn)生的熱量。然而，為了滿足這些特性，需要更大量的墊片用于電能供應(yīng)。在芯片內(nèi) 增加墊片的數(shù)量的能力是有限的且這使得整個芯片的尺寸更大，導(dǎo)致提高了 產(chǎn)品成本。更高速度和性能的最新的半導(dǎo)體芯片需要更大量的墊片用于電能供應(yīng)， 且這些墊片必須只能形成于在裝配工藝中能夠引線4建合的特定的位置上。然 而，為了在特定位置容納更大量的墊片，芯片的尺寸必然會增長。這造成產(chǎn) 品成本的增加。此外，在典型的DRAM器件中，采用具有窗口的基板，墊片布置在中 心部分以制造成為芯片上板(board on chip, BOC )型的封裝。由于電能經(jīng)由 連接到在中心部分的墊片的金屬線供應(yīng)到芯片的邊緣部分，所以很難供應(yīng)足 夠的電能。另外，由于采用精密工藝制造半導(dǎo)體芯片，對于墊片的尺寸、數(shù)量和節(jié) 距的方案受到很大的限制。由于工藝的限制，對于用于封裝半導(dǎo)體芯片的引 線框架或基板的節(jié)距是很大的。因此，雖然在半導(dǎo)體芯片上形成了足夠數(shù)量 的墊片以供應(yīng)電能，但是由于墊片的節(jié)距和引線框架的節(jié)距之間的差異不可 能經(jīng)由引線連接所有的墊片。此外，由于為了準(zhǔn)備附加的電能或信號引線，整個半導(dǎo)體芯片必須重新 設(shè)計或附加的金屬？ 1線必須經(jīng)由Fab工藝形成，牽涉了許多時間和成本。發(fā)明內(nèi)容本發(fā)明的實施例涉及一種半導(dǎo)體封裝，其在不增加芯片尺寸的情況下能夠達(dá)到低電壓特性。進(jìn)而，本發(fā)明的實施例涉及一種能夠供應(yīng)足夠電能的半導(dǎo)體封裝。 此外，本發(fā)明的實施例提供一種盡管保證了低電壓特性也能夠縮減生產(chǎn)時間和成本的半導(dǎo)體封裝。依照本發(fā)明的一個實施例，半導(dǎo)體封裝可包括具有安置在中心部分包 括用于電能供應(yīng)的墊片的多個墊片以及安置成暴露在外面的內(nèi)部引線的半 導(dǎo)體芯片；形成在半導(dǎo)體芯片上的絕緣膜從而暴露用于電能供應(yīng)的墊片和內(nèi) 部引線；和形成在絕緣膜上的再分配線從而在用于電能供應(yīng)的墊片的暴露的 部分和內(nèi)部引線之間相連才姿。用于電能供應(yīng)的墊片的數(shù)量至少為二，和暴露的內(nèi)部引線至少為一。 內(nèi)部引線和再分配線全部互相連接，至少一條內(nèi)部引線和再分配線分別 暴露出來。再分配線由金屬膜組成，且金屬膜形成有Au層或具有形成在其上的Au 的Cu/Ni/Au、 Cu/Au和Ni/Au中任一合金層。半導(dǎo)體封裝還包括形成在絕緣膜和再分配線上的覆蓋膜從而暴露再分 配線的一部分和電能供應(yīng)4t合墊片。依照本發(fā)明的另一實施例，半導(dǎo)體封裝的制造方法包括如下步驟在半 導(dǎo)體芯片上形成絕緣膜，該半導(dǎo)體芯片具有安置在中心部分的包括用于電能 供應(yīng)的墊片的多個墊片和安置成暴露在外面的內(nèi)部引線；通過刻蝕絕緣膜暴 露用于電能供應(yīng)的墊片和一部分內(nèi)部引線；和在絕緣膜上形成再分配線從而 在用于電能供應(yīng)的墊片和內(nèi)部引線的暴露的部分之間相連接。經(jīng)由再分配線連接的用于電能供應(yīng)的墊片和暴露的內(nèi)部引線中每個的 數(shù)量至少為一。以一種方式形成再分配線從而在暴露的內(nèi)部引線和再分配線之間相連 接，該暴露的內(nèi)部引線和再分配線的數(shù)量分別至少為一。 形成再分配線的步驟經(jīng)由電解鍍覆工藝而進(jìn)行。采用電解鍍覆工藝形成再分配線的步驟包括如下步驟在鈍化膜上形成 種子金屬膜，包括用于供應(yīng)電能的暴露的墊片和內(nèi)部引線的暴露的部分；在 種子金屬膜上形成掩模圖形從而選擇性地暴露再分配線形成區(qū)域；在暴露的種子金屬膜上鍍覆金屬膜；和除去掩模圖形和掩模圖形下面的一部分種子金屬膜。掩模圖形形成光敏膜圖形。金屬膜形成有Au或具有形成在其上的Au的Cu/Ni/Au、 Cu/Au和Ni/Au 中任一合金層。從而暴露再分配線的一部分和電能供應(yīng)4建合墊片中的每一個的步驟。半導(dǎo)體封裝的制造方法還包括在形成覆蓋膜之后背研磨半導(dǎo)體芯片的背表面的步驟。半導(dǎo)體封裝的制造方法在晶片級進(jìn)行形成絕緣膜的步驟至背研磨半導(dǎo) 體芯片的背表面的步驟。半導(dǎo)體封裝的制造方法還包括在晶片級背研磨半導(dǎo)體的背表面之后在 芯片級劃片的步驟。


圖1為說明與本發(fā)明的一個實施例一致的半導(dǎo)體封裝的平面圖。 圖2A至2E為說明與本發(fā)明的一實施例一致的半導(dǎo)體封裝的制造方法 的工藝步驟的橫截面圖。
具體實施方式
依照本發(fā)明的優(yōu)選的實施例，暴露了形成在半導(dǎo)體芯片上的 一部分內(nèi)部 引線，在晶片級用來互相連接暴露的內(nèi)部引線和用于電能供應(yīng)的墊片的再分 配線通過再分配線工藝形成，且此后可進(jìn)行熟知的封裝工藝。由于電能能經(jīng)由再分配線直接供應(yīng)到內(nèi)部引線，所以不必增加墊片的數(shù) 量用于電能供應(yīng)。因此，依照本發(fā)明的半導(dǎo)體芯片能夠為高速度和高性能且 具有低電壓特性，而沒有為了電能供應(yīng)增加墊片的數(shù)量引起增加芯片的尺 寸。此外，由于本發(fā)明允許電能經(jīng)由再分配線供應(yīng)到邊緣部分中的內(nèi)部引 線，和不供應(yīng)到金屬線，所以供應(yīng)足夠的電能變?yōu)榭赡?。另外，與用于鍵合引線的鍵合墊片形成時不同，由于本發(fā)明不需要限制 內(nèi)部引線暴露的部分的尺寸，所以能夠輕松的供應(yīng)電能。此外，由于不需要重新設(shè)計整個半導(dǎo)體芯片或為了供應(yīng)電能經(jīng)由Fab工 藝形成分離的金屬引線，利用本發(fā)明可防止生產(chǎn)時間和成本的增加。圖1為說明與本發(fā)明的一實施例一致的半導(dǎo)體封裝的平面圖。參考圖1 將具體描述半導(dǎo)體封裝。如圖l所示，半導(dǎo)體芯片包括100包括多個鍵合墊片102和引線104, 該鍵合墊片102包括用于電能供應(yīng)的墊片102a。包括用于電能供應(yīng)的墊片 102a的多個鍵合墊片102在半導(dǎo)體芯片100的中心部分布置成一行或兩行。 用于電能供應(yīng)的墊片102a的數(shù)量至少為二。在芯片生產(chǎn)工藝中，形成引線 104以布置在例如半導(dǎo)體芯片IOO內(nèi)的邊緣部分，且引線的數(shù)量至少為一。半導(dǎo)體芯片IOO具有形成在其表面上的鈍化膜106,以及形成鈍化膜以 暴露包括用于電能供應(yīng)的墊片102a的鍵合墊片102和內(nèi)部引線104。絕緣膜IIO形成在半導(dǎo)體芯片100的鈍化膜106上，以露出包括用于電 能供應(yīng)的墊片102a的多個鍵合墊片102和內(nèi)部引線104的一部分。此外，再分配線120形成在絕緣膜IIO上，從而相互連接內(nèi)部引線104 的暴露的部分和用于電能供應(yīng)的墊片102a。再分配線120通過電解鍍覆工藝 形成，并且負(fù)責(zé)傳輸經(jīng)由用于電能供應(yīng)的墊片102a提供的電能到內(nèi)部引線 104。形成該再分配線120從而在分別數(shù)量至少為一的內(nèi)部引線104和用于 電能供應(yīng)的墊片102a之間相連接。再分配線由金屬膜組成，例如Au膜或具 有安置在其上的Au的Cu/Ni/Au、 Cu/Au和Ni/Au中任一合金膜。雖然沒有示出，覆蓋膜形成在其上形成了再分配線120的絕緣膜110上 以保護(hù)再分配線120。形成覆蓋膜以暴露包括用于電能供應(yīng)的墊片102a的鍵 合墊片102和一部分再分配線120。此外，如上所述的半導(dǎo)體芯片IOO貼裝在例如具有包括電極終端和球焊 盤的電路圖形的基板上，基板的電極終端和包括用于電能供應(yīng)的墊片102a 的鍵合墊片102經(jīng)由金屬線鍵合，包括金屬線的半導(dǎo)體芯片IOO的上表面用 壓模材料密封，且焊料球貼裝到在基板的底表面上的球焊盤上從而作為外部 連接終端，由此形成半導(dǎo)體封裝。依照本發(fā)明的一實施例的半導(dǎo)體封裝，通過經(jīng)由再分配線連接用于電能 供應(yīng)的墊片和內(nèi)部引線，能夠允許電能更輕松的供應(yīng)到半導(dǎo)體芯片而不增加 用于電能供應(yīng)的墊片的數(shù)量，由此制造具有低電壓特性的半導(dǎo)體芯片。在下文中，參考圖2A至2E將描述上面提到的依照本發(fā)明的一實施例的半導(dǎo)體封裝的制造方法。參考圖2A，提供了半導(dǎo)體芯片100,其具有安置在其中心部分中的包括 用于電能供應(yīng)的墊片102a的多個鍵合墊片和安置在內(nèi)部邊緣的內(nèi)部引線 104，和具有形成在其表面上的鈍化膜106從而暴露電能供應(yīng)鍵合墊片102a。 通過刻蝕半導(dǎo)體芯片IOO表面上的鈍化膜106暴露內(nèi)部引線104。參考圖2B，在半導(dǎo)體芯片100的鈍化膜106上形成絕緣膜110之后， 包括用于電能供應(yīng)的墊片102a的多個鍵合墊片以及內(nèi)部引線104通過刻蝕 絕緣膜110而允許暴露出來。參考圖2C,種子金屬膜122形成在半導(dǎo)體芯片100的鈍化膜106上以 用于電鍍覆蓋，包括暴露的電能供應(yīng)鍵合墊片102a和內(nèi)部引線104。此后， 掩模圖形124形成在種子金屬膜122上從而只選擇性的暴露再分配線形成區(qū) 域。掩模圖形124優(yōu)選地為經(jīng)由光刻工藝形成的光敏膜圖形。參考圖2D,經(jīng)由電解鍍覆工藝，金屬膜126鍍覆在種子金屬膜122的 暴露的部分。金屬膜126形成有Au的單一膜或具有形成在最上層上的Au 的Cu/Ni/Au、 Cu/Au和Ni/Au中任一合金膜。參考圖2E,通過除去掩模圖形和在掩模圖形之下的一部分種子金屬122 形成再分配線120，以相互連接所有用于電能供應(yīng)的墊片102和內(nèi)部引線 104。此后，形成覆蓋膜(未顯示)以暴露用于電能供應(yīng)的墊片102a和在絕 緣膜110上的一部分再分配線120。隨后，雖然未示出，通過背研磨形成有覆蓋膜130的半導(dǎo)體芯片100的 背表面減小了半導(dǎo)體芯片IOO的厚度。接著，半導(dǎo)體芯片將貼裝到基板上。 基板的電極終端和包括用于電能供應(yīng)的墊片102a的多個鍵合墊片102經(jīng)由 金屬線彼此連接。然后，包括金屬線的半導(dǎo)體芯片IOO的上表面填充有壓模 材料，且焊料球貼裝到基板的底表面從而作為外部連接終端，由此完成制造 半導(dǎo)體封裝。所有暴露內(nèi)部引線的步驟、形成絕緣膜的步驟和背研磨(back-grinding) 半導(dǎo)體芯片的背表面的步驟都在晶片級進(jìn)行。然后在晶片級背研磨 (back-grinding)半導(dǎo)體芯片的背表面之后在芯片級進(jìn)行劃片的步驟。由于本發(fā)明在經(jīng)由制造的半導(dǎo)體芯片的晶片級工藝形成再分配線從而 在鍵合塾片和內(nèi)部引線之間連接起來的狀態(tài)下進(jìn)行隨后的封裝工藝，所以可 輕松的提供具有低電壓特性的半導(dǎo)體封裝。此外，由于本發(fā)明能經(jīng)由再分配線直接供應(yīng)電能到內(nèi)部引線，所以可防 止芯片尺寸的增加。而且，由于電能能直接供應(yīng)到內(nèi)部引線，所以本發(fā)明能供應(yīng)足夠的電能。 另外，整個半導(dǎo)體芯片不需要進(jìn)行再設(shè)計或不需要為了供應(yīng)電能的目的經(jīng)由Fab工藝形成分離的金屬線，由此防止用于半導(dǎo)體芯片的生產(chǎn)時間和成 本的增加。雖然已經(jīng)描述了本發(fā)明的特定的實施例用于說明效果，然而本領(lǐng)域的一 般技術(shù)人員可以理解在不脫離由權(quán)利要求所界定的本發(fā)明的精神和范圍的 情況下，可以作出各種》l"改、添加和替換。本申請要求于2007年6月20日提交的韓國專利申請?zhí)?0-2007-0060261 的優(yōu)選權(quán)，其在此全文引用作為參考。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括半導(dǎo)體芯片，具有安置在中心部分包括用于電能供應(yīng)的墊片的多個墊片以及暴露在該半導(dǎo)體芯片外面的內(nèi)部引線；形成在該半導(dǎo)體芯片上的絕緣膜，從而暴露所述用于電能供應(yīng)的墊片和該內(nèi)部引線；和形成在該絕緣膜上的再分配線，從而在所述用于電能供應(yīng)的墊片的暴露的部分和暴露的內(nèi)部引線之間相連接。
2. 如權(quán)利要求1的半導(dǎo)體封裝，其中用于電能供應(yīng)的墊片的數(shù)量至少為 二，和該暴露的內(nèi)部引線至少為一。
3. 如權(quán)利要求2的半導(dǎo)體封裝，其中該暴露的內(nèi)部引線和再分配線全部 互相連接，至少 一條該內(nèi)部引線和再分配線分別暴露出來。
4. 如權(quán)利要求1的半導(dǎo)體封裝，其中該再分配線由金屬膜組成。
5. 如權(quán)利要求4的半導(dǎo)體封裝，其中該金屬膜形成有Au膜或具有形成 在其上的Au的Cu/Ni/Au、 Cu/Au和Ni/Au中任一合金膜。
6. 如權(quán)利要求1的半導(dǎo)體封裝，還包括形成在該絕緣膜上的覆蓋膜從而 暴露一部分該再分配線和暴露電能供應(yīng)鍵合墊片。
7. —種半導(dǎo)體封裝的制造方法，包括如下步驟在半導(dǎo)體芯片上形成絕^彖力菱，該半導(dǎo)體芯片具有安置在中心部分的包括 用于電能供應(yīng)的墊片的多個墊片和暴露在該半導(dǎo)體芯片外面的內(nèi)部引線； 通過刻蝕該絕緣膜暴露所述用于電能供應(yīng)的墊片和一部分該內(nèi)部引線；和在該絕緣膜上形成再分配線從而在暴露的用于電能供應(yīng)的墊片和該內(nèi) 部引線的暴露的部分之間相連接。
8. 如權(quán)利要求7的半導(dǎo)體封裝的制造方法，其中經(jīng)由該再分配線連接的 所述用于電能供應(yīng)的墊片和暴露的內(nèi)部引線中每個的數(shù)量至少為一。
9. 如權(quán)利要求8的半導(dǎo)體封裝的制造方法，其中以一種方式形成該再分 配線，從而在暴露的內(nèi)部引線和所述再分配線之間相連接，該暴露的內(nèi)部引 線和再分配線的數(shù)量分別至少為一。
10. 如權(quán)利要求7的半導(dǎo)體封裝的制造方法，其中形成該再分配線的步驟經(jīng)由電解鍍覆工藝而進(jìn)行。
11. 如權(quán)利要求10的半導(dǎo)體封裝的制造方法，其中采用該電解鍍覆工藝 形成該再分配線的步驟包括如下步驟在貼裝到半導(dǎo)體芯片的鈍化膜上形成種子金屬膜，包括在暴露的用于供應(yīng)電能的墊片和該內(nèi)部引線的暴露的部分上；在該種子金屬膜上形成掩模圖形從而暴露再分配線形成區(qū)域； 在該種子金屬膜的暴露的部分上鍍覆該金屬膜；和 除去該掩模圖形和該掩才莫圖形下面的一部分該種子金屬膜。
12. 如權(quán)利要求11的半導(dǎo)體封裝的制造方法，其中該掩模圖形形成光敏 膜圖形。
13. 如權(quán)利要求11的半導(dǎo)體封裝的制造方法，其中該金屬膜形成有Au 或具有形成在其上的Au的Cu/Ni/Au、 Cu/Au和Ni/Au的4壬一種合金膜。
14. 如權(quán)利要求7的半導(dǎo)體封裝的制造方法，還包括在該絕緣膜上形成 覆蓋膜從而暴露該再分配線的一部分和電能供應(yīng)鍵合墊片中每一個的步驟。
15. 如權(quán)利要求14的半導(dǎo)體封裝的制造方法，還包括在形成該覆蓋膜之 后背研磨該半導(dǎo)體芯片的背表面的步驟。
16. 如權(quán)利要求15的半導(dǎo)體封裝的制造方法，其中形成該絕緣膜的步驟 至背研磨該半導(dǎo)體芯片的該背表面的步驟是在晶片級進(jìn)行的。
17. 如權(quán)利要求16的半導(dǎo)體封裝的制造方法，還包括在晶片級背研磨該 半導(dǎo)體的該背表面之后在芯片級劃片的步驟。
全文摘要
本發(fā)明涉及一種半導(dǎo)體封裝及其制造方法，能夠輕松地供應(yīng)電能而不增加用于電能供應(yīng)的墊片的數(shù)量。半導(dǎo)體封裝可包括具有安置在中心部分包括用于電能供應(yīng)的墊片的多個墊片以及安置成暴露在外面的內(nèi)部引線的半導(dǎo)體芯片；形成在半導(dǎo)體芯片上的絕緣膜從而暴露用于電能供應(yīng)的墊片和內(nèi)部引線；和形成在絕緣膜上的再分配線從而在用于電能供應(yīng)的墊片的暴露的部分和內(nèi)部引線之間相連接。
文檔編號H01L23/482GK101330064SQ200710149058
公開日2008年12月24日 申請日期2007年9月7日 優(yōu)先權(quán)日2007年6月20日
發(fā)明者韓權(quán)煥 申請人:海力士半導(dǎo)體有限公司