專利名稱：：芯片封裝載板及其凸塊焊盤結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于一種線路板(circuitboard),且特別是有關(guān)于一種芯片佳于裝載々反(chippackagecarrier)以及其凸塊彈盤結(jié)構(gòu)(bumppadstructure)。
背景技術(shù)：
：現(xiàn)今的半導(dǎo)體科技發(fā)達(dá)，許多芯片(chip)內(nèi)具有大量且高密度排列的晶體管(transistor)元件及許多配置在芯片表面上的焊盤(pad)。為了能使用這些芯片，這些芯片必須封裝于芯片封裝載板(chipcarrier)上。根據(jù)現(xiàn)行的芯片封裝的方式，芯片封裝載板通?？煞譃橐€鍵合封裝載*反(WireBondingpackagecarrier)、巻線自動4建合封裝載4反(TapeAutomatedBondingpackagecarrier,TABpackagecarrier)以及倒裝芯片封裝載才反(FlipChippackagecarrier)。其中，倒裝芯片封裝載板因為能封裝高焊盤數(shù)的芯片而廣泛地應(yīng)用于半導(dǎo)體的封裝領(lǐng)域中。圖1A是習(xí)知一種倒裝芯片封裝載板的俯視示意圖，而圖1B是圖IA中沿線I-I剖面的剖面示意圖。請同時參閱圖1A與圖1B，習(xí)知倒裝芯片封裝載板100包括一樹脂層110、多個凸塊焊盤結(jié)構(gòu)120(圖1A與圖IB皆繪示兩個)、一導(dǎo)線(trace)130以及一防焊層140。樹脂層110的表面110a具有多個盲孔B1(圖1B繪示兩個)，而這些凸塊焊盤結(jié)構(gòu)120分別配置于這些盲孔B1中。各個凸塊焊盤結(jié)構(gòu)120具有一芯片焊盤122與一金屬柱124，其中這些芯片焊盤122分別連接于這些金屬柱124的頂面124a，且各個芯片焊盤122的面積大于各個頂面124a的面積。也就是說，同一個凸塊焊盤結(jié)構(gòu)120中，芯片焊盤122的邊緣會凸出于金屬柱124的側(cè)壁(如圖IB所示的X處)。防焊層140配置于樹脂層110上，并局部覆蓋各個芯片焊盤122。有關(guān)倒裝芯片封裝載板100的規(guī)格，一般而言，目前這些芯片焊盤122之間的間距P1大約在180微米至200微米，而各個芯片焊盤122的直徑R1約在130微米至14(H毀米。導(dǎo)線130的線寬Wl約在18農(nóng)i米至20微米之間，而導(dǎo)線130與芯片焊盤122之間的間隔距離Sl也約在18微米至20微米之間。然而，現(xiàn)在芯片的焊盤的密度越來越高，一旦此間距Pl有必要縮小到1S0微米以下，以使倒裝芯片封裝載板100能夠封裝芯片時，將會增加制作導(dǎo)線130的難度。請參閱圖1A,舉例而言，在間距P1等于150微米，而各個芯片焊盤122的直徑R1為120微米的條件下，相鄰兩個芯片焊盤122之間的間隔距離Gl為30微米。在間隔距離Gl為30微米的條件下，導(dǎo)線130的線寬Wl以及間隔距離Sl必須都要等于IO微米。如此，導(dǎo)線130才能配置于相鄰兩個芯片焊盤122之間。以目前導(dǎo)線130的線寬Wl以及間隔距離Sl通常所能達(dá)到的最小極限值為15微米。一旦線寬Wl與間隔距離Sl小于15微米的話，不但制作導(dǎo)線130難度增加，同時也會降低倒裝芯片封裝載板100的產(chǎn)出成品率(yield)。
發(fā)明內(nèi)容本發(fā)明提供一種凸塊焊盤結(jié)構(gòu)，適用于封裝具有高焊盤密度的芯片。本發(fā)明提供一種芯片封裝載板，用以承載芯片。本發(fā)明提供一種凸塊焊盤結(jié)構(gòu)，其配置于一芯片封裝載板的介電層中。凸塊焊盤結(jié)構(gòu)包括導(dǎo)電柱以及焊盤。導(dǎo)電柱配置于介電層的表面下的盲孔中，且導(dǎo)電柱具有一端面，其中端面切齊介電層的表面。焊盤位于端面上，并連接導(dǎo)電柱。焊盤具有一相對于端面的底面，且底面的面積相當(dāng)于端面的面積。在本發(fā)明的一實施例中，上述的導(dǎo)電柱與焊盤為一體成型。在本發(fā)明的一實施例中，上述的底面與端面完全重疊。在本發(fā)明的一實施例中，上述的焊盤的直徑介于20微米至IOO微米。本發(fā)明另提供一種芯片封裝載板，包括介電層與至少一上述的凸塊焊盤結(jié)構(gòu)。介電層具有一表面以及至少一位于表面下的盲孔，而凸塊焊盤結(jié)構(gòu)的導(dǎo)電柱配置于盲孔中，且導(dǎo)電柱的端面切齊介電層的表面。在本發(fā)明的一實施例中，上述的芯片封裝載板，還包括覆蓋介電層的表面的圖案化保護(hù)層，其具有至少一完全暴露焊盤之開口。在本發(fā)明的一實施例中，上述的芯片封裝載板，還包括兩個凸塊焊盤結(jié)構(gòu)以及配置于介電層的表面上的導(dǎo)線，且介電層還具有兩個盲孔，其中這些凸塊焊盤結(jié)構(gòu)的這些導(dǎo)電柱分別配置于這些盲孔中，而導(dǎo)線位于這些凸塊焊盤結(jié)構(gòu)之間。在本發(fā)明的一實施例中，上述這些凸塊焊盤結(jié)構(gòu)的這些焊盤的間距等于或小于200樣史米。在本發(fā)明的一實施例中，上述各個焊盤的直徑介于20微米至100微米。在本發(fā)明的一實施例中，上述的導(dǎo)線的線寬介于5微米至50微米。相較于習(xí)知技術(shù)而言，本發(fā)明的凸塊焊盤結(jié)構(gòu)具有較小面積的焊盤。因此，當(dāng)相鄰兩焊盤之間的間距縮短至150微米，甚至縮短至150微米以下時，本發(fā)明仍可以配置導(dǎo)線于相鄰兩焊盤之間，而且本發(fā)明的芯片封裝載板適用于封裝具有高焊盤密度的芯片。為讓本發(fā)明之上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式，作詳細(xì)說明如下。圖1A是習(xí)知一種倒裝芯片封裝載板的俯視示意圖。圖1B是圖1A中沿線I-I剖面的剖面示意圖。圖2A是本發(fā)明一實施例的一種芯片封裝載板的俯視示意圖。圖2B是圖2A中沿線J-J剖面的剖面示意圖。圖2C是本發(fā)明一實施例的另一種芯片封裝載板的剖面示意圖。圖3A至圖3G是本發(fā)明一實施例的芯片封裝載板的制作過程的剖面示意圖。主要元件符號說明20:基板21:介電材料層22:種子層100:倒裝芯片封裝載板110:樹脂層110a、210a:表面120、220、220，:凸塊焊盤結(jié)構(gòu)122:芯片焊盤124:金屬柱124a:頂面130:導(dǎo)線140:防焊層200、200，:芯片封裝載板210:介電層222、222':焊盤222a、222a，底面224、224，導(dǎo)電柱224a、224a':端面230:導(dǎo)線240:圖案化保護(hù)層242、262a:開口250:線路基板252:圖案導(dǎo)電層260:圖案化防鍍層262b:開槽Bl、B2:盲孔Gl、Sl、S2:間隔距離Hl、0:口徑H2:上孔徑L:對準(zhǔn)距離Pl、P2:間距Rl、R2:直徑Wl、W2:線寬具體實施例方式圖2A是本發(fā)明一實施例的一種芯片封裝載板的俯視示意圖，而圖2B是圖2A中沿線J-J剖面的剖面示意圖。請同時參閱圖2A與圖2B,芯片封裝載板200包括一介電層210以及二個凸塊焊盤結(jié)構(gòu)220。介電層210具有一表面210a以及兩個4立于表面210a下的盲孔B2,而介電層210的材質(zhì)包括樹脂、粘膠片(prepreg)或其他適當(dāng)?shù)慕^緣材料。這些凸塊焊盤結(jié)構(gòu)220分別配置于這些盲孔B2內(nèi)，而各個凸塊焊盤結(jié)構(gòu)220包括一導(dǎo)電柱224與一焊盤222,其中導(dǎo)電柱224與焊盤222連接。這些導(dǎo)電柱224分別配置在這些盲孔B2內(nèi)，且各個導(dǎo)電柱224具有一端面224a。這些導(dǎo)電柱224的端面224a與介電層210的表面210a切齊。此外，這些導(dǎo)電柱224亦分別填滿這些盲孔B2。這些焊盤222分別位在這些導(dǎo)電柱224的端面224a上，且各個焊盤222具有一相對于端面224a的底面222a。詳細(xì)而言，這些焊盤222的底面222a分別與這些導(dǎo)電柱224的端面224a貼合。此外，端面224a的面積相當(dāng)于底面222a的面積。然而，實際上，各個端面224a的面積是實質(zhì)上相等于所對應(yīng)的底面222a的面積。詳言之，在制作凸塊焊盤結(jié)構(gòu)220的過程中，端面224a的面積與底面222a的面積會因為工藝上的誤差而產(chǎn)生些許的差異，而這種差異亦屬于本發(fā)明所涵蓋的范疇。另外，在本發(fā)明的其中一實施例中，在同一個凸塊焊盤結(jié)構(gòu)220中，底面222a與端面224a二者的面積與形狀皆可以完全相同。因此，同一個焊盤222的底面222a與其所對應(yīng)的端面224a可以完全重疊，如圖2B所示。這些焊盤222用以承載芯片，且芯片藉由這些焊盤222得以與芯片封裝載板200電性連接。詳細(xì)而言，芯片可以藉由倒裝芯片的方式連接這些焊盤222。當(dāng)然，芯片亦可以用引線鍵合或巻線自動接合的方式連接這些焊盤222。此外，這些焊盤222可以直接承載芯片或承載已封裝完成的芯片封裝體(chippackage)。因此，本實施例的芯片封裝載板200可以作為封裝芯片之用的一階封裝基板或是承載芯片封裝體的二階線路載板。在本實施例中，芯片封裝載板200還包括至少一導(dǎo)線230。導(dǎo)線230配置于介電層210的表面210a上，且導(dǎo)線230位于這些焊盤222之間。導(dǎo)線230具有一線寬W2，且線寬W2的大小可以等于5微米，或5微米以上及50孩史米以下。芯片封裝載板200還可包括一圖案化保護(hù)層240,其保護(hù)導(dǎo)線230免于損傷，而圖案化保護(hù)層240具有至少一個開口242。在圖2A與圖2B所示的實施例中，圖案化保護(hù)層240具有兩個開口242，且這些開口242完全暴露出這些焊盤222。其次，圖案化保護(hù)層240的材質(zhì)可以包括防焊漆(soldermask)、防焊千膜或其他防焊材料。因此，從圖2B來看，芯片封裝載板200的圖案化保護(hù)層240可以是非防焊層定義(NoneSolderMaskDefined,NSMD)。另外，芯片封裝載板200還可包括一線路基板250,而介電層210配置于線路基板250上。線路基板250具有一圖案導(dǎo)電層252與內(nèi)部線路(未繪示)，其中圖案導(dǎo)電層252與這些凸塊焊盤結(jié)構(gòu)220的導(dǎo)電柱224連接。芯片藉由這些凸塊焊盤結(jié)構(gòu)220、圖案導(dǎo)電層250以及內(nèi)部線路得以電性連接至印刷電路板或其他線路板，例如母板(motherboard)。請參閱圖2A，這些焊盤222之間存有一間距P2，而各個焊盤222具有一直徑R2。各個圖案化保護(hù)層240的開口242具有一口徑O,且其中一開口242與其對應(yīng)的焊盤222之間存有兩個對準(zhǔn)距離L，其中這些對準(zhǔn)距離L的平均值為口徑0與直徑R2的差值的一半，即對準(zhǔn)距離L的平均值滿足條件L=(0-R2)/2。導(dǎo)線230具有一線寬W2,且導(dǎo)線230與其中一焊盤222之間存有一間隔距離S2。有關(guān)芯片封裝載板200的規(guī)格，即上述的間距P2、直徑R2、口徑O、對準(zhǔn)距離L的平均值、線寬W2以及間隔距離S2六者的大小，如以下表一所示。然而，在此特別強(qiáng)調(diào)，表一中所陳列的數(shù)據(jù)并非用以限定本發(fā)明，任何熟習(xí)此項技術(shù)之人士在參照本發(fā)明之后，當(dāng)可對其參數(shù)或設(shè)定作適當(dāng)?shù)母鼊樱┢淙詰?yīng)屬于本發(fā)明的范疇內(nèi)?！幢硪弧?lt;table>tableseeoriginaldocumentpage9</column></row><table>由表一可以看出，在這些焊盤222的間距P2為150微米，而各個焊盤222的直徑R2為70微米的條件下，導(dǎo)線230的線寬W2可以是18微米，而間隔距離S2為16^f效米。因此，導(dǎo)線230的線寬W2以及間隔距離S2皆大于目前的最小極限值15微米。相較于習(xí)知技術(shù)而言，在這些焊盤222之間的間距P2為150微米的情況下，導(dǎo)線230可以較容易地制作于這些焊盤222之間，且芯片封裝載板200具有較高的成品率。雖然表一所示的各個焊盤222的直徑R2為70微米，但是在本實施例中，各個焊盤222的直徑R2可以是介于20微米至100微米之間。因此，表一所示的直徑R2僅供參考及舉例說明，并非限定焊盤222的直徑R2的大小。值得一提的是，圖2A與圖2B所示的芯片封裝載板200包括兩個凸塊焊盤結(jié)構(gòu)220，但在其他未繪示的實施例中，芯片封裝載板200也可以只包括一個、三個或三個以上的凸塊焊盤結(jié)構(gòu)220。因此，在此強(qiáng)調(diào)，圖2A與圖2B所示的凸塊焊盤結(jié)構(gòu)220的數(shù)量僅為舉例說明，并非限定本發(fā)明。圖2C是本發(fā)明一實施例的另一種芯片封裝載板的剖面示意圖。請參閱圖2C,圖2C的芯片封裝載板200，包括介電層210以及兩個凸塊焊盤結(jié)構(gòu)220，，其中各個凸塊焊盤結(jié)構(gòu)220，包括焊盤222，與導(dǎo)電柱224'。焊盤222'與導(dǎo)電柱224，連接，且導(dǎo)電柱224，的端面224a，與焊盤222，的底面222a，部分重疊。也就是說，各個底面222a，與其所對應(yīng)的端面224a'并未完全重疊。承上述，造成這些底面222a'與這些端面224a，部分重疊的原因乃是因為受到工藝上的誤差的影響所導(dǎo)致。詳細(xì)而言，在制作這些焊盤222，的過程中，這些焊盤222，難免受到工藝上所產(chǎn)生的誤差的影響而未分別對準(zhǔn)于這些導(dǎo)電柱224，。因此，這些焊盤222，與這些導(dǎo)電柱224，之間發(fā)生錯位的情形，以致于各個焊盤222，僅局部覆蓋所對應(yīng)的端面224a'。除了上述這些焊盤222，與這些導(dǎo)電柱224，之間所發(fā)生錯位的情形之夕卜，這些焊盤222，也會因為受到工藝上的其他誤差的影響，造成底面222a，與對應(yīng)的端面224a，二者的面積及形狀互不相同。如此，導(dǎo)電柱224，的端面224a，也會與焊盤222，的底面222a，部分重疊。目前熟悉本發(fā)明
技術(shù)領(lǐng)域：
的人士以為由于各個焊盤222，的底面222a，僅覆蓋對應(yīng)的端面224a，的一部分，因此芯片封裝載板200，的整體電性的功能會受到影響，甚至芯片封裝載板200，無法電性連接芯片。然而，芯片封裝載板200，的整體電性的功能在經(jīng)過測試之后與芯片封裝載板200相同。也就是說，雖然各個焊盤222，的底面222a，僅覆蓋對應(yīng)的端面224a'的一部分，但是芯片封裝載板200，的整體電性的功能并不會受到影響。以上為本實施例的芯片封裝載板的結(jié)構(gòu)的介紹，接下來將配合圖3A至圖3H說明本實施例的芯片封裝載板的制作過程。請參閱圖3A,首先，提供一基板20，其中基板20包括一介電材料層21以及線路基板250。介電材料層21配置于線路基板250上，并全面性地覆蓋圖案導(dǎo)電層252。請同時參閱圖3A與圖3B，接著，在介電材料層21上形成多個盲孔B2，以形成介電層210,其中這些盲孔B2會局部暴露出圖案導(dǎo)電層252。形成這些盲孔B2的方法可以利用激光燒蝕(laserablation),或者是光刻與蝕刻方式形成。若這些盲孔B2是以利用激光燒蝕的方式形成的話，則在這些盲孔B2形成以后，對這些盲孔B2進(jìn)行去月交渣工藝(desmear)，以清潔介電層210所暴露的部分圖案導(dǎo)電層252之表面。請參閱圖3C,接著，形成一種子層(seedlayer)22于介電層210上，其中種子層22全面性地覆蓋介電層210，且亦完全覆蓋這些盲孔B2的底部與孔壁。因此，種子層22亦覆蓋介電層210所暴露的部分圖案導(dǎo)電層252。種子層22的材質(zhì)可以是銅、鋁或其他適當(dāng)?shù)慕饘伲曳N子層22可以是用無電電鍍法(electrolessplating)或賊鍍法(sputter)形成。請參閱圖3D,之后，形成一圖案化防鍍層260于種子層22上，其中圖案化防鍍層260的材質(zhì)可以具有感光性，例如光阻。圖案化防鍍層260具有多個開口262a與至少一開槽262b,而這些開口262a的口徑Hl可以等于這些盲孔B2的上孔徑H2，且各個開口262a的面積及形狀與所對應(yīng)的盲孔B2相當(dāng)。其次，這些開口262a分別暴露出位于這些盲孔B2內(nèi)的部分種子層22，而開槽262b位于兩盲孔B2之間的上方，并局部暴露種子層22。請參閱圖3E,接下來，對種子層22進(jìn)行電鍍工藝，以形成這些凸塊焊盤結(jié)構(gòu)220分別于盲孔B2內(nèi)，以及形成導(dǎo)線230于開槽262b內(nèi)。凸塊焊盤結(jié)構(gòu)220的材質(zhì)可以與種子層22的材質(zhì)相同，且這些焊盤222與這些導(dǎo)電柱224可以在同一個電鍍工藝中形成。因此，同一個凸塊焊盤結(jié)構(gòu)220的焊盤222與導(dǎo)電柱224可以是一體成型。請同時參閱圖3E與圖3F，接著，先移除圖案化防鍍層260。之后，再移除種子層22。圖案化防鍍層260可以利用化學(xué)藥劑來移除，而種子層22移除的方法可以采用微蝕刻法(microetching)或研磨法。請參閱圖3G，之后，可形成圖案化保護(hù)層240于介電層210上。由于圖案化保護(hù)層240的材質(zhì)可包括防焊漆(soldermask)、防焊干膜或其他防焊材料，因此形成圖案化保護(hù)層240的方法可以是在介電層210上印刷防焊漆，或者是壓合一層防焊干膜于介電層210上，并將此防焊干膜顯影以形成圖案化保護(hù)層240。在形成圖案化保護(hù)層240之后，一種包括多個凸塊焊盤結(jié)構(gòu)220的芯片封裝載板200大體上已制作完成。綜上所述，本發(fā)明的凸塊焊盤結(jié)構(gòu)相較于習(xí)知技術(shù)而言，具有較小面積的焊盤。當(dāng)相鄰兩焊盤之間的間距縮短至150微米，甚至150微米以下時，本發(fā)明可以配置線寬在5微米以上的導(dǎo)線于相鄰兩焊盤之間，進(jìn)而降低導(dǎo)線的制作難度，并增加芯片封裝載板的產(chǎn)出成品率。其次，本發(fā)明的芯片封裝載板適用于封裝具有高焊盤密度的芯片。此外，由于圖案化保護(hù)層的開口完全暴露這些凸塊焊盤結(jié)構(gòu)的焊盤，即本發(fā)明的圖案化保護(hù)層為非防焊層定義(NSMD),因此，相較于習(xí)知技術(shù)中的防焊層定義(SolderMaskDefined,SMD)之焊盤，本發(fā)明的焊盤能以立體接面的方式電性連接芯片。雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)本發(fā)明所屬領(lǐng)域的具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許之更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。權(quán)利要求1、一種凸塊焊盤結(jié)構(gòu)，其配置于芯片封裝載板的介電層中，該凸塊焊盤結(jié)構(gòu)包括導(dǎo)電柱，配置于該介電層表面下的盲孔中，該導(dǎo)電柱具有一端面，且該端面切齊該表面；以及焊盤，位于該端面上，并連接該導(dǎo)電柱，其中該焊盤具有一相對于該端面的底面，且該底面的面積相當(dāng)于該端面的面積。2、如權(quán)利要求1所述的凸塊焊盤結(jié)構(gòu)，其中該導(dǎo)電柱與該焊盤為一體成型。3、如權(quán)利要求1所述的凸塊焊盤結(jié)構(gòu)，其中該底面與該端面完全重疊。4、如權(quán)利要求1所迷的凸塊焊盤結(jié)構(gòu)，其中該焊盤的直徑為20微米至100微米。5、一種芯片封裝載板，包括介電層，具有一表面以及至少一位于該表面下的盲孔；至少一凸塊焊盤結(jié)構(gòu)，包括導(dǎo)電柱，配置于該盲孔中，該導(dǎo)電柱具有一端面，且該端面切齊該表面；以及焊盤，位于該端面上，并連接該導(dǎo)電柱，其中該焊盤具有一相對于該端面的底面，且該底面的面積、相當(dāng)于該端面的面積、。6、如權(quán)利要求5所述的芯片封裝載板，其中該導(dǎo)電柱與該焊盤為一體成型。7、如權(quán)利要求5所述的芯片封裝載板，其中該底面與該端面完全重疊。8、如權(quán)利要求5所述的芯片封裝載板，還包括覆蓋該表面的圖案化保護(hù)層，其具有至少一完全暴露該焊盤的開口。9、如權(quán)利要求5所述的芯片封裝載板，還包括兩個該凸塊焊盤結(jié)構(gòu)以及配置于該表面上的導(dǎo)線，且該介電層還具有兩個該盲孔，其中該些凸塊焊盤結(jié)構(gòu)的該些導(dǎo)電柱分別配置于該些盲孔中，且該導(dǎo)線位于該些凸塊焊盤結(jié)構(gòu)之間。10、如權(quán)利要求9所述的芯片封裝載板，其中該些焊盤之間的間距等于或小于200微米。11、如權(quán)利要求10所述的芯片封裝載板，其中各該焊盤的直徑為20微米至100微米。12、如權(quán)利要求IO所述的芯片封裝載板，其中該導(dǎo)線的線寬介于5微米至50微米。全文摘要一種凸塊焊盤結(jié)構(gòu)，其配置于一芯片封裝載板的一介電層中。凸塊焊盤結(jié)構(gòu)包括導(dǎo)電柱以及焊盤。導(dǎo)電柱配置于介電層的一盲孔中，且具有一端面。端面切齊介電層的表面。焊盤位于端面上，并連接導(dǎo)電柱。焊盤具有一相對于端面的底面，且底面的面積等于端面的面積。此外，一種具有上述凸塊焊盤結(jié)構(gòu)的芯片封裝載板亦被提出。文檔編號H01L23/48GK101388374SQ200710149649公開日2009年3月18日申請日期2007年9月10日優(yōu)先權(quán)日2007年9月10日發(fā)明者范智朋申請人:欣興電子股份有限公司