專利名稱：絕緣柵型半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及絕緣柵型半導(dǎo)體裝置，特別涉及能夠充分確保動作區(qū)域面積 并維持高反向耐壓的絕緣柵型半導(dǎo)體裝置。
背景技術(shù)：
在現(xiàn)有的絕緣柵型半導(dǎo)體裝置中，晶體管單元沒有被配置在柵焊盤電極 的下方(例如參照專利文獻(xiàn)1 )。此外，有在柵焊盤電極的下方串聯(lián)連接多個例如pn結(jié)的保護(hù)二極管的情 況。此外，也有在柵焊盤電極下方的襯底上為了確保漏-源間的反向耐壓而形 成高濃度雜質(zhì)的擴(kuò)散區(qū)域域的情況。圖11 (A)、 (B)作為現(xiàn)有的絕緣柵型半導(dǎo)體裝置表示在柵焊盤電極下方 設(shè)置了 P+型雜質(zhì)區(qū)域的n溝道型MOSFET的一個例子。圖11 (A)是MOSFET的平面圖。此外，在圖11 (A)中，省略了襯底 表面的層間絕緣膜，金屬電極層(源電極47、柵焊盤電極48、柵布線48a) 用虛線表示。柵電極43在半導(dǎo)體襯底31的表面隔著柵氧化膜41被設(shè)置成條狀。柵電 極43在淀積多晶硅后，導(dǎo)入雜質(zhì)，實(shí)現(xiàn)低電阻化，進(jìn)行圖形化。源區(qū)域45 沿著柵電極43在襯底31的表面設(shè)置。源區(qū)域45具有沿著柵電極43設(shè)置的條狀。在配置了晶體管單元的動作區(qū)域51上設(shè)置源電極47,在芯片的端部配置 柵焊盤電極48。在芯片周邊設(shè)置與柵焊盤電極48連接的柵布線48a。 圖11 (B)是圖11 (A)的f-f線剖面圖。半導(dǎo)體襯底31在n+型硅半導(dǎo)體襯底31a上層疊rf型外延層31b等而設(shè)置 漏區(qū)域，在其表面條狀設(shè)置多個p型溝道區(qū)域34。在溝道區(qū)域34之間的襯底 31的表面通過柵絕緣膜41條狀配置多個柵電極43。在與柵電極43鄰接的溝 道區(qū)域34表面形成n+型的源區(qū)域45。在柵電極43上以層間絕緣膜46覆蓋， 設(shè)置與源區(qū)域45接觸的源電極47。柵電極43圍繞的區(qū)域構(gòu)成一個晶體管單
元，配置多個這樣的晶體管單元而構(gòu)成動作區(qū)域51。柵焊盤電極48設(shè)置在動作區(qū)域51外的rf型半導(dǎo)體層31b的上方，與動 作區(qū)域51的柵電極43連接。此外，在柵焊盤電極48下方配置有在多晶硅中 摻雜了雜質(zhì)的保護(hù)二極管43d。 p+型雜質(zhì)區(qū)域49以與保護(hù)二極管43d相同的 圖形-沒置。專利文獻(xiàn)1:(日本國)特開2002-368218號公報(圖6 ~圖8 ) 當(dāng)施加源-漏間反向電壓時，在動作區(qū)域51中，在溝道區(qū)域34與n-型半 導(dǎo)體層31b的pn結(jié)中耗盡層擴(kuò)展，確保源-漏間反向耐壓。另一方面，在芯 片的端部設(shè)置保護(hù)二極管43d，不在該下方的襯底表面配置晶體管單元(溝道 區(qū)域34)。因此，在保護(hù)二極管43d下方的襯底表面設(shè)置p+型雜質(zhì)區(qū)域49。 例如，在動作區(qū)域51的端郜pn結(jié)終結(jié)，則在這里擴(kuò)展的耗盡層的曲率變大， 由于電場集中，有源-漏間反向耐壓變差的問題。然而，通過設(shè)置p+型雜質(zhì)區(qū) 域49,能夠使在動作區(qū)域51端部的耗盡層的擴(kuò)展緩慢擴(kuò)展到芯片端部。即， 因為在動作區(qū)域51端部的曲率變小，能夠減緩電場集中，所以能夠確保規(guī)定 的源-漏間反向耐壓。如圖11 (A)、 (B),保護(hù)二極管43d例如將多晶硅形成矩形形狀，在其 中如點(diǎn)劃線的同心圓狀地形成多個pn結(jié)。即，在以往，在柵焊盤電極48下 方的整個面上配置與此重疊的圖形而面積大的保護(hù)二極管43d。因此，從沒有 配置晶體管單元的動作區(qū)域51的外側(cè)到芯片的端部需要大面積的p+型雜質(zhì)區(qū) 域49。圖12 (A)、 (B)是說明p+型雜質(zhì)區(qū)域49的圖，圖12 (A)是從配置了 晶體管單元(MOSFET)的動作區(qū)域51側(cè)觀察圖11 (A)的圓圈部分的p+ 型雜質(zhì)區(qū)域的立體圖。圖12 (B)是表示p+型雜質(zhì)區(qū)域49的另一圖形的平面 圖，表面的層間絕緣膜省略，金屬電極層用虛線表示。p+型雜質(zhì)區(qū)域49是擴(kuò)散區(qū)域，在圖11 (A)的圓圈所示的端部(與if型 外延層31b的接合面)具有球面狀的曲率(圖12(A))。這里，在圖11 (A)、 (B)的圖形中，需要更高(例如數(shù)百伏)的漏-源間反向耐壓的情況，即使 配置p+型雜質(zhì)區(qū)域49也有在其端部(具有球面狀曲率的部分(圖12 (A)的 箭頭部分))電場集中強(qiáng)，得不到希望的漏-源間反向耐壓的問題。此外，要降低裝置的導(dǎo)通電阻，就需要降低例如n-型外延層31b的電阻 率。這種情況，存在圖11 (A)、 (B)所示的p+型雜質(zhì)區(qū)域49的圖形中漏-源間反向耐壓變差的問題。即，在動作區(qū)域51要求的特性變化的情況下，為了得到規(guī)定的漏-源間 反向耐壓，需要將p+型雜質(zhì)區(qū)域域49的圖形與動作區(qū)域51不同地進(jìn)行變更。具體的，通過減緩球面狀的曲率，能夠確保足夠的漏-源間反向耐壓。即，如圖12(B)，通過減小p+型雜質(zhì)區(qū)域49的角部的平面圖形的曲率，也能夠 減緩圖12 (A)所示的球面狀的曲率，能夠確保規(guī)定的反向耐壓。然而，在保護(hù)二極管43d在柵焊盤電極48下方以與其大致重疊的圖形設(shè) 置的情況下，需要按照覆蓋保護(hù)二極管43d下方的襯底表面的方式設(shè)置p+型 雜質(zhì)區(qū)域49。即，在必須確保足夠的漏-源間反向耐壓的情況下，在以與保護(hù) 二極管43d相同的圖形形成p+型雜質(zhì)區(qū)域域49時，會使得角部的彎曲變小。 因此，在圖12 (A)、 (B)的圖形中，無法配置柵焊盤電極48附近的晶體管 單元的一部分，從而存在無法進(jìn)行p+型雜質(zhì)區(qū)域49的控制(設(shè)計變更)以及 必須縮小動作區(qū)域(晶體管單元的配置面積)的問題。發(fā)明內(nèi)容本發(fā)明是鑒于所述課題而形成的，其提供一種絕緣柵型半導(dǎo)體裝置，其 中，具有 一導(dǎo)電型半導(dǎo)體襯底；柵電極，其在所述一導(dǎo)電型半導(dǎo)體襯底的 一主面條狀設(shè)置；反向?qū)щ娦偷臏系绤^(qū)域，其沿著所述柵電極在所述一主面 上條狀設(shè)置；第一絕緣膜，其設(shè)置在所述柵電極與所述溝道區(qū)域之間； 一導(dǎo) 電型的源區(qū)域，其沿著所述柵電極在所述一 主面的所述溝道區(qū)域條狀設(shè)置； 第二絕緣膜，其設(shè)置在所述柵電極上；柵焊盤電極，其經(jīng)由所述第二絕緣膜 設(shè)置在一部分的所述溝道區(qū)域上；以及條狀的pn結(jié)二極管，其經(jīng)由所述第二 絕緣膜設(shè)置在所述柵焊盤電極下方。才艮據(jù)本發(fā)明，能夠提供一種不減小動作區(qū)域面積而確保高的漏-源間反向 耐壓的MOSFET。即，其結(jié)構(gòu)是將晶體管單元形成條狀，在柵焊盤電極下方 配置溝道區(qū)域的一部分，對溝道區(qū)域施加源電位。柵焊盤電極下方的溝道區(qū) 域以與MOSFET的動作區(qū)域相同的圖形形成，所以即使在柵焊盤電極下方也 能夠確保與動作區(qū)域同等的漏-源間反向耐壓。因此，即使在改變漏-源間反向耐壓的情況下，也不必改變p+型雜質(zhì)區(qū)域 的圖形(角部的曲率)，能夠確保規(guī)定的耐壓。例如在以往，在確保更大的耐 壓的情況下，存在動作區(qū)域(晶體管單元的配置面積數(shù))隨著p+型雜質(zhì)區(qū)域 的圖形的改變而縮小的問題。然而，根據(jù)本實(shí)施方式，能夠代替現(xiàn)有的大面 積p+型雜質(zhì)區(qū)域，用柵焊盤電極下方的溝道區(qū)域確保漏-源間反向耐壓，能夠 如現(xiàn)有的那樣確保動作區(qū)域面積。此外，在柵焊盤電極下方設(shè)置條狀的pn結(jié)二極管，在pn結(jié)二極管的一 端施加?xùn)烹娢?，在該pn結(jié)二才及管的另一端施加源電位。在本實(shí)施方式中，因 為在4冊焊盤電極下方條狀地配置多晶硅，所以利用此能夠在柵焊盤電極下方 配置保護(hù)二極管。此外，通過適當(dāng)選擇柵焊盤電極及源電極與條狀的pn結(jié)二極管的接觸孔 的位置，能夠任意設(shè)定保護(hù)二極管的擊穿電壓。


圖1 (A)、 (B)是本發(fā)明半導(dǎo)體裝置的平面圖；圖2是本發(fā)明半導(dǎo)體裝置的剖面圖；圖3是本發(fā)明半導(dǎo)體裝置的剖面圖；圖4是本發(fā)明半導(dǎo)體裝置的平面概略圖；圖5是本發(fā)明半導(dǎo)體裝置的放大平面圖；圖6 (A)是本發(fā)明半導(dǎo)體裝置的剖面圖，圖6 (B)是電路圖；圖7是說明現(xiàn)有及本發(fā)明的保護(hù)二極管的平面圖；圖8是說明本發(fā)明半導(dǎo)體裝置的平面圖；圖9是說明本發(fā)明半導(dǎo)體裝置的剖面圖；圖IO是說明本發(fā)明半導(dǎo)體裝置的剖面圖；圖11 (A)是說明現(xiàn)有的半導(dǎo)體裝置的平面圖，圖11 (B)是剖面圖； 圖12 (A)是說明現(xiàn)有的半導(dǎo)體裝置的立體圖，圖12 (B)是平面圖。 對示i己i兌明l一半導(dǎo)體襯底；la—n+型硅半導(dǎo)體襯底；lb"—rf型外延層；4一溝道區(qū)域； 7—溝槽；ll一柵絕緣膜；12d—保護(hù)二極管；121、 122、 123、 124—pn結(jié)二 極管；13—柵電極；13a—柵引出電極；14一主體區(qū)域；15—源區(qū)域；16—層 間絕緣膜；17—源電極；18—柵焊盤電極；18a--柵布線；21—動作區(qū)域；22— 保護(hù)環(huán)；29""P+型雜質(zhì)區(qū)域；31—半導(dǎo)體襯底；31a—n+型硅半導(dǎo)體襯底； 31b—n-型外延層；34—溝道區(qū)域；41一柵絕緣膜；43—柵電極；45—源區(qū)域； 46—層間絕緣膜；47—源電極；48—柵焊盤電極；49~^+型雜質(zhì)區(qū)域；51— 動作區(qū)域；CH—接觸孔。 具體實(shí)施方式
作為絕緣柵型半導(dǎo)體裝置的一例以n溝道型MOSFET為例參照圖l( A)、 (B)至圖IO詳細(xì)說明本發(fā)明的實(shí)施方式。參照圖1 (A)、 (B)至圖7,表示本發(fā)明的第一實(shí)施方式。 圖1 (A)、 (B)表示是本發(fā)明第一實(shí)施方式的MOSFET芯片的平面圖。 圖1 (A)是省略了層間絕緣膜、用虛線表示金屬電極層(源電極、柵焊盤電 極、柵布線)的平面圖，圖1 (B)是表示源電極及柵焊盤電極、柵布線的圖 形的平面圖。本發(fā)明的MOSFETIOO包括n型半導(dǎo)體襯底l、溝道區(qū)域4、第一絕緣 膜ll、柵電極13、源區(qū)域15、主體區(qū)域14、第二絕緣膜16、柵焊盤電才及18、 源電才及17、保護(hù)二極管12d。如圖1 (A)所示，柵電極13在n型半導(dǎo)體襯底1的表面經(jīng)由成為第一 絕緣膜的柵氧化膜(這里沒有圖示)被設(shè)置成條狀。柵電極13在淀積多晶硅 后，導(dǎo)入雜質(zhì)，實(shí)現(xiàn)低電阻化，形成圖形。溝道區(qū)域4是沿著柵電極13在n型半導(dǎo)體襯底1的表面被設(shè)置成條狀的 p型雜質(zhì)區(qū)域。源區(qū)域15是沿著柵電極13在溝道區(qū)域4的表面設(shè)置的n+型雜質(zhì)區(qū)域， 主體區(qū)域14是為了襯底電位的穩(wěn)定化而在鄰接的源區(qū)域15之間的溝道區(qū)域4 的表面沿著柵電極13設(shè)置的p+型雜質(zhì)區(qū)域。由被4冊電極13圍繞的源區(qū)域15、溝道區(qū)域4 (主體區(qū)域14)構(gòu)成條狀的 MOSFET晶體管單元。配置多個該晶體管單元構(gòu)成MOSFETIOO的動作區(qū)域 21。晶體管單元到達(dá)芯片端部，所有的柵電極13與經(jīng)由柵氧化膜配置在圍繞 動作區(qū)域21的外周的n型半導(dǎo)體村底1上的柵引出電極13a連接。柵引出電 極13a也與柵電極13相同，是由雜質(zhì)的導(dǎo)入來謀求低電阻化的多晶硅。柵焊盤電極18沿著芯片的一邊被配置。并且，在圖1中，表示在芯片的 一邊被配置在中央附近的例子，但也可以被配置在芯片的角部。柵焊盤電極 18是在n+型半導(dǎo)體襯底1上經(jīng)由成為第二絕緣膜的層間絕緣膜(這里沒有圖 示)被設(shè)置的金屬電極層。此外，在圍繞動作區(qū)域21的外周的n型半導(dǎo)體襯 底上，經(jīng)由層間絕緣膜設(shè)置柵布線18a,柵布線18a與柵焊盤電極18連接， 并且與其由同一金屬電極層形成。柵布線18a與柵引出電極13a接觸，由此 13施加?xùn)烹妷?。柵引出電極13a以與柵布線18a大致重疊的相同的環(huán)狀圖形設(shè)置。在柵 引出電極13a下方的n型半導(dǎo)體襯底1表面以與柵引出電極13a大致重疊的 環(huán)狀圖形設(shè)置p+型雜質(zhì)區(qū)域29。圍繞芯片外周的p+型雜質(zhì)區(qū)域29與條狀的 溝道區(qū)域4連接，被施加與溝道區(qū)域4相同的電位，減緩在芯片外周端的耗 盡層的曲率。柵焊盤電極18不與其下方的溝道區(qū)域4、主體區(qū)域14接觸。此外，不在 柵焊盤電才及18下方的溝道區(qū)域4配置源區(qū)域15。在柵引出電極13a周圍的n型半導(dǎo)體襯底1表面，根據(jù)需要配置擴(kuò)散了 p+型雜質(zhì)的保護(hù)環(huán)22。保護(hù)環(huán)22是沒有被施加任何電位的例如p型雜質(zhì)區(qū)域。如圖1 (B)，源電極17圍繞柵焊盤電極18,與柵焊盤電極18鄰接設(shè)置。 源電極17由與柵焊盤電極18同一金屬電極層構(gòu)成，覆蓋動作區(qū)域21的大部 分區(qū)域，與各晶體管單元電連接。本實(shí)施方式的晶體管單元是條狀。因此，圖1 (A)的X區(qū)域的晶體管單 元也通過源電極17被施加規(guī)定的電位(參照圖1 (B))，電位被固定并且進(jìn) 行晶體管動作。但是，X區(qū)域的晶體管單元在柵焊盤電極18的兩側(cè)被分割成源區(qū)域15 及柵電極13。即，沒有在柵焊盤電極18下方配置源區(qū)域15及柵電極13。具 體的，在圖1 (A)的平面圖中，在源電極17下方的動作區(qū)域21中，在溝道 區(qū)域4的表面配置主體區(qū)域14及源區(qū)域15，因此溝道區(qū)域4沒有露出。另一 方面，在柵焊盤電極18的下方，溝道區(qū)域4 (及主體區(qū)域14)露出。因此，當(dāng)在條狀的柵電極13及溝道區(qū)域4施加規(guī)定的電位(柵電位、源 電位)時，只有源電極17下方的晶體管單元進(jìn)行晶體管動作。另一方面，由 于溝道區(qū)域4的 一部分也延伸到柵焊盤電極18下方，所以在這里也施加了源 電位。在柵焊盤電極18下方構(gòu)成條狀的保護(hù)二極管12d。對保護(hù)二極管12d后 面進(jìn)4亍i羊細(xì)香又述。保護(hù)二極管以與柵電極13相同的圖形設(shè)置，但與配置在pn結(jié)二極管12a、 12b的延伸方向上的柵電極13間隔規(guī)定的距離。在圖2及圖3中，表示本實(shí)施方式的MOSFET的剖面圖。圖2是圖1(A) 的a-a線剖面圖，圖3是圖1 (A)的b-b線剖面圖。
n型半導(dǎo)體襯底1是在n+型硅半導(dǎo)體襯底la上層疊n'型半導(dǎo)體層lb等， 設(shè)置了漏區(qū)域的結(jié)構(gòu)。n-型半導(dǎo)體層lb例如是外延層。在n-型半導(dǎo)體層的表 面條狀設(shè)置多個溝道區(qū)域4。
在源電極17下方的溝道區(qū)域4的表面設(shè)置n+型雜質(zhì)區(qū)域的源區(qū)域15和 p+型雜質(zhì)區(qū)域的主體區(qū)域14。在鄰接的溝道區(qū)域4之間的襯底表面經(jīng)由柵氧 化膜11條狀地配置多晶硅形成的柵電極13。源區(qū)域15與柵電極13的一部分 重疊設(shè)置在柵電極13的兩側(cè)，在鄰接的源區(qū)域15之間的溝道區(qū)域4表面配 置主體區(qū)域14。
即，沿著條狀的柵電極13在其兩側(cè)分別條狀地配置溝道區(qū)域4、源區(qū)域 15、主體區(qū)域14。
才冊電才及13的上面及側(cè)面i殳置由BPSG (Boron phosphorus Silicate Glass) 膜等構(gòu)成的層間絕緣膜16，柵電極13由柵絕緣膜11及層間絕緣膜16覆蓋其 周圍。
源電極17在層間絕緣膜16上，按照所期望的形狀將金屬電極層形成圖 形而設(shè)置(參照圖1 (B))。
如圖2所示，在源電極17下方，在層間絕緣膜16上設(shè)置接觸孔CH，源 電極17、源區(qū)域15及主體區(qū)域14 (溝道區(qū)域4)通過接觸孔CH進(jìn)行接觸。
在柵焊盤電極18下方配置保護(hù)二極管12d、主體區(qū)域14、溝道區(qū)域4、 柵氧化膜ll、層間絕緣膜16、柵引出電極13a。保護(hù)二極管12d在這里由兩 個條狀的pn結(jié)二極管12a、 12b構(gòu)成。柵焊盤電極18經(jīng)由設(shè)置在層間絕緣膜 16上的接觸孔CH與柵引出電極13a接觸。此外，柵焊盤電極18經(jīng)由設(shè)置在 其下方的層間絕緣膜16上的接觸孔CH對保護(hù)二極管12d的一端施加?xùn)烹娢弧?br> 在如已述的柵焊盤電極18下方的溝道區(qū)域4沒有配置源區(qū)域15,在柵焊 盤電極18下方?jīng)]有形成晶體管單元。此外，柵焊盤電極18下方的主體區(qū)域 14、溝道區(qū)域4與源電極17連接(圖1 (A)),施加源電位。
如圖3,在X區(qū)域的圍繞柵焊盤電極18的源電極17下方也設(shè)置條狀的 柵電極13及溝道區(qū)域4、源區(qū)域15,構(gòu)成晶體管單元(圖3)。
X區(qū)域的溝道區(qū)域4及主體區(qū)域14也與柵焊盤電極18下方連續(xù)。在本 實(shí)施方式中，在圖2及圖3中，將配置溝道區(qū)域4的區(qū)域作為動作區(qū)域21。
此外，參照圖2及圖3，在柵焊盤電極18下方的溝道區(qū)域4上與晶體管 單元的溝道區(qū)域4相同地施加源電位。此外，柵焊盤電極18下方的溝道區(qū)域 4 (及主體區(qū)域14)以與動作區(qū)域21相同的圖形形成。動作區(qū)域21的溝道區(qū) 域4(及主體區(qū)域14)以能夠確保MOSFET所要求的耐壓的條件形成。即在 柵焊盤電極18下方的溝道區(qū)域4，也能夠確保與動作區(qū)域21相等的漏-源間 反向耐壓。這樣，由于通過條狀的溝道區(qū)域4能夠確保柵焊盤電極18下方的漏-源 間反向耐壓，所以不需要現(xiàn)有的大面積的p+型雜質(zhì)區(qū)域。即，本實(shí)施方式的p+型雜質(zhì)區(qū)域29只在沒有配置溝道區(qū)域4的芯片的外 周端設(shè)置就可以。P+型雜質(zhì)區(qū)域29以與環(huán)狀的柵引出電極13a大致重疊的圖 形設(shè)置就足夠了 ，與現(xiàn)有的比較能夠大幅度減小p+型雜質(zhì)區(qū)域29的寬度Wa。具體的，p+型雜質(zhì)區(qū)域29的寬度Wa比溝道區(qū)域4的寬度Wb大，例如 600伏左右耐壓情況下是50pm。如現(xiàn)有的(圖11 (A)、 (B)),在保護(hù)二極 管43 d下方的整個面上設(shè)置的情況下，p+型雜質(zhì)區(qū)域49的寬度Wc是例如 40(Hmi左右，所以能夠減小到現(xiàn)有的1/8左右。以往，在柵焊盤電極48下方配置同心圓狀的保護(hù)二極管43d和與其重疊 的大面積的p+型雜質(zhì)區(qū)域49,當(dāng)動作區(qū)域51要求的耐壓變化時，則p+型雜 質(zhì)區(qū)域49的圖形(在角部的曲率)也需要適當(dāng)變更。但是，根據(jù)本實(shí)施方式，在柵焊盤電極18下方以與動作區(qū)域21相同的 設(shè)計規(guī)格(尺寸、雜質(zhì)濃度)設(shè)置溝道區(qū)域4 (主體區(qū)域14)，所以在柵焊盤 電極18下方能夠確保與動作區(qū)域21要求的耐壓相等的漏-源間反向耐壓。此外，在變更動作區(qū)域21的耐壓的情況下，變更動作區(qū)域21的溝道區(qū) 域4的設(shè)計值，由此在柵焊盤電極18下方也能夠確保M^定的耐壓。即，與動 作區(qū)域21的設(shè)計值的變更聯(lián)動，在柵焊盤電極18下方能夠確保規(guī)定的漏-源 間反向耐壓。P+型雜質(zhì)區(qū)域29圍繞沒有配置溝道區(qū)域4的芯片的外周設(shè)置，與條狀的 溝道區(qū)域4連接(圖1 (A)),它們形成等電位(源電位)。由此，在漏-源之 間施加反向電壓的情況下，在沒有配置溝道區(qū)域4的芯片的外周端，減緩了 耗盡層曲率，抑制了電場集中。根據(jù)需要，在p+型雜質(zhì)區(qū)域29的外周設(shè)置作為p+型雜質(zhì)擴(kuò)散區(qū)域的保護(hù) 環(huán)22。保護(hù)環(huán)22沒有被施加任何電位，減緩了在p+型雜質(zhì)區(qū)域29附近的源 -漏間產(chǎn)生的電場集中。此外，在n型半導(dǎo)體層1的背面設(shè)置與n+型半導(dǎo)體襯底la接觸的漏電極10 20。柵焊盤電極18下的條狀的溝道區(qū)域4,通過將條狀的多晶硅作為掩膜自 對準(zhǔn)而形成。即，在本實(shí)施方式的結(jié)構(gòu)中，在柵焊盤電極18下方殘留構(gòu)成掩 膜的多晶硅，它們與動作區(qū)域21不同，不是作為柵電極13起作用。因此，在形成溝道區(qū)域4的掩膜的多晶硅上形成p型半導(dǎo)體區(qū)12p及n 型半導(dǎo)體區(qū)12n，將一端連接到柵焊盤電極18，將另一端連接到源電極17， 由此，構(gòu)成保護(hù)二極管12d。以下參照圖4~圖7對保護(hù)二極管12d進(jìn)行說明。圖4~圖6 (A)、 (B)是用于說明本實(shí)施方式的保護(hù)二極管的圖，圖4 是用于說明保護(hù)二極管12d的平面概要圖，圖5是圖4的放大平面圖，圓6 (A)是圖5的c-c線剖面圖，圖6 (B)是保護(hù)二極管12d的等效電路圖。并且，在圖4及圖5中，保護(hù)二極管12d以外的結(jié)構(gòu)概略表示。此外， 在圖5中，省略了層間絕緣膜，源電極17及柵焊盤電極18以虛線表示。參照圖4及圖5，在柵焊盤電極18下方配置例如四個pn結(jié)二極管121、 122、 123、 124。以下，對pn結(jié)二極管121進(jìn)行說明，但其它pn結(jié)二極管122- 124的結(jié) 構(gòu)也相同。pn結(jié)二極管121的結(jié)構(gòu)如下，通過對形成溝道區(qū)域4的掩膜的多晶硅進(jìn) 行雜質(zhì)離子導(dǎo)入或淀積(PBF(Ploy BoronFilm)、 POCl3 )，將p型半導(dǎo)體區(qū)12p 及n型半導(dǎo)體區(qū)12n相互鄰接地配置而形成pn結(jié)，將一端(例如n型雜質(zhì)區(qū) 域12n)連接在柵焊盤電極18上，將另一端(例如另一n型雜質(zhì)區(qū)域12n) 連接在源電4及17上。pn結(jié)二極管121和pn結(jié)二極管122將柵焊盤電極18共用，彼此的另一 端與源電極17連接，由此并聯(lián)連接，構(gòu)成條狀的pn結(jié)二極管12a。在pn結(jié) 二極管12a與在其延伸方向配置的柵電極13同時將多晶硅形成圖形后，離開 該柵電極13規(guī)定距離而被分開設(shè)置。因此，具有與柵電極13同等的寬度。同樣，并聯(lián)連接pn結(jié)二極管123、 124而構(gòu)成條狀的pn結(jié)二極管12b。此外，條狀的pn結(jié)二極管12a、 12b連接在柵焊盤電極18和源電極17 上，由此被分別并聯(lián)連接。即，在本實(shí)施方式中，并聯(lián)連接四個pn結(jié)二極管 121 ~ 124而構(gòu)成MOSFET的柵-源間的保護(hù)二級管12d。此外，如圖2所示， 在保護(hù)二極管12d的正下方配置柵氧化膜11及n-型半導(dǎo)體層lb。
參照圖6 (A)、 (B)進(jìn)一步進(jìn)行說明。
參照圖6 (A)及圖2， pn結(jié)二極管121周圍由層間絕緣膜16覆蓋，經(jīng) 由被設(shè)置在層間絕緣膜16的接觸孔CH, —端(p型半導(dǎo)體區(qū)12p或n型半 導(dǎo)體區(qū)12n)與柵焊盤電極18連接，另一端(另一p型半導(dǎo)體區(qū)12p或另一 n型半導(dǎo)體區(qū)12n)與源電極17連接。
由此，如圖6(B), pn結(jié)二極管121、 122、 123、 124并聯(lián)連接，構(gòu)成一 個保護(hù)二極管12d。保護(hù)二極管12d連接在具有源端子S、柵端子G、漏端子 D的MOSFET的源端子S與柵端子G之間。
此外，pn結(jié)二極管121 ~ 124的pn結(jié)串聯(lián)連接數(shù)量及條狀的pn結(jié)二極管 12a、 12b的數(shù)量以及與柵焊盤電極18及源電極17的接觸位置只是一例，它 們可以根據(jù)擊穿電壓適當(dāng)選擇。
例如，在圖5所示的保護(hù)二極管12d中，通過將與柵焊盤電極18的接觸 孔CH的位置偏移，能夠容易地變更擊穿電壓。這種情況下，因為pn結(jié)二極 管121-124需要是相同的結(jié)構(gòu)(pn結(jié)數(shù))，所以相對于一列條狀的pn結(jié)二極 管12a在柵焊盤電極18下方形成兩個接觸孔CH。
圖7表示圖11所示的現(xiàn)有的保護(hù)二極管43d。通常，保護(hù)二極管43d通 過同心圓狀地串聯(lián)連接pn結(jié)而構(gòu)成。
本實(shí)施方式的pn結(jié)二極管121對應(yīng)圖7的虛線和陰影表示的部分。在同 心在圓狀地形成pn結(jié)的保護(hù)二極管43d中，最內(nèi)周的pn結(jié)的面積最小，由 該pn結(jié)面積確定反向電流的電流容量，即，確定保護(hù)二極管43d的容量。此 外，通過同心圓狀地串聯(lián)連接多個具有規(guī)定擊穿電壓的pn結(jié)，能夠?qū)?MOSFET的柵-源間的保護(hù)確保足夠的擊穿電壓。
在本實(shí)施方式中，并聯(lián)連接相同結(jié)構(gòu)的pn結(jié)二極管121-124。即，如果 pn結(jié)二極管121的一個pn結(jié)面積S2與圖7中的同心圓狀的保護(hù)二極管43d 的最內(nèi)周的pn結(jié)面積Sl相等，則保護(hù)二極管12d的容量就能夠得到與同心 圓狀的保護(hù)二極管43d同等的特性。
條狀的pn結(jié)二極管12a、 12b以與柵電極13相同的圖形形成。即，在柵 焊盤電極18下方實(shí)際上可以配置例如10條左右的條狀的pn結(jié)二極管12a、 12b。因此，通過并聯(lián)連接這些二極管，能夠充分確保具有相等容量的同心圓 狀的保護(hù)二極管的最內(nèi)周的pn結(jié)面積S1 。
此外，通過使pn結(jié)二極管121的pn結(jié)串聯(lián)連接數(shù)量與同心圓狀的保護(hù)
二極管43d的pn結(jié)串聯(lián)連接數(shù)量相等，能夠得到與同心圓狀的保護(hù)二極管43d 相等的擊穿電壓。如果本實(shí)施方式的p型半導(dǎo)體區(qū)12p及n型半導(dǎo)體區(qū)12n的長度Lp、 Ln 分別與同心圓狀的保護(hù)二極管43d的長度Lp，、 Ln，相同，那么如果使pn結(jié)的 串聯(lián)連接數(shù)量相等，則同心圓狀的保護(hù)二極管43d的直徑就與一個條狀的pn 結(jié)二極管12a的長度相等。因此，本實(shí)施方式的保護(hù)二極管12d與同心圓狀的保護(hù)二極管43d相比 能夠縮小占有面積。這樣，在本實(shí)施方式中，由pn結(jié)二極管121的pn結(jié)的串聯(lián)連接數(shù)量(與 源電極17和柵焊盤電極18的接觸孔CH的位置)確定保護(hù)二極管12d的擊 穿電壓。此外，由pn結(jié)二極管121的并聯(lián)連接數(shù)量(在本實(shí)施方式中是四個)確 定保護(hù)二極管12d的電流容量(容量)。因此，根據(jù)保護(hù)二極管12d的特性，適當(dāng)選擇pn結(jié)的串聯(lián)連接數(shù)量(與 各電極的接觸孔CH的位置)和并聯(lián)連接數(shù)量。圖8到圖IO表示本發(fā)明的第二實(shí)施方式。圖8是用于說明晶體管單元的 局部放大圖。第二實(shí)施方式，晶體管單元是溝槽結(jié)構(gòu)，除此之外與圖l相同。 因此，MOSFET100的芯片平面圖參照圖1，對相同的構(gòu)成要素的說明省略。圖8是省略了層間絕緣膜并用虛線表示金屬電極層的平面圖，圖9表示 圖8的d-d線剖面圖，圖IO表示圖8的e-e線剖面圖。第一實(shí)施方式是柵電極為平面結(jié)構(gòu)而電流路徑是縱向的MOSFET,但第 二實(shí)施方式是溝槽結(jié)構(gòu)的MOSFET。參照圖8，在n型半導(dǎo)體襯底1的平面圖形中，條狀地設(shè)置溝槽7。在平 面圖形中，4冊電極13、溝道區(qū)域4、源區(qū)域15、主體區(qū)域14全部形成沿著溝 槽7的條狀。這種情況下，晶體管單元也是條狀，在柵焊盤電極18下方設(shè)置與晶體管 單元連接的溝道區(qū)域4及主體區(qū)域14。源電極、柵布線18a的圖形與第一實(shí) 施方式相同。參照圖9，溝槽7具有貫通溝道區(qū)域4到達(dá)n'型半導(dǎo)體層lb的深度。這 種情況下，溝道區(qū)域4在n型半導(dǎo)體襯底1的表面連續(xù)地設(shè)置。以柵氧化膜 11覆蓋溝槽7的內(nèi)壁，將填充多晶硅填充到溝槽7。
在源電極17下方，溝槽內(nèi)的多晶硅謀求低電阻化而形成柵電極13。在與
溝槽7鄰接的溝道區(qū)域4表面形成n+型的源區(qū)域15,在鄰接的源區(qū)域15之 間的溝道區(qū)域4表面設(shè)置p+型的主體區(qū)域14。
覆蓋柵電極13設(shè)置層間絕緣膜16,源電極17經(jīng)由設(shè)置在層間絕緣膜16 上的接觸孔CH與源區(qū)域15及主體區(qū)域14 (溝道區(qū)域4)接觸。
在柵焊盤電極18下方的n型半導(dǎo)體襯底l上也配置溝槽7、多晶硅、主 體區(qū)域14、溝道區(qū)域4，但是柵焊盤電極18與溝道區(qū)域4不接觸。
柵焊盤電極18經(jīng)由設(shè)置在層間絕緣膜16的接觸孔CH與p+型雜質(zhì)區(qū)域 29上的柵引出電極13a接觸。
X區(qū)域的晶體管單元與圍繞柵焊盤電極18而鄰接的源電極17接觸。因 此，它們的電位被固定，進(jìn)行晶體管動作。
此外，柵焊盤電極18下方的溝道區(qū)域4被固定在源電位，能夠確保與動 作區(qū)域21相等的漏-源間反向耐壓。
在柵焊盤電極18的下方配置埋設(shè)在溝槽內(nèi)的條狀的pn結(jié)二極管12，其 一端及另一端分別與柵焊盤電極18及源電極17連接，構(gòu)成柵-源間的保護(hù)二 極管12d。
在第二實(shí)施方式中，在溝槽7內(nèi)形成絕緣膜11,但因為表示保護(hù)二極管 12d與各電極的連接的平面概略圖與圖4及圖5相同，所以省略說明。
多晶硅在平面圖形中被埋設(shè)在條狀的溝槽7內(nèi)。在X區(qū)域中，多晶硅與 設(shè)置在其延伸方向的柵電極13分隔溝槽7被絕緣。
在圖4及圖5的平面圖形中，在溝槽7內(nèi)的多晶硅上鄰接并交替地配置n 型半導(dǎo)體區(qū)12n和p型半導(dǎo)體區(qū)12p，為了形成pn結(jié)，進(jìn)行雜質(zhì)導(dǎo)入及淀積。
這樣，各自的兩端與源電極17及柵焊盤電極18連接的四個pn結(jié)二極管 121、 122、 123、 124并聯(lián)連接，構(gòu)成一個保護(hù)二極管12d,連接在MOSFET 的源-柵之間。
在第二實(shí)施方式中，通過將柵電極13采用溝槽構(gòu)造，與第一實(shí)施方式比 較，能夠使配置在動作區(qū)域21的晶體管單元增加，能夠提高單元密度。
此外，本發(fā)明的實(shí)施方式以n溝道型MOSFET說明，但在相反導(dǎo)電類型 的p溝道型MOSFET或在MOSFET的n+ (p+)型半導(dǎo)體襯底的下方配置有p 型(n型)襯底的IGBT (Insulated Gate Bipolar Transistor)中也能夠得到相同 的效果。
權(quán)利要求
1、一種絕緣柵型半導(dǎo)體裝置，其特征在于，具有一導(dǎo)電型半導(dǎo)體襯底；柵電極，其在所述一導(dǎo)電型半導(dǎo)體襯底的一主面條狀設(shè)置；反向?qū)щ娦偷臏系绤^(qū)域，其沿著所述柵電極在所述一主面上條狀設(shè)置；第一絕緣膜，其設(shè)置在所述柵電極與所述溝道區(qū)域之間；一導(dǎo)電型的源區(qū)域，其沿著所述柵電極在所述一主面的所述溝道區(qū)域條狀設(shè)置；第二絕緣膜，其設(shè)置在所述柵電極上；柵焊盤電極，其經(jīng)由所述第二絕緣膜設(shè)置在一部分的所述溝道區(qū)域上；以及條狀的pn結(jié)二極管，其經(jīng)由所述第二絕緣膜設(shè)置在所述柵焊盤電極下方。
2、 如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于，具有 接觸孔，其設(shè)置在所述第二絕緣膜；以及源電極，其設(shè)置在所述第二絕緣膜上并經(jīng)由所述接觸孔與所述源區(qū)域及 所述溝道區(qū)域接觸。
3、 如權(quán)利要求l所述的絕緣柵型半導(dǎo)體裝置，其特征在于，具有 柵引出電極，其設(shè)置在所述一導(dǎo)電型半導(dǎo)體襯底的周圍并與所述柵電極及所述柵焊盤電極連接；以及高濃度反向?qū)щ娦蛥^(qū)域，其設(shè)置在所述柵引出電極下方的所述襯底表面 并與所述溝道區(qū)域連接。
4、 如權(quán)利要求2所述的絕緣柵型半導(dǎo)體裝置，其特征在于， 配置在所述柵焊盤電極下方的所述溝道區(qū)域與所述源電極電連接，所述源電極與所述柵焊盤電極鄰接設(shè)置。
5、 如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于， 在所述pn結(jié)二極管的一端施加?xùn)烹娢?，在所述pn結(jié)二極管的另一端施力口源電4立。
6、 如權(quán)利要求2所述的絕緣柵型半導(dǎo)體裝置，其特征在于， 并聯(lián)連接多個所述pn結(jié)二極管，構(gòu)成所述柵電極和所述源電極間的保護(hù)二極管。
7、 如權(quán)利要求1所述的絕緣柵型半導(dǎo)體裝置，其特征在于， 所述pn結(jié)二極管具有與所述柵電極同等的寬度。
全文摘要
本發(fā)明涉及絕緣柵型半導(dǎo)體裝置。在柵焊盤電極下方設(shè)置p⁺型雜質(zhì)區(qū)域的情況下，p⁺型雜質(zhì)區(qū)域的端部具有球面狀的曲率。當(dāng)漏-源間反向耐壓達(dá)到數(shù)百伏時，在球面狀的端部就會電場集中，無法得到足夠的漏-源間反向耐壓。在平面圖形中，當(dāng)增大p⁺型雜質(zhì)區(qū)域的角部曲率時，就要犧牲能夠在動作區(qū)域配置的晶體管單元的數(shù)量。在柵焊盤電極下方也配置與晶體管單元連續(xù)的溝道區(qū)域。將位于柵焊盤電極下方的溝道區(qū)域固定為源電位。由此，即使不在柵焊盤電極下方的整個面設(shè)置p⁺型雜質(zhì)區(qū)域，也能夠確保規(guī)定的漏-源間反向耐壓。此外，在柵焊盤電極下方的條狀的多晶硅形成保護(hù)二極管。
文檔編號H01L27/06GK101154663SQ20071016127
公開日2008年4月2日 申請日期2007年9月25日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者小野寺榮男, 石田裕康, 野口康成 申請人:三洋電機(jī)株式會社;三洋半導(dǎo)體株式會社