專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及將多個電位供給宏單元的半導(dǎo)體集成電路。
技術(shù)背景近年，隨著裝置的精細(xì)化的進(jìn)展，出現(xiàn)了在半導(dǎo)體芯片上設(shè)置更多的 元件的傾向。為此，使用通過將邏輯元件、存儲元件、模擬元件等的多個 元件設(shè)置在一定區(qū)域內(nèi)的宏單元，多數(shù)設(shè)置在半導(dǎo)體芯片上，實現(xiàn)系統(tǒng)的 整體機(jī)能的方法。對于這些宏單元，從芯片的外部端子或內(nèi)部電源電路供給電源。還有， 為了多數(shù)設(shè)置的宏單元均勾流過電流電源，使用上層布線在芯片上滿布電 源布線，從滿布了的電源布線分別對宏單元供給電源的方法。以前的半導(dǎo)體集成電路中，為了能夠容易連接沿著宏單元的水平方向及垂直方向延伸的方式設(shè)置的芯片級(chip level)電源布線，在宏單元的外 周部以環(huán)狀設(shè)置了宏單元用電源布線(例如，參照"系統(tǒng)半導(dǎo)體集成電路設(shè) 計半導(dǎo)體集成電路設(shè)計篇講義資料"SoC設(shè)計技術(shù)2002年度STARC 貢獻(xiàn)講座，早稻田大學(xué)，第六章布圖設(shè)計2， p.34)。還有，近年的半導(dǎo)體 集成電路中，伴隨著半導(dǎo)體布線層的多層化，還使用了將宏單元用電源布 線在宏單元上設(shè)置成條紋狀的方法。圖16，是表示以前的半導(dǎo)體集成電路的電源布線的構(gòu)成的方框圖。圖 16的宏單元100，含有多個邏輯元件，由第四層以下的布線層構(gòu)成。在宏 單元100的外周部，宏單元用外周電源布線110、 111、 120、 121設(shè)置成環(huán) 狀。宏單元用外周電源布線110，為將電位電平VDD供給宏單元100，設(shè) 置成沿垂直方向延伸的宏單元用外周電源布線。宏單元用外周電源布線 111,為將電位電平VSS供給宏單元100，設(shè)置成沿垂直方向延伸的宏單
元用外周電源布線。宏單元用外周電源布線120，為將電位電平VDD供給 宏單元100,設(shè)置成沿水平方向延伸的宏單元用外周電源布線。宏單元用 外周電源布線121，為將電位電平VSS供給宏單元100，設(shè)置成沿水平方 向延伸的宏單元用外周電源布線。宏單元用外周電源布線110、 111，由第四層布線層形成。宏單元用外 周電源布線120、 121，由第三布線層形成。宏單元用外周電源布線110、 120,由設(shè)置在兩者交叉處的接觸點(contact)相亙連接。同樣，宏單元用外 周電源布線lll、 121，由設(shè)置在兩者交叉處的接觸點相互連接。宏單元100，通過連接宏單元用外周電源布線110、 111、 120、 121、 和沿垂直方向或水平方向延伸的宏單元內(nèi)電源布線，接受電位電平VDD 和電位電平VSS的供給。還有，宏單元用外周電源布線110、 111、 120、 121的電源布線寬度，設(shè)計成能夠供給宏單元100所消耗的電流的布線寬 度。在比宏單元IOO和宏單元用外周電源布線110、 111、 120、 121更上層 的第五層以上的布線層中，設(shè)置了芯片級用電源布線130、 131、 140、 141。 芯片級用電源布線130、 131，為將電位電平VDD供給宏單元用外周電源 布線110或120，設(shè)置成沿水平方向或垂直方向延伸。芯片級用電源布線 140、 141，為將電位電平VSS供給宏單元用外周電源布線111或121，設(shè) 置成沿水平方向或垂直方向延伸。(發(fā)明所要解決的課題)宏單元用外周電源布線，至少要具有對應(yīng)宏單元所消耗電流的布線寬 度以上的電源布線寬度。并且，即便是小面積的宏單元，在輸出的布線電 容大、包括驅(qū)動能力大的輸出緩沖器的情況，以及進(jìn)行高速動作的情況下， 有必要向宏單元供給大電流。因此，在這種情況下，即便是宏單元自身的 面積小，宏單元用外周電源布線的布線寬度變大，包含電源布線的面積也 變大。如以上所述那樣，以前的半導(dǎo)體集成電路中，因為宏單元用外周電源 布線分別是設(shè)置在宏單元的外周的，當(dāng)需要向宏單元供給大電流的情況下， 包含電源布線的宏單元的面積增大，就產(chǎn)生了半導(dǎo)體集成電路自身的面積 增大的問題。
特別是，近年的半導(dǎo)體集成電路中，伴隨著布線的精細(xì)化布線間電容 或者布線電阻在增加，還有，電路的動作頻率數(shù)在變高。為此，供給宏單 元必要的電源電流，進(jìn)一步增大宏單元用外周電源布線的布線寬度就變得 有必要了 。還有，從宏單元用外周電源布線向宏單元引入的布線也是必要的。設(shè) 置從宏單元用外周電源布線向宏單元引入布線的情況下，為保證引入布線電阻及通孔(via)的連接電阻、信賴性考慮允許電流量，IR降壓(IR drop)等 就是必要的了。為此，增加引入布線數(shù)、增寬引入布線寬度、增加連接通 孔(via)個數(shù)都是必要的。還有，在控制村底電位這樣的電路元件中，村底電位用電源布線更是 必要的，但是，存在著這樣的電路元件和芯片級村底電源布線的連接困難 的問題。發(fā)明內(nèi)容本發(fā)明，以抑制具有宏單元的半導(dǎo)體集成電路的面積為目的。 (為解決課題的方法)本發(fā)明所涉及的半導(dǎo)體集成電路，具有宏單元，從設(shè)置在宏單元上的 電源布線向宏單元提供電位。為此，就不再有必要在宏單元的外周設(shè)置電 源布線。還有，從宏單元用外周電源布線向宏單元引入的布線也就沒有必 要了。再有，能夠充分進(jìn)行芯片級用電源布線和宏單元用電源布線之間的 連接，所以，為保證引入布線電阻、通孔(via)的連接電阻、信賴性考慮的 允許電流量、IR降壓(IRdrop)等就不再是必要了。具體地講，本發(fā)明所涉及的半導(dǎo)體集成電路，包括具有多個電路元 件的宏單元，供給上述宏單元第一電位的第一宏單元用電源布線，設(shè)置在 與上述第一宏單元用電源布線同一布線層中、供給上述宏單元第二電位的 第二宏單元用電源布線。上述第一及第二宏單元用電源布線，設(shè)置在上述 宏單元上，上述第二宏單元用電源布線，設(shè)置成沿上述第一宏單元用電源 布線的長邊方向即第一方向延伸。由此，半導(dǎo)體集成電路，因為在宏單元上具有供給各個不同電位的第 一及第二宏單元用電源布線，所以，與芯片級用電源布線的連接變得容易。
一發(fā)明的效果一根據(jù)本發(fā)明，由于在宏單元上具有供給各個不同電位的第一及第二宏 單元用電源布線，與芯片級用電源布線的連接變得容易，所以，不再有必 要設(shè)置宏單元用外周電源布線。因此，能夠抑制半導(dǎo)體集成電路的面積。


圖1，是表示本發(fā)明實施方式所涉及的半導(dǎo)體集成電路的電源布線構(gòu) 成的方框圖。圖2，是表示第一變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖3，是表示第二變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖4,是表示第三變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖5，是表示第四變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖6，是表示第五變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖7，是表示第六變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖8，是表示第七變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖9，是表示第八變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 圖10，是表示第九變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖11，是表示第十變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖12，是表示第H" —變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖13，是表示第十二變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖14，是表示第十三變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖15，是表示第十四變形例的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖16，是表示以前的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。 (符號說明)10 宏單元11、 12、 13、 14 電路塊15 存儲單元陣列區(qū)域16 輸出入電路區(qū)域17 譯碼電路區(qū)域18 控制電路區(qū)域 20A 20J、 21、 22 第一宏單元用電源布線 23A 23J、 24A 24C第一宏單元用電源布線 25A 25F、 26A 26F第一宏單元用電源布線 27A 27D 第一宏單元用電源布線 30A 30J、 31、 32 第二宏單元用電源布線 33A 33J、 34A 34C第二宏單元用電源布線 35A 35F、 36A-36F第二宏單元用電源布線 37A 37D 第二宏單元用電源布線 50A、 50B、 51A、 51B 第一上層電源布線 60A、 60B、 61A、 61B 第二上層電源布線 70、 72 宏單元用外周電源布線具體實施方式
以下，參照

本發(fā)明的實施方式。圖1，是表示本發(fā)明實施方式所涉及的半導(dǎo)體集成電路的電源布線構(gòu) 成的方框圖。圖1的半導(dǎo)體集成電路，具有包含多個電路元件的宏單元10。 還有，圖1的半導(dǎo)體集成電路，在宏單元上具有向宏單元IO供給電源電位 的VDD電位(第一電位)的第一宏單元用電源布線20A 20J，向宏單元10 供給接地電位VSS(第二電位)的第二宏單元用電源布線30A 30J。宏單元IO使用的最上位布線層的第四布線層中，設(shè)置了第一宏單元用 電源布線20A 20J，及第二宏單元用電源布線30A 30J。第一宏單元用電 源布線20A 20J，設(shè)置成沿垂直方向延伸，順著水平方向排列。同樣，第 二宏單元用電源布線30A 30J，設(shè)置成沿垂直方向延伸，順著水平方向棑
列。還有，第二宏單元用電源布線30A 30J，分別對應(yīng)第一宏單元用電源 布線20A 20J。第二宏單元用電源布線30A 30J，分別設(shè)置成在對應(yīng)的第 一宏單元用電源布線的長邊方向(這個第一宏單元用電源布線的延長方向， 在圖1中是垂直方向)與這個第一宏單元用電源布線排列。還有，在通過宏單元10上部的位置，設(shè)置了第一芯片級用電源布線(以 下稱為第一上層電源布線)50A、 50B以及第二芯片級用電源布線(以下稱為 第二上層電源布線)60A、 60B。第一上層電源布線50A、 50B以及第二上 層電源布線60A、 60B,設(shè)置在比笫一宏單元用電源布線20A 20J、及第 二宏單元用電源布線30A 30J更上層的第五布線層中，且與第一宏單元用 電源布線20A 20J、及第二宏單元用電源布線30A 30J平行。第一上層電源布線50A、 50B，在第一宏單元用電源布線20A 20J上 供給VDD電位。在第一上層電源布線50A、 50B和第一宏單元用電源布 線20A 20J的重疊位置，設(shè)置了接觸點。第一宏單元用電源布線20A 20J 中，與第一上層電源布線50A、 50B的任一條重疊的布線，由這個接觸點 與第一上層電源布線50A、 50B分別連接。第二上層電源布線60A、 60B，在第二宏單元用電源布線30A 30J上 供給VSS電位。在第二上層電源布線60A、 60B和第二宏單元用電源布線 30A 30J的重疊位置，設(shè)置了接觸點。第二宏單元用電源布線30A 30J中， 與第二上層電源布線60A、 60B的任一條重疊的布線，由這個接觸點與第 二上層電源布線60A、 60B分別連接。如以上所述，第二宏單元用電源布線30A 30J，分別設(shè)置為沿第一宏 單元用電源布線20A-20J各自的長邊方向(延長方向)延伸。由此，即便是 第一上層電源布線50A、 50B以及第二上層電源布線60A、 60B平行第一 宏單元用電源布線20A 20J以及第二宏單元用電源布線30A 30J設(shè)置的情 況、垂直這個方向設(shè)置的情況，都能夠容易的連接上層電源布線和宏單元 用電源布線。為此，就不再有必要在宏單元10的外周設(shè)置宏單元用外周電 源布線，也就能夠抑制半導(dǎo)體集成電路的面積。還有，在第一上層電源布線50A、 50B和每一個第一宏單元用電源布 線20A 20J的各自重疊的所有位置、以及第二上層電源布線60A、 60B和 每一個第二宏單元用電源布線30A 30J的各自重疊的所有位置，都能夠連
接。由此，就可以將大電流供給宏單元10。尚，圖l的半導(dǎo)體集成電路，是將第一及第二宏單元用電源布線分別 設(shè)置了多條，但是，它們分別具有一條以上就可以了 。尚，還可以使用自動設(shè)置布線工具(tool)，將第一上層電源布線50A、 50B以及第二上層電源布線60A、 60B，以特定的布線寬度和布線間距， 設(shè)置成沿水平方向或垂直方向延伸。尚，在第一上層電源布線50A、 50B和第一宏單元用電源布線20A 20 J的各自的重疊位置、以及第二上層電源布線60A、 60B和第二宏單元用 電源布線30A 30J的各自的重疊位置上，使用自動設(shè)置布線工具，自動設(shè) 置為連接它們各自的接觸點亦可。還有，也可以在所有的重疊位置上設(shè)置 接觸點而不連接。尚，在不能自動設(shè)置布線的地方，可以用手工操作(manual)進(jìn)行設(shè)置 布線。尚，第一上層電源布線50A、 50B以及第二上層電源布線60A、 60B 的布線寬度，既可以比第一宏單元用電源布線20A 20J以及第二宏單元用 電源布線30A 30J的布線寬度大，也可以比它小。尚，第一上層電源布線50A、 50B以及第二上層電源布線60A、 60B 的布線間距，既可以比第一宏單元用電源布線20A 20J以及第二宏單元用 電源布線30A 30J的布線間距大，也可以比它小。尚，第一上層電源布線50A、 50B的布線寬度，可以比第一宏單元用 電源布線20A 20J的布線間距大。同樣，第二上層電源布線60A、 60B的 布線寬度，可以比第二宏單元用電源布線30A 30J的布線間距大。(第一變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第一變形例。圖2，是表示 第一變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖2中，第一宏單元用電源布線20A 20J以及第二宏單元用電源布線 30A 30J，與圖1同樣設(shè)置。圖2中，在通過宏單元IO上部的位置，設(shè)置 了第一上層電源布線51A、 51B以及第二上層電源布線61A、 61B。第一 上層電源布線51A、 51B以及第二上層電源布線61A、 61B,設(shè)置在比第
一宏單元用電源布線20A 20J、及第二宏單元用電源布線30A 30J更上層 的第五布線層中，且設(shè)置為沿與第一宏單元用電源布線20A 20J、及第二 宏單元用電源布線30A 30J垂直相交的方向延伸。第一上層電源布線51A、 51B，在第一宏單元用電源布線20A 20J上 供給VDD電位。在第一上層電源布線51A、 51B和第一宏單元用電源布 線20A-20J的交叉位置，設(shè)置了接觸點。第二上層電源布線61A、 61B， 在第二宏單元用電源布線30A-30J上供給VSS電位。在第二上層電源布線 61A、 61B和第二宏單元用電源布線30A 30J的交叉位置，設(shè)置了接觸點。 還有，與圖1一樣，第一上層電源布線51A、 51B和第一宏單元用電源布 線20A 20J、第二上層電源布線61A、 61B和第二宏單元用電源布線 30A 30J，它們的各自的交叉位置由接觸點連接。(第二變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第二變形例。圖3，是表示 第二變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖3中，圖1的第二宏單元用電源布線30A 30J，與圖1同樣，設(shè)置 為沿圖1的第一宏單元用電源布線20A 20J的各自的長邊方向延伸，但是， 以下點與圖1不同。也就是，第一宏單元用電源布線20A 20J、和第二宏單元用電源布線 30A 30J，設(shè)置成方格花紋狀模樣。具體地講，按照第一宏單元用電源布線20A、第二宏單元用電源布錢 30B、第一宏單元用電源布線20C、第二宏單元用電源布線30D、第一宏 單元用電源布線20E、第二宏單元用電源布線30F、第一宏單元用電源布 線20G、第二宏單元用電源布線30H、第一宏單元用電源布線201、第二 宏單元用電源布線30J的順序，沿水平方向排列設(shè)置。同樣，第二宏單元用電源布線30A、第一宏單元用電源布線20B、第 二宏單元用電源布線30C、第一宏單元用電源布線20D、第二宏單元用電 源布線30E、第一宏單元用電源布線20F、第二宏單元用電源布線30G、 第一宏單元用電源布線20H、第二宏單元用電源布線301、第一宏單元用 電源布線20J沿水平方向排列設(shè)置。200710162930.7說明書第9/16頁圖3中，圖2的第一上層電源布線51A、 51B以及第二上層電源布線 61A、 61B，與圖2—樣，設(shè)置在通過宏單元10上部的位置。還有，圖3 中，第一上層電源布線51A、 51B以及第二上層電源布線61A、 61B，與 圖2—樣，設(shè)置成在比第一宏單元用電源布線20A 20J、及第二宏單元用 電源布線30A 30J更上層的第五布線層中，且沿與宏單元用電源布線20A ~20J、及第二宏單元用電源布線30A 30J垂直相交的方向延伸，但是，以 下點與圖2不同。第二上層電源布線61A，為了向第二宏單元用電源布線30B、 30D、 30F、 30H、 30J供給VSS電位，以及，第二上層電源布線51A,為了向第 二宏單元用電源布線20B、 20D、 20F、 20H、 20J供給VSS電位，與圖2 相比，分別交替它們的位置設(shè)置。(第三變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第三變形例。圖4，是表示 第三變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖4中，圖1的第二宏單元用電源布線30A 30J,與圖1同樣，設(shè)置 為沿圖1的第 一 宏單元用電源布線20A 20J的各自的長邊方向延伸，但是， 以下點與圖1不同。也就是，第一宏單元用電源布線20A 20E，以及第二宏單元用電源布 線30F 30J，沿水平方向排列設(shè)置。同樣地，第二宏單元用電源布線30A 30 E，以及第一宏單元用電源布線20F 20J,沿水平方向排列設(shè)置。圖4中，圖3的第一上層電源布線51A、 51B以及第二上層電源布線 61A、 61B，與圖3 —樣設(shè)置。(第四變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第四變形例。圖5，是表示 第四變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖5的半導(dǎo)體集成電路，在宏單元10上具有向宏單元10供給VDD 電位的第一宏單元用電源布線21、和向宏單元10供給VSS電位的第二宏 單元用電源布線31。在宏單元10使用的最上位布線層的第四布線層中，17
設(shè)置著第一宏單元用電源布線21及第二宏單元用電源布線31。第一宏單元用電源布線21，圖1的第一宏單元用電源布線20A 20J的各自的末端電連接，形成為一體形狀是梳子狀。同樣，第二宏單元用電源布線31，圖1的第二宏單元用電源布線30A 30J的各自的末端電連接，形成為一體形狀是梳子狀。圖5中，圖1的第一上層電源布線50A、50B及第二上層電源布線60A、60B，設(shè)置為與圖1 一樣。(第五變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第五變形例。圖6，是表示 第五變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖6的半導(dǎo)體集成電路，在宏單元IO上具有向宏單元IO供給VDD 電位的第一宏單元用電源布線22、和向宏單元IO供給VSS電位的第二宏 單元用電源布線32。在宏單元10使用的最上位布線層的第四布線層中， 設(shè)置著第一宏單元用電源布線22及第二宏單元用電源布線32。第一宏單元用電源布線22及第二宏單元用電源布線32，如圖5的第 一宏單元用電源布線21及第二宏單元用電源布線31那樣，作為一體形狀 是梳子狀，設(shè)置成相互相對的方式。與第一宏單元用電源布線21及第二宏 單元用電源布線31的不同之處，如以下所述。也就是，第一宏單元用電源布線22及第二宏單元用電源布線32,在 第一宏單元用電源布線21中沿垂直方向延伸的部分、和第二宏單元用電源 布線31中沿垂直方向延伸的部分，設(shè)置為交替排列的方式。圖6中，圖3的第一上層電源布線51A、51B及第二上層電源布線61A、 61B，設(shè)置為與圖3 —樣。(第六變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第六變形例。圖7，是表示 第六變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖7的半導(dǎo)體集成電路，在宏單元10上具有向宏單元10供給VDD 電位，具有兩種長度的第一宏單元用電源布線23A 23J，和向宏單元10
供給VSS電位，具有兩種長度的第二宏單元用電源布線33A 33J。在宏單 元IO使用的最上位布線層的第四布線層中，第一宏單元用電源布線23A~ 23J及第二宏單元用電源布線33A 33J，設(shè)置為沿垂直方向延伸的方式。第一宏單元用電源布線23A,比第一宏單元用電源布線23B長。還有， 第一宏單元用電源布線23A、 23C、 23E、 23G、 231，以及第二宏單元用電 源布線33B、 33D、 33F、 33H、 33J，各自的長度相等。第一宏單元用電源 布線23B、 23D、 23F、 23H、 23J,以及第二宏單元用電源布線33A、 33C、 33E、 33G、 331，各自的長度相等。第一宏單元用電源布線23A 23J，設(shè)置為按照這個順序，也就是兩種 長度的布線交替沿水平方向排列。第二宏單元用電源布線33A 33J,設(shè)置 為按照這個順序，也就是兩種長度的布線交替沿水平方向排列。還有，第 二宏單元用電源布線33A 33J，分別對應(yīng)于第一宏單元用電源布線23A~23 J。第二宏單元用電源布線33A 33J，分別設(shè)置為在對應(yīng)的第一宏單元用電 源布線的長邊方向上與這個第一宏單元用電源布線排列的方式。圖7中，圖3的第一上層電源布錢51A、51B及第二上層電源布線61A、 61B，設(shè)置為與圖3 —樣。(第七變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第七變形例。圖8，是表示 第七變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖8中，圖7的第一宏單元用電源布線23A 23J、以及第二宏單元用 電源布線33A 33J，與圖7同樣，設(shè)置為沿垂直方向延伸，但是，以下點 與圖7不同。也就是，第一宏單元用電源布線23A、和同樣長度的第二宏單元用電 源布線33B，相互鄰接設(shè)置。同樣，第二宏單元用電源布線33A、和同樣 長度的第一宏單元用電源布線23B,相互鄰接設(shè)置。這樣，第一宏單元用 電源布線23A 23J中長的布線、與第二宏單元用電源布線33A 33J中長的 布線鄰接設(shè)置。還有，第一宏單元用電源布線23A 23J中短的布線、與第 二宏單元用電源布線33A 33J中短的布線鄰接設(shè)置。圖8中，圖3的第一上層電源布線51A、51B及第二上層電源布線61A、61B，設(shè)置為與圖3 —樣。 (第八變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第八變形例。圖9,是表示 第八變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖9的半導(dǎo)體集成電路，在宏單元IO上具有圖1的第一宏單元用電 源布線20A 20E，和圖1的第二宏單元用電源布線30A 30E。還有，圖9 的半導(dǎo)體集成電路，在宏單元10上還具有向宏單元10供給VDD電位 的第一宏單元用電源布線24A 24C,和向宏單元IO供給VSS電位的第二 宏單元用電源布線34A 34C。在宏單元IO使用的最上位布線層的第四布線層中，設(shè)置了第一宏單元 用電源布線24A 24C及第二宏單元用電源布線34A 34C。圖9中，第一宏單元用電源布線20A 20E，和第二宏單元用電源布線 30A 30E，與圖l同樣設(shè)置。第一宏單元用電源布線24A 24C，設(shè)置為它 們的延長線和第^"宏單元用電源布線20A 20E垂直相交，并沿水平方向延 伸。還有，第一宏單元用電源布線24A 24C,設(shè)置為沿垂直方向排列的方 式。同樣，第二宏單元用電源布線34A 34C，設(shè)置為它們的延長線和第二 宏單元用電源布線30A 30E垂直相交，并沿水平方向延伸。還有，第二宏 單元用電源布線34A 34C,設(shè)置為沿垂直方向排列的方式。圖9中，圖1的第一上層電源布線50A、50B及第二上層電源布線60A、 60B，設(shè)置為與圖1 一樣。(第九變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第九變形例。圖10，是表示 第九變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖10的半導(dǎo)體集成電路，在宏單元10上具有向宏單元10供給VDD 電位，幾乎成正方形的第一宏單元用電源布線25A 25F，和向宏單元10 供給VSS電位，幾乎成正方形的第二宏單元用.電源布線35A 35F。在宏單 元10使用的最上位布線層的第四布線層中，設(shè)置了第一宏單元用電源布線 25A 25F及第二宏單元用電源布線35A 35F。還有，第一宏單元用電源布線25A 25F及第二宏單元用電源布線35A 35F，設(shè)置成矩陣狀。圖10中，圖1的笫一上層電源布線50A、 50B及第二上層電源布線60A、 60B，設(shè)置為與圖1 一樣。尚，第一宏單元用電源布線25A 25F及第二宏單元用電源布線35A 35F，亦可為長方形。(第十變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第十變形例。圖11，是表示 第十變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖11中，分別設(shè)置了圖10的第一宏單元用電源布線25A 25F等及圖 10的第二宏單元用電源布線35A-35F等，但是，以下點與圖10不同。也 就是，第一宏單元用電源布線25A 25F等、和第二宏單元用電源布線35A~ 35F等，設(shè)置成方格花紋狀。圖11中，圖1的第一上層電源布線50A、 50B及第二上層電源布線6 0A、 60B，設(shè)置為與圖l一樣。(第H"—變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第H" —變形例。圖12，是表 示第十一變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖12中，分別設(shè)置了圖10的第一宏單元用電源布線25A 25F及圖 10的第二宏單元用電源布線35A 35F等，但是，以下點與圖10不同。也 就是，第一宏單元用電源布線25A 25F及第二宏單元用電源布線35A~35 F，分別設(shè)置成不規(guī)則狀。圖12中，圖1的第一上層電源布線50A、 50B及第二上層電源布線6 0A、 60B，設(shè)置為與圖l一樣。(第十二變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第十二變形例。圖13，是表 示第十二變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖13的半導(dǎo)體集成電路，在宏單元10上具有向宏單元IO供給VDD
電位，形狀成向多個方向凸出的凸?fàn)畹捏室缓陠卧秒娫床季€26A 26F， 和向宏單元IO供給VSS電位，形狀成向多個方向凸出的凸?fàn)畹牡诙陠?元用電源布線36A 36F。在宏單元IO使用的最上位布線層的第四布線層 中，設(shè)置了第一宏單元用電源布線26A 26F及第二宏單元用電源布線36A 36F。
第一宏單元用電源布線26A 26F，設(shè)置成矩陣狀。第二宏單元用電源 布線36A，設(shè)置在被第一宏單元用電源布線26A、 26B、 26C、 26D所圍的 范圍的中心。同樣，第二宏單元用電源布線36C，設(shè)置在被第一宏單元用 電源布線26C、 26D、 26E、 26F所圍的范圍的中心。這樣，第二宏單元 用電源布線36A 36D，也設(shè)置成矩陣狀。
圖13中，圖1的第一上層電源布線50A、 50B及第二上層電源布線6 0A、 60B，設(shè)置為與圖1 一樣。
(第十三變形例)
說明圖1的半導(dǎo)體集成電路的電源布線的第十三變形例。圖14，是表 示第十三變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。
圖14的半導(dǎo)體集成電路，在宏單元10上具有向宏單元IO供給VDD 電位的第一宏單元用電源布線27A 27D，和向宏單元IO供給VSS電位的 第二宏單元用電源布線37A 37D。在宏單元IO使用的最上位布線層的第 四布線層中，設(shè)置了第一宏單元用電源布線27A 27D及第二宏單元用電源 布線37A 37D。
還有，宏單元10，具有電路塊(功能塊)ll、 12、 13、 14。第一宏單元 用電源布線27A及第二宏單元用電源布線37A，設(shè)置在電路塊ll上。第 一宏單元用電源布線27B及第二宏單元用電源布線37B，設(shè)置在電路塊12 上。第一宏單元用電源布線27C及第二宏單元用電源布線37C，設(shè)置在電 路塊13上。第一宏單元用電源布線27D及第二宏單元用電源布線37D， 設(shè)置在電路塊14上。
第一宏單元用電源布線27A 27D等及第二宏單元用電源布線37A 37 D等，各自的布線寬度、布線間距以及各自的長邊方向，在電路塊11、 12、 13、 14的每一個上，設(shè)置成與其他電路塊上的不同。
尚，電路塊ll、 12、 13、 14，還可以有多個存儲單元設(shè)置成矩陣狀的 存儲單元陣列區(qū)域。這種情況下，第一宏單元用電源布線27A 27D等及第 二宏單元用電源布線37A~ 37 D等中，設(shè)置在存儲單元陣列區(qū)域上的布線 間距，既可以是存儲單元間距的整數(shù)倍，也可以與存儲單元的間距相等。 由此，就可以容易的進(jìn)行第一宏單元用電源布線27A 27D等及第二宏單元 用電源布線37A-37D等的布圖設(shè)計的制作。(第十四變形例)說明圖1的半導(dǎo)體集成電路的電源布線的第十四變形例。圖15，是表示第十四變形例所涉及的半導(dǎo)體集成電路的電源布線構(gòu)成的方框圖。圖15中，圖1的宏單元IO，具有多個存儲單元設(shè)置成矩陣狀的存儲 單元陣列區(qū)域15、和對存儲單元進(jìn)行數(shù)據(jù)存取的周邊電路區(qū)域。周邊電路 區(qū)域，具有輸出入電路16、譯碼電路區(qū)域17以及控制電路區(qū)域18。輸出入電路區(qū)域16，具有對存儲單元進(jìn)行數(shù)據(jù)輸出入處理的輸出入電 路。譯碼電路區(qū)域17，具有選擇存儲單元陣列區(qū)域15的存儲單元的譯碼 電路?？刂齐娐穮^(qū)域18，具有控制輸出入電路及譯碼電路的控制電路。圖15的半導(dǎo)體集成電路，在宏單元IO上具有向宏單元IO供給VDD 電位的宏單元用外周電源布線70、和向宏單元IO供給VSS電位的宏單元 用外周電源布線72。圖15的半導(dǎo)體集成電路，在宏單元10上還具有多 條向宏單元IO供給VDD電位的第一宏單元用電源布線、和多條向宏單元 IO供給VSS電位的第二宏單元用電源布線。宏單元用外周電源布線70，具有一對為向宏單元供給VDD電位的相 對部。宏單元用外周電源布線72，具有一對為向宏單元供給VSS電位的 相對部。如以上所述，圖15的半導(dǎo)體集成電路，在設(shè)置在外部的宏單元用外周 電源布線70、 72的基礎(chǔ)上，還具有第一及第二宏單元用電源布線。為此， 可以將宏單元用外周電源布線70、 72的布線寬度，設(shè)置的比對應(yīng)宏單元 10消耗的電流的布線寬度小。尚，用圖1至圖15說明了的半導(dǎo)體集成電路，還可以具有為向具有 宏單元10的電路元件供給VDD電位的第一宏單元用內(nèi)部電源布線、和為
供給VSS電位的第二宏單充用內(nèi)部電源布線。這種情況下，第一及第二宏單元用內(nèi)部電源布線，分別設(shè)置在設(shè)置了第一及第二宏單元用電源布線 的層和設(shè)置了具有宏單元10的電路元件的層之間的層中。還有，笫一宏單 元用內(nèi)部電源布線，設(shè)置成沿與第一宏單元用電源布線垂直相交的方向延 伸的方式，并與第一宏單元用電源布線電連接。同樣，第二宏單元用內(nèi)部 電源布線，設(shè)置成沿與第二宏單元用電源布線垂直相交的方向延伸的方式， 并與第二宏單元用電源布線電連接。還有，半導(dǎo)體集成電路，各自還可以具有多條第一及第二宏單元用內(nèi)部電源布線。尚，第一宏單元用內(nèi)部電源布線的布線寬度，可以比第一宏單元用電 源布線的布線寬度小，且第二宏單元用內(nèi)部電源布線的布線寬度，可以比 第二宏單元用電源布線的布線寬度小。尚，用圖1至圖15說明了的半導(dǎo)體集成電路，還可以具有將與第一 及第二宏單元用電源布線不同的電位(例如襯底電位)供給宏單元10的第三 宏單元用電源布線。還有，將與第一及第二宏單元用電源布線不同的電位 供給宏單元10的宏單元用電源布線，再加到第三宏單元用電源布線上也是 可以的。第三大電池用電源布線，也可以設(shè)置在大電池10的外周部。—產(chǎn)業(yè)上利用的可能性—通過以上說明，本發(fā)明，在宏單元上設(shè)置電源布線，就不需要在宏單 元外周確保為設(shè)置電源布線的區(qū)域的情況下能夠與芯片級用電源布線連 接，還能夠抑制電路面積，所以對半導(dǎo)體集成電路等是有用的。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括宏單元，具有多個電路元件，第一宏單元用電源布線，將第一電位供給上述宏單元，第二宏單元用電源布線，設(shè)置在與上述第一宏單元用電源布線同一布線層中，將第二電位供給上述宏單元，其特征在于上述第一及第二宏單元用電源布線，設(shè)置在上述宏單元上，上述第二宏單元用電源布線，設(shè)置成沿上述第一宏單元用電源布線的長邊方向即第一方向延伸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 包含多條上述第一宏單元用電源布線和多條上述第二宏單元用電源 布線，上述多條第二宏單元用電源布線，各自都設(shè)置為與上述多條第一宏單 元用電源布線的任一條在上述第一方向排列。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于上述多條第一宏單元用電源布線，設(shè)置成沿與上迷第一方向垂直相交 的第二方向排列，上述多條第二宏單元用電源布線，設(shè)置成沿上述第二方向排列。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于 上述多條第一宏單元用電源布線，各自的末端相互電連接，作為一體 形狀是梳子狀，上述多條第二宏單元用電源布線，各自的末端相互電連接，作為一體 形狀是梳子狀。
5. 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于 上述多條第一及第二宏單元用電源布線，都具有兩種長度。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于 上述多條第一宏單元用電源布線，設(shè)置成兩種長度相互交替的排列， 上述多條第二宏單元用電源布線，設(shè)置成兩種長度相互交替的排列。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于 上述多條第一宏單元用電源布線中長的，設(shè)置為鄰接上述多條第二宏單元用電源布線中長的，上述多條第一宏單元用電源布線中短的，設(shè)置為鄰接上述多條第二宏 單元用電源布線中短的。
8. 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于.' 還包括設(shè)置在與上述多條第一宏單元用電源布線同一布線層中，將上述第一 電位供給上述宏單元，并沿上述第二方向延伸的布線，設(shè)置在與上述多條第一宏單元用電源布線同一布線層中，將上述第二 電位供給上述宏單元，并沿上述第二方向延伸的布線。
9. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 以在與上述第一方向垂直相交的第二方向上與第二宏單元用電源布線排列的方式，至少設(shè)置一條上述第一宏單元用電源布線，以在上述第二方向上與上述第一宏單元用電源布線排列的方式，至少 設(shè)置一條上述第二宏單元用電源布線。
10. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述多條第一宏單元用電源布線，是矩形的，設(shè)置成基本是矩陣狀， 上述多條第二宏單元用電源布線，是矩形的，設(shè)置成基本是矩陣狀。
11. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上迷多條第一宏單元用電源布線，是矩形的， 上述多條第二宏單元用電源布線，是矩形的，上述第一宏單元用電源布線和上述第二宏單元用電源布線，設(shè)置成方 格花紋狀。
12. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述多條第一宏單元用電源布線，在多個方向上為凸?fàn)?，設(shè)置成基本是矩陣狀，上述多條第二宏單元用電源布線，在多個方向上為凸?fàn)?，設(shè)置成基本 是矩陣狀。
13. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述宏單元，具有多個電路塊，在上述多個電路塊中一個電路塊的上述多條第一宏單元用電源布線 的布線寬度，與另一個電路塊的布線寬度不同，在上述多個電路塊中一個電路塊的上述多條第二宏單元用電源布線的布線寬度，與另一個電路塊的布線寬度不同。
14. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述宏單元，具有多個電路塊，在上述多個電路塊中一個電路塊的上述多條第一宏單元用電源布線 的布線間隔，與另一個電路塊的布線間隔不同，在上述多個電路塊中一個電路塊的上述多條第二宏單元用電源布線 的布線間隔，與另一個電路塊的布線間隔不同。
15. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述宏單元，具有多個電路塊，上述多條第一宏單元用電源布線，在上述多個電路塊的一個電路塊 中，設(shè)置成與在另一個電路塊的方向不同的方向延伸，上述多條第二宏單元用電源布線，在上述多個電路塊的一個電路塊 中，設(shè)置成與在另一個電路塊的方向不同的方向延伸。
16. 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 上述宏單元，具有上述多個電路元件設(shè)置成矩陣狀的電路塊， 上述多條第一及第二宏單元用電源布線，在上述電路塊上，以上述電路元件間隔的整數(shù)倍的布線間隔設(shè)置。
17. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 包含多條上述第一宏單元用電源布線和多條上述第二宏單元用電源布線，上述多條第一宏單元用電源布線，設(shè)置成沿與上述第一方向垂直相交 的第二方向排列，各自的末端相互電連接，作為一體形狀是梳子狀，上述多條第二宏單元用電源布線，設(shè)置成沿上述第二方向排列，各自 的末端相互電連接，作為一體形狀是梳子狀。
18. 根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于 上述第一宏單元用電源布線，是為供給上述多個電路元件上述第一電位的布線，上述第二宏單元用電源布線，是為供給上述多個電路元件上述第二電 位的布線。
19. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 還包括第一上層電源布線，將上述第一電位供給上述第一宏單元用電源布 線，設(shè)置在比上述第一宏單元用電源布線往上的上層布線層中，第二上層電源布線，將上述第二電位供給上述第二宏單元用電源布 線，設(shè)置在比上述第二宏單元用電源布線往上的上層布線層中。
20. 根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路，其特征在于 上述第一上層電源布線及上述第二上層電源布線，設(shè)置在同一層中。
21. 根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路，其特征在于 上述第一上層電源布線，平行于上述第一宏單元用電源布線設(shè)置， 上述第二上層電源布線，平行于上述第二宏單元用電源布線設(shè)置。
22. 根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路，其特征在于 上述第一上層電源布線，設(shè)置成在與上述第一宏單元用電源布線垂直相交的方向上延伸，上述第二上層電源布線，設(shè)置成在與上述第二宏單元用電源布線垂直 相交的方向上延伸。
23. 根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路，其特征在于 包含多條上述第一宏單元用電源布線和多條上述第二宏單元用電源布線，上述第一上層電源布線，具有比上述第一宏單元用電源布線的布線間 隔大的布線寬度，上述第二上層電源布線，具有比上述第二宏單元用電源布線的布線間 隔大的布線寬度。
24. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 上述宏單元，包括存儲單元陣列區(qū)域，具有設(shè)置成矩陣狀的多個存儲單元， 周邊電路區(qū)域，具有存取上述多個存儲單元存儲的數(shù)據(jù)的電路。
25. 根據(jù)權(quán)利要求24所述的半導(dǎo)體集成電路，其特征在于 上述周邊電路區(qū)域，具有輸出入電路，進(jìn)行對上述多個存儲單元的數(shù)據(jù)輸出入處理， 譯碼電路，選擇上述多個存儲單元中應(yīng)該存取的存儲單元，以及 控制電路，控制上述輸出入電路、和上述譯碼電路。
26.根據(jù)權(quán)利要求24所迷的半導(dǎo)體集成電路，其特征在于 上述半導(dǎo)體集成電路，還包括第一宏單元用外周電源布線，將上述第一電位供給上述宏單元， 第二宏單元用外周電源布線，將上述第二電位供給上述宏單元， 上述笫一宏單元用外周電源布線，設(shè)置在上述宏單元的外周部，具有至少一》f的相對部，上述第二宏單元用外周電源布線，設(shè)置在上述宏單元的外周部，具有至少一3于的相》于部。
27.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于 還包括第一宏單元用內(nèi)部電源布線，與上述第一宏單元用電源布線電連接， 將上迷第一電位供給上述電路元件，第二宏單元用內(nèi)部電源布線，與上述第二宏單元用電源布線電連接， 將上述第二電位供給上述電路元件，上迷第一宏單元用內(nèi)部電源布線，設(shè)置為在設(shè)置有上迷第一宏單元用 電源布線的層、和設(shè)置有上迷電路元件的層之間的層中，沿與第一宏單元 用電源布線垂直相交的方向延伸，上述第二宏單元用內(nèi)部電源布線，設(shè)置為在設(shè)置有上述第二宏單元用 電源布線的層、和設(shè)置有上迷電路元件的層之間的層中，沿與第二宏單元 用電源布線垂直相交的方向延伸。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體集成電路，其特征在于 上迷第一宏單元用內(nèi)部電源布線，具有比第一宏單元用電源布線的布線寬度小的布線寬度，上述第二宏單元用內(nèi)部電源布線，具有比第二宏單元用電源布線的布線寬度小的布線寬度。
29. 根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于 上迷半導(dǎo)體集成電路，還包括第三宏單元用電源布線， 上迷第三宏單元用電源布線，供給上述宏單元與上述第一及第二宏單元用電源布線不同的電位。
30. 根據(jù)權(quán)利要求29所述的半導(dǎo)體集成電路，其特征在于 上述第三宏單元用電源布線，設(shè)置在上述宏單元的外周部。
31. 根據(jù)權(quán)利要求29所述的半導(dǎo)體集成電路，其特征在于 上述第三宏單元用電源布線，將村底電位供給上述宏單元。
全文摘要
抑制具有宏單元的半導(dǎo)體集成電路的面積。半導(dǎo)體集成電路，具有含有多個電路元件的宏單元；供給上述宏單元第一電位的第一宏單元用電源布線；設(shè)置在與上述第一宏單元用電源布線同一布線層中，供給上述宏單元第二電位的第二宏單元用電源布線。上述第一及第二宏單元用電源布線，設(shè)置在上述宏單元上，上述第二宏單元用電源布線，設(shè)置為沿上述第一宏單元用電源布線的長邊方向即第一方向延伸。
文檔編號H01L27/02GK101159264SQ200710162930
公開日2008年4月9日 申請日期2007年9月27日 優(yōu)先權(quán)日2006年10月3日
發(fā)明者友谷裕司 申請人:松下電器產(chǎn)業(yè)株式會社