專利名稱：增強空穴遷移率的器件和方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例提供用于增強空穴遷移率的器件、方法等。
背景技術(shù)：
在(110)晶體取向的襯底上形成p型場效應(yīng)晶體管(pFET)將 倍增空穴遷移率。然而，如果在(110)晶體取向的襯底上形成n型 場效應(yīng)晶體管(nFET)則將使電子遷移率降低同樣多。因此，通常 需要混合取向的襯底以便通過在(110)晶體取向平面上形成pFET 而在(100)晶體取向平面上形成nFET來獲得總體性能收益。為了 獲得混合取向的襯底，可以將(100)晶體取向的晶片與(110)晶 體取向的晶片結(jié)合在一起。這一方式將很有可能比當前(100)晶體 取向的絕緣體上硅(SOI)更昂貴，因為當前(100)晶體取向的絕 緣體上硅(SOI)是可以通過結(jié)合兩個(100)晶體取向的晶片或者 通過注氧隔離(SIMOX)技術(shù)來形成的。

發(fā)明內(nèi)容
本發(fā)明的實施例提供用于增強空穴遷移率的器件、方法等。更 具體而言， 一種半導體器件包括在第一硅層之上的氧化物層和在氧
化物層之上的第二硅層，其中氧化物層在第 一硅層與第二硅層之間。 第一硅層和第二硅層包括相同的晶體取向。在第一硅層上提供如下 區(qū)域，其中該區(qū)域接觸氧化物層、第一硅層和第二硅層。該區(qū)域包 括間隔物、淺溝槽隔離區(qū)或場氧化物區(qū)。
該器件還包括在第 一硅層上的漸變鍺層，其中漸變鍺層接觸該 區(qū)域和第 一 硅層而不接觸氧化物層。漸變鍺層的下部包括比漸變鍺 層的上部更高的鍺濃度，其中漸變鍺層的頂表面不含鍺。
此外，nFET在第二硅層之上而pFET在漸變鍺層之上，其中氧 化物層僅在nFET之下而不在pFET之下。nFET和pFET在同 一平面上。
該器件也可以包括在漸變鍺層之上的第三硅層，其中pFET在第 三硅層之上。由此，第三硅層在漸變鍺層與pFET之間。第三硅層包 括應(yīng)變假晶娃(pseudomorphic silicon )。
也提供一種方法，包括在第一硅層之上形成氧化物層而在氧化 物層之上形成第二硅層，使得氧化物層在第一硅層與第二硅層之間。 第二硅層也形成為使得第二硅層和第 一硅層包括相同的晶體取向。 接著，去除第二硅層的部分和氧化物層的部分以留下第一硅層的暴 露區(qū)域。
此后，在第一硅層的暴露區(qū)域上形成如下區(qū)域，使得該區(qū)域接 觸氧化物層、第一硅層和第二硅層。該區(qū)域包括間隔物、淺溝槽隔 離區(qū)或者場氧化物區(qū)。
該方法然后在第 一硅層的暴露區(qū)域上形成漸變鍺層，使得漸變 鍺層接觸該區(qū)域和第一硅層。另外，漸變鍺層形成為使得漸變鍺層 的下部包括比漸變鍺層的上部更高的鍺濃度，以及使得漸變鍺層的 頂表面不含鍺。
隨后，在第二硅層之上形成nFET而在漸變鍺層之上形成pFET, 使得氧化物層僅在nFET之下而不在pFET之下。nFET和pFET形成 于同一平面上。該方法也可以包括在漸變鍺層之上形成第三硅層， 使得第三硅層包括應(yīng)變假晶硅。
因而，本發(fā)明的實施例在鍺上硅(silicon on germanium )上構(gòu)造 了 pFET而在SOI襯底上構(gòu)造了 nFET。這樣做將帶來使用(100)晶 體取向的SOI襯底的益處、增強pFET載流子遷移率的益處以及保持 SOI對nFET的益處。
當結(jié)合以下描述和附圖來考慮時將更好地認識和理解本發(fā)明實 施例的這些以及其它方面。然而應(yīng)當理解，如下描述盡管指出了本 發(fā)明的優(yōu)選實施例及其許多具體細節(jié)，但是通過舉例而不是限制的
方式來給出的。在不脫離本發(fā)明精神的情況下可以在本發(fā)明實施例 的范圍內(nèi)進行許多變化和修改，而本發(fā)明的實施例包括所有這樣的 修改。


參照附圖從以下具體描述中將更好地理解本發(fā)明的實施例，在
附圖中
圖1圖示了第一硅層與第二硅層之間的氧化物層的圖2圖示了第一硅層的暴露區(qū)域的圖3圖示了第一硅層的暴露區(qū)域上的區(qū)域的圖4圖示了第一硅層的暴露區(qū)域上的漸變鍺層的圖5圖示了漸變鍺層的暴露區(qū)域上的第三硅層的圖6A圖示了焊盤(pad)氧化物層、焊盤氮化物層和抗蝕劑的
圖6B圖示了間隙的圖6C圖示了淺溝槽/場氧化物區(qū)的圖6D圖示了鄰近淺溝槽/場氧化物區(qū)的FET的圖；以及
圖7圖示了增強空穴遷移率的方法的流程圖。
具體實施例方式
參照在附圖中圖示和在以下描述中詳述的非限制性實施例來更 充分地說明本發(fā)明的實施例及其各種特征和優(yōu)點細節(jié)。應(yīng)當注意圖 中所示特征未必按t匕例繪制。省略了公知部件和處理技術(shù)的描述以 免不必要地使本發(fā)明的實施例變得模糊。這里使用的例子僅僅旨在 有助于理解可以實施本發(fā)明實施例的方式以及進一步使本領(lǐng)域技術(shù) 人員能夠?qū)嵤┍景l(fā)明的實施例。因而，這些例子不應(yīng)當理解為限制 本發(fā)明實施例的范圍。
這樣做將帶來:用(100)晶體;又向的SOI襯底的益處、增強pFET
載流子遷移率的益處以及保持在SOI襯底上具有nFET的益處。
通過將單晶鍺用于p溝道可以將空穴遷移率增強六倍。為了在 SOI襯底上實現(xiàn)這一點，可以在硅上沉積漸變硅鍺以在表面上具有 100%的鍺晶體。這將使得<100〉晶體取向的硅用于nFET而鍺用于 pFET。類似結(jié)構(gòu)的細節(jié)在如下公開物中有描述Sleight的美國專利 申請公開No. 2006/0175659、 Venkatesan等人的美國專利申請公開 No. 2006/0194384以及Ieong等人的美國專利申請公開No. 2006/0194421,這里通過參考將它們?nèi)恳搿?br> 如圖1中所示， 一種增強空穴遷移率的方法始于SOI襯底200。 更具體而言，在第一硅層210上形成掩埋氧化物(BOX)層(這里 也稱為"氧化物層")220;而在氧化物層220上形成第二硅層230。 第一硅層210和第二硅層230包括相同的晶體取向。例如，第一硅 層210和第二硅層230可以各自包括<100〉晶體取向。
接著如圖2中所示，去除第二硅層230和氧化物層220的部分 以留下第一硅層210的暴露區(qū)域212。第二硅層230的側(cè)壁232和氧 化物層220的側(cè)壁222與第一硅層210的暴露區(qū)域212相鄰，其中 側(cè)壁232與側(cè)壁222共線。另外，第二硅層230的去除部分可以具 有與氧化物層220的去除部分的表面面積相等的表面面積。
此后，如圖3中所示，在第一硅層210的暴露區(qū)域212上形成 區(qū)域240，其中區(qū)域240包括間隔物如氧化物或者氮化物間隔物。區(qū) 域(這里也稱為"隔離物")240包括直的第一側(cè)242和彎曲的第二側(cè) 244。隔離物240的第一側(cè)242分別在氧化物層220和第二硅層230 的側(cè)壁222和232上。另外，隔離物240的高度約等于氧化物層220 和第二硅層230的組合高度。
如圖4中所示，該方法然后在第一硅層210的暴露區(qū)域212上 形成漸變鍺層250。漸變鍺層250的第一側(cè)252在隔離物240的第二 側(cè)244上。另外，漸變鍺層250的高度約等于氧化物層220和第二 硅層230的組合高度。隨后，在第二硅層230上形成nFET 270;而 在漸變鍺層250上形成pFET 280。
硅上nFET和鍺上pFET的組合制作可能由于鍺的性質(zhì)而具有難 度。為了具有用于N型晶體管和P型晶體管的共同工藝，可以在鍺 的頂部上沉積單晶硅以在鍺上形成假晶硅。這 一 硅層然后將用來形 成p溝道。類似結(jié)構(gòu)的細節(jié)在Chen等人的美國專利申請公開No. 2006/0151837中有描述，這里通過參考將其全部引入。
如圖5中所示，可以在漸變鍺層250的上部中形成第三硅層260。 第三硅層260的第 一側(cè)262在隔離物240的第二側(cè)244上。另外， 漸變鍺層250和第三硅層260的組合高度約等于氧化物層220和第 二硅層230的組合高度。由此，pFET 280可以形成于第三硅層260 上。
此外，第三硅層260包括應(yīng)變假晶硅。具體而言，單晶硅的薄 層提供有用以加速電子的內(nèi)置應(yīng)變(應(yīng)力)，由此允許制造更快的 器件。另外，第三硅層260是晶格失配異質(zhì)結(jié)構(gòu)。換而言之，單晶
略有不同的晶格常數(shù)的特征。晶格失配由膜中應(yīng)變所適應(yīng)并且薄于 特定臨界厚度(he),其中在該特定臨界厚度上通過形成位錯來釋放 膜中的應(yīng)力。
圖6A-6D圖示了在第三硅層260與氧化物層220之間形成淺溝 槽隔離區(qū)或者場氧化物區(qū)的方法。具體而言，如圖6A中所示，在形 成nFET 270和pFET 280 (如圖5中所示)之前，在第二珪層230、 隔離物240和第三硅層260之上形成焊盤氧化物層610。接著，在焊 盤氧化物層610之上形成焊盤氮化物層620;并且在焊盤氮化物層 620之上布置抗蝕劑R。此后，去除隔離物240以及焊盤氮化物層 620、焊盤氧化物層610、第二石圭層230、氧化物層220和第三石圭層 260中未被抗蝕劑R覆蓋的部分以形成間隙630。然后去除抗蝕劑R (圖6B)。此后，在間隙630中形成區(qū)域242，其中區(qū)域242包括 淺溝槽隔離區(qū)或者場氧化物區(qū)(圖6C)。隨后去除焊盤氮化物層620 和焊盤氧化物層610。接著，在第二硅層230上形成nFET 270而在 第三硅層260上形成pFET 280 (圖6D )。
由此，本發(fā)明的實施例提供了用于增強空穴遷移率的器件、方 法等。更具體而言，本發(fā)明實施例的半導體器件包括在第一硅層之 上的氧化物層和在氧化物層之上的第二硅層，其中氧化物層在第一 硅層與第二硅層之間。第 一硅層和第二硅層包括相同的晶體取向。
例如，第一硅層210和第二硅層230可以各自包括<100〉晶體取向。 在第一硅層上提供隔離物，其中隔離物接觸氧化物層、第一硅 層和第二硅層。該隔離物包括間隔物、淺溝槽隔離區(qū)或者場氧化物 區(qū)。如上文所討論的，隔離物包括直的第一側(cè)和彎曲的第二側(cè)。
該器件還包括在第 一硅層上的漸變鍺層，其中漸變鍺層接觸隔 離物和第 一 硅層而不接觸氧化物層。漸變鍺層的下部包括比漸變鍺 層的上部更高的鍺濃度，其中漸變鍺層的頂表面不含鍺。如上文所 討論的，漸變鍺層形成于第一硅層的暴露區(qū)域上。
此外，nFET在第二硅層之上而pFET在漸變鍺層之上，其中氧 化物層僅在nFET之下而不在pFET之下。nFET和pFET在同一平面 上。該器件也可以包括在漸變鍺層之上的第三硅層，其中pFET在第 三硅層之上。由此，第三硅層在漸變鍺層與pFET之間。第三硅層包 括應(yīng)變假晶硅。如上文所討論的，單晶襯底上的單晶材料層具有略
征。晶格失配由膜中的應(yīng)變所適應(yīng)并且薄于特定臨界厚度(hc),其 中在該特定臨界厚度上通過形成位錯來釋放膜中的應(yīng)力。
還提供一種方法，其包括在第一硅層之上形成氧化物層而在氧 化物層之上形成第二硅層，使得氧化物層在第一硅層與第二硅層之 間。第二硅層也形成為使得第二硅層和第 一硅層包括相同的晶體取 向。如上文所討論的，第一硅層和第二硅層可以各自包括<100>晶體 取向。
接著，去除第二硅層的部分和氧化物層的部分以留下第 一 硅層 的暴露區(qū)域。如上文所討論的，第二硅層和氧化物層的側(cè)壁與第一 硅層的暴露區(qū)域相鄰，其中第二硅層的側(cè)壁與氧化物層的側(cè)壁共線。
此后，在第一硅層的暴露區(qū)域上形成隔離物，使得隔離物接觸 氧化物層、第一硅層和第二硅層。該隔離物包括間隔物、淺溝槽隔 離區(qū)或者場氧化物區(qū)。如上文所討論的，隔離物的第一側(cè)在氧化物 層和第二硅層的側(cè)壁上。
該方法然后在第 一硅層的暴露區(qū)域上形成漸變鍺層，使得漸變 鍺層接觸隔離物和第一硅層。另外，漸變鍺層形成為使得漸變鍺層 的下部包括比漸變鍺層的上部更高的鍺濃度，并且使得漸變鍺層的 頂表面不含鍺。如上文所討論的，漸變鍺層的第一側(cè)在隔離物的第 二側(cè)上。
隨后，在第二硅層之上形成nFET而在漸變鍺層之上形成pFET, 使得氧化物層僅在nFET之下而不在pFET之下。nFET和pFET形成 于同一平面上。該方法也可以包括在漸變鍺層之上形成第三硅層， 使得第三硅層包括應(yīng)變假晶硅。如上文所討論的，第三硅層的第一 側(cè)在隔離物的第二側(cè)上。
圖7圖示了增強空穴遷移率的方法的流程圖。該方法始于在第 一硅層之上形成氧化物層(步驟700)以及在氧化物層之上形成第二 硅層使得氧化物層在第一硅層與第二硅層之間(步驟710)。這涉及 到形成第二硅層使得第二硅層和第一硅層包括相同的晶體取向(步 驟712)。如上文所討論的，第一硅層和第二硅層可以各自包括<100〉 晶體取向。
接著在步驟720中，去除第二硅層的部分和氧化物層的部分以 留下第一硅層的暴露區(qū)域。如上文討論的，第二硅層的去除部分能 夠具有與氧化物層的去除部分的表面面積相等的表面面積。
此后，在步驟730中，在第一硅層的暴露區(qū)域上形成隔離物， 使得隔離物接觸氧化物層、第一硅層和第二硅層。這包括在步驟732 中形成隔離物使得隔離物包括間隔物、淺溝槽隔離區(qū)或者場氧化物 區(qū)。如上文所討論的，隔離物的高度約等于氧化物層和第二硅層的 組合厚度。
該方法然后在步驟740中在第一硅層的暴露區(qū)域上形成漸變鍺 層，使得漸變鍺層接觸隔離物和第一硅層。漸變鍺層形成為使得漸
變鍺層的下部包括比漸變鍺層的上部更高的鍺濃度。由此在步驟742 中，漸變鍺層形成為使得漸變鍺層的頂表面不含鍺。如上文所討論 的，漸變鍺層的高度約等于氧化物層和第二硅層的組合高度。
在步驟750中，在第二硅層之上形成n型場效應(yīng)晶體管而在漸 變鍺層之上形成p型場效應(yīng)晶體管，使得氧化物層僅在n型場效應(yīng) 晶體管之下而不在p型場效應(yīng)晶體管之下。這包括在步驟752中形 成n型場效應(yīng)晶體管和p型場效應(yīng)晶體管使得n型場效應(yīng)晶體管和p 型場效應(yīng)晶體管在同一平面上。
該方法還可以包括在步驟770中在漸變鍺層之上形成第三硅層。 在步驟772中，這涉及到形成第三硅層使得第三硅層包括應(yīng)變假晶 硅。如上文所討論的，單晶硅的薄層提供有內(nèi)置應(yīng)變(應(yīng)力)以加 速電子，由此允許制造更快的器件。
因而，本發(fā)明的實施例在鍺上硅上構(gòu)造pFET而在SOI村底上構(gòu) 造nFET。這樣做將帶來使用(100)晶體取向的SOI襯底的益處、 增強pFET載流子遷移率的益處以及保持SOI對nFET的益處。
具體實施例的以上描述將充分地揭示本發(fā)明的 一般性質(zhì)，使得 他人能夠通過運用當前知識容易地針對各種應(yīng)用來修改和/或改造這 樣的具體實施例而不脫離通用概念，因此這樣的改造和修改應(yīng)當并 且旨在于涵蓋在所公開實施例的等同含義以及范圍內(nèi)。將理解到， 這里利用的措詞或者術(shù)語的目的在于描述而不是限制。因此，盡管 已經(jīng)按照優(yōu)選實施例描述了本發(fā)明的實施例，但是本領(lǐng)域技術(shù)人員 將認識到可以在所附權(quán)利要求的精神和范圍內(nèi)實施本發(fā)明的實施 例。
權(quán)利要求
1.一種半導體器件，包括在第一硅層之上的氧化物層；在所述氧化物層之上的第二硅層，其中所述氧化物層在所述第一硅層與所述第二硅層之間；在所述第一硅層上的隔離物，其中所述隔離物接觸所述氧化物層、所述第一硅層和所述第二硅層；在所述第一硅層上的漸變鍺層，其中所述漸變鍺層接觸所述隔離物和所述第一硅層，以及其中所述漸變鍺層的下部包括比所述漸變鍺層的上部更高的鍺濃度；在所述第二硅層之上的n型場效應(yīng)晶體管；以及在所述漸變鍺層之上的p型場效應(yīng)晶體管，其中所述氧化物層僅在所述n型場效應(yīng)晶體管之下而不在所述p型場效應(yīng)晶體管之下。
2. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述漸變鍺層的頂 表面不含鍺。
3. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述第一硅層和所 述第二硅層包括相同的晶體取向。
4. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述隔離物包括間 隔物、'淺溝槽隔離區(qū)和場氧化物區(qū)中的一種。
5. 根據(jù)權(quán)利要求1所述的半導體器件，還包括在所述漸變鍺層 之上的第三硅層，其中所述第三硅層在所述漸變鍺層與所述p型場 效應(yīng)晶體管之間。
6. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述第三硅層包括 應(yīng)變假晶硅。
7. 根據(jù)權(quán)利要求1所述的半導體器件，其中所述n型場效應(yīng)晶 體管和所述p型場效應(yīng)晶體管在同一平面上。
8. —種半導體器件，包括 在第 一硅層之上的氧化物層；在所述氧化物層之上的第二硅層，其中所述氧化物層在所述第 一硅層與所述第二硅層之間；在所述第 一硅層上的隔離物，其中所述隔離物接觸所述氧化物 層、所述第一硅層和所述第二硅層；在所述第 一 硅層上的漸變鍺層，其中所述漸變鍺層接觸所述隔 離物和所述第 一 硅層而不接觸所述氧化物層，以及其中所述漸變鍺 層的下部包括比所述漸變鍺層的上部更高的鍺濃度；在所述漸變鍺層之上的第三硅層；在所述第二硅層之上的n型場效應(yīng)晶體管；以及在所述第三硅層之上的p型場效應(yīng)晶體管，其中所述氧化物層僅在所述n型場效應(yīng)晶體管之下而不在所述 p型場效應(yīng)晶體管之下。
9. 根據(jù)權(quán)利要求8所述的半導體器件，其中所述漸變鍺層的頂 表面不含鍺。
10. 根據(jù)權(quán)利要求8所述的半導體器件，其中所述第一硅層和 所述第二硅層包括相同的晶體取向。
11. 根據(jù)權(quán)利要求8所述的半導體器件，其中所述隔離物包括 間隔物、淺溝槽隔離區(qū)和場氧化物區(qū)中的一種。
12. 根據(jù)權(quán)利要求8所述的半導體器件，其中所述第三硅層在 所述漸變鍺層與所述p型場效應(yīng)晶體管之間，以及其中所述第三硅 層包括應(yīng)變假晶硅。
13. 根據(jù)權(quán)利要求8所述的半導體器件，其中所述n型場效應(yīng) 晶體管和所述p型場效應(yīng)晶體管在同一平面上。
14. 一種方法，包括 在第一硅層之上形成氧化物層；在所述氧化物層之上形成第二硅層，使得所述氧化物層在所述 第 一硅層與所述第二硅層之間；去除所述第二硅層的部分和所述氧化物層的部分以留下所述第一硅層的暴露區(qū)域；在所述第 一硅層的所述暴露區(qū)域上形成隔離物，使得所述隔離 物接觸所述氧化物層、所述第一硅層和所述第二硅層；在所述第 一硅層的所述暴露區(qū)域上形成漸變鍺層，使得所述漸 變鍺層接觸所述隔離物和所述第 一硅層，以及使得所述漸變鍺層的 下部包括比所述漸變鍺層的上部更高的鍺濃度；在所述第二硅層之上形成n型場效應(yīng)晶體管；以及在所述漸變鍺層之上形成p型場效應(yīng)晶體管，其中所述氧化物 層僅在所述n型場效應(yīng)晶體管之下而不在所述p型場效應(yīng)晶體管之 下。
15. 根據(jù)權(quán)利要求14所述的方法，其中所述漸變鍺層的形成包 括形成所述漸變鍺層使得所述漸變鍺層的頂表面不含鍺。
16. 根據(jù)權(quán)利要求14所述的方法，其中所述第二硅層的形成包括形成所述第二硅層使得所述第二硅層和所述第 一硅層包括相同的 晶體取向。
17. 根據(jù)權(quán)利要求14所述的方法，其中所述隔離物的形成包括 形成所述隔離物使得所述隔離物包括間隔物、淺溝槽隔離區(qū)和場氧 化物區(qū)中的一種。
18. 根據(jù)權(quán)利要求14所述的方法，還包括在所述漸變鍺層之上 形成第三硅層。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述第三硅層的形成包 括形成所述第三硅層使得所述第三硅層包括應(yīng)變假晶硅。
20. 根據(jù)權(quán)利要求14所述的方法，其中所述n型場效應(yīng)晶體管 和所述p型場效應(yīng)晶體管的形成包括形成所述n型場效應(yīng)晶體管和 所述p型場效應(yīng)晶體管使得所述n型場效應(yīng)晶體管和所述p型場效 應(yīng)晶體管在同一平面上。
全文摘要
提供一種半導體器件，其包括在第一硅層之上的氧化物層和在該氧化物層之上的第二硅層，其中該氧化物層在第一硅層與第二硅層之間。第一硅層和第二硅層包括相同的晶體取向。該器件還包括在第一硅層上的漸變鍺層，其中該漸變鍺層接觸隔離物和第一硅層而不接觸氧化物層。漸變鍺層的下部包括比漸變鍺層的上部更高的鍺濃度，其中漸變鍺層的頂表面不含鍺。
文檔編號H01L27/12GK101188241SQ200710167468
公開日2008年5月28日 申請日期2007年10月25日 優(yōu)先權(quán)日2006年11月20日
發(fā)明者H·K·烏托莫, J·R·霍爾特, 楊海寧 申請人:國際商業(yè)機器公司