專利名稱：：用于提升保存能力的雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于一種具相變化型存儲材料的高密度存儲元件、其操作方法以及此元件的制造方法，具相變化型存儲材料包括金屬氧化型材料和其他材料。
背景技術(shù)：
：相變化型存儲材料是一種廣泛使用在讀寫光碟片的材料。這一些材料至少具有兩個(gè)固相，包括例如是一般非晶型固相(generallyamorphous)和一般結(jié)晶固相。以激光脈沖可使得讀寫光碟片可以在不同的相之間轉(zhuǎn)換，以讀取兩種相的不同的光學(xué)特性。相變化型存儲材料，如硫?qū)倩衔锊牧霞捌湎嗨撇牧希部梢酝高^在集成電路施加適當(dāng)電平的電流而改變其相態(tài)。一般非晶型態(tài)的電阻高于一般結(jié)晶態(tài)的電阻，其可快速感應(yīng)以顯示其數(shù)據(jù)。這一些特性:故研究用于可編程的阻抗材料，以用來形成可以隨機(jī)存取來讀取和寫入非易失性存儲電路。非晶態(tài)可以在低電流操作下改變?yōu)榻Y(jié)晶態(tài)。由結(jié)晶態(tài)改變?yōu)榉蔷B(tài)，在此處用做為重置，則通常需要在較高電流下操作，該操作包括一短而高電流密度脈沖，以熔化或破壞(breakdown)結(jié)晶結(jié)構(gòu)，其后，相變化材料快速冷卻，停止相變化程序，且使得至少一部份的相變化結(jié)構(gòu)穩(wěn)定于非晶態(tài)。通常都希望使得相變化材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)的重置電流可以最小化?？s小存儲單元中相變化材料單元的尺寸以及電極和相變化材料之間的接觸面積可減小用于重置的重置電流的大小，藉以使得可以以絕對小的通過相變化材料單元的電流值達(dá)到最大的電流密度。目前發(fā)展的方向是在集成電路結(jié)構(gòu)中形成小孔洞，再以少量的可編程阻抗材料來填充小孔洞。有關(guān)小孔洞的發(fā)展的專利包括Ovshinsky于1997年11月11日核準(zhǔn)的名稱為"具有錐形接觸窗的多位元單胞存儲單元"的美國專利第5,687,112號；Zahorik等人于1998年8月4日獲準(zhǔn)的名稱為"硫?qū)倩衔锏拇鎯υ?，，的美國專利?,789,277號;Doan等人于2000年11月21曰獲準(zhǔn)的名稱為"可控制Ovnic相變化半導(dǎo)體存儲元件"的美國專利第6,150,253號。生的變異，會衍生一些問題。隨著存儲容量需求的增加，相變化存儲器中每一存儲層可以儲存多個(gè)位元，令人高度期待。
發(fā)明內(nèi)容一種雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器，用于增加阻抗隨機(jī)存取存儲器的數(shù)據(jù)保存能力。介電部例如是下介電部，位于阻抗存儲部(RRAM)下方，其可以改善數(shù)據(jù)保存的設(shè)定/重置窗。下介電部的沉積方法可以采用等離子體增強(qiáng)型化學(xué)氣相沉積法或是高密度等離子體化學(xué)氣相沉積法。一種適合用來形成下介電部的材料為氧化硅。下介電部的厚度例如是約為lnm至約為10nm,或小于lnm。適合用來形成可編程阻抗存儲部的材料包括，但不限于，金屬氧化物、超巨磁電阻(CMR)阻抗材料、二元素氧化物、聚合物型材料以及硫?qū)倩衔锊牧?。例如，可用來形成可編程阻抗存儲部的兩元素化合物包括Nix()y;TixOy;AlxOv;WxOy;ZnxOy;ZrxOy;CuxOy,其中x:y=0,5:0.5,或是其他組成物x:01;y:01。金屬摻雜型的金屬氧化物材料包括Al:ZnO以及Al:ZrO。在一實(shí)施例中，雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器包括下介電部，其位于阻抗存儲部和下電極或下接觸窗插塞之間。其他層，包括位線、上接觸窗插塞和上電極位于阻抗存儲部的上表面之上。上電極和阻抗存儲部的側(cè)邊基本上對齊。在另一實(shí)施例中，雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器包括下介電部，其位于阻抗存儲部和接觸窗插塞之間，其中阻抗存儲部包覆下介電部。下介電部具有一上表面上和側(cè)壁。阻抗存儲部基本上覆蓋下介電部的上表面以及下介電部的側(cè)壁。大體來說，存儲結(jié)構(gòu)包括第一電極以及導(dǎo)電部；下介電部，覆蓋導(dǎo)電部，下介電部具有多個(gè)側(cè)邊；阻抗存儲部，覆蓋下介電部，且具有多個(gè)側(cè)邊，其基本上對齊下介電部的側(cè)邊；以及上介電質(zhì)，位于第一電極之下，且基本上覆蓋阻抗存儲部的側(cè)邊以及下介電部的側(cè)邊。本發(fā)明可以增進(jìn)阻抗隨機(jī)存取存儲器的保存時(shí)間。本發(fā)明的結(jié)構(gòu)與方法將詳述于后。此
發(fā)明內(nèi)容并非用于限制本發(fā)明，本發(fā)明當(dāng)以權(quán)利要求的范圍為準(zhǔn)。本技術(shù)的這些實(shí)施例以及其他的實(shí)施例、特征、目的和優(yōu)點(diǎn)當(dāng)可由以下的說明、權(quán)利要求以及附圖來了解。為讓本發(fā)明之上述內(nèi)容能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合所附附圖，作詳細(xì)說明如下圖1是依據(jù)本發(fā)明所繪示的雙穩(wěn)態(tài)隨機(jī)存取存儲單元陣列的示意圖。圖2為依據(jù)本發(fā)實(shí)施例所繪示的一種RRAM結(jié)構(gòu)的集成電路的方塊示意圖。圖3是依照本發(fā)明第一實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器的結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部以及下電極(或接觸窗插塞)之間。圖4是依照本發(fā)明第二實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部和接觸窗插塞之間，下介電部和阻抗存儲部具有不同的長度。圖5是依照本發(fā)明第三實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部和接觸窗插塞之間，阻抗存儲部包覆下介電部。圖6是依照本發(fā)明第四實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖,其具有下介電部位于阻抗存儲部和接觸窗插塞之間，且阻抗存儲部位于上介電部和下介電部之間。圖7是依照本發(fā)明第五實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部和接觸窗插塞之間，且下介電部和阻抗存儲部的長度延長。圖8是依照本發(fā)明第六實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部和接觸窗插塞之間，且上電極包覆阻抗存儲部和下介電部。圖9是依照本發(fā)明第七實(shí)施例所繪示的一種阻抗隨機(jī)存取存儲器結(jié)構(gòu)的示意圖，其具有下介電部位于阻抗存儲部的下，阻抗存儲部位于上介電部和下介電部之間；上介電部位于上電極的下；下介電部覆蓋下電極；下電極覆蓋接觸窗插塞。圖10A是依照本發(fā)明所繪示的測試一可程式阻抗隨機(jī)存取存儲器的設(shè)定/重置窗的時(shí)序圖。圖10B是依照本發(fā)明所繪示的可程式阻抗隨機(jī)存取存儲器具有下介電部和不具有下介電部的取樣數(shù)據(jù)曲線圖，曲線圖的y軸為設(shè)定/重置窗參數(shù);x軸為保持測試時(shí)間。主要元件符號說明123、124:字線128:共源極線132、134:電極135:側(cè)壁管腳存儲單元141、142:位線145、146:方塊150、151、152、153:晶體管200集成電^各260:薄膜熔融相變化存儲陣列261:列解碼器262:字線263:行解碼器264:位線265、267匯流排266:感應(yīng)放大器/數(shù)據(jù)輸入結(jié)構(gòu)268:偏壓供應(yīng)電壓269:狀態(tài)機(jī)器271:數(shù)據(jù)輸入272:數(shù)據(jù)輸出274:其他電^各275:集成電路300:阻抗隨機(jī)存取存儲器310:接觸窗插塞320:下介電部330:阻抗存卩諸部340:上電極350:接觸窗插塞360:位線1010:設(shè)定1012、1022:等待時(shí)間1014、1024:讀耳又1020重置1060、1070:曲線1062:設(shè)定/重置窗1064:保持測試時(shí)間具體實(shí)施例方式本發(fā)明的方法與結(jié)構(gòu)的實(shí)施例將配合圖1-io說明如下。本發(fā)明并不限于所披露的實(shí)施例，亦可以以其他的特征(feature)、構(gòu)件、方法和實(shí)施例來實(shí)施。在各實(shí)施例中相同的構(gòu)件是以相同的標(biāo)號來表示的。圖1是繪示一用來說明的存儲單元陣列100的示意圖。請參照圖1,共源極線128、字線123、以及字線124排列的方向大致與Y方向平行。位線141和142排列的方向大致與X方向平4亍。因此，方塊145中的Y解碼器和字線驅(qū)動器，與字線123和124耦接。方塊146中的X解碼器和感應(yīng)放大器組與位線141和142耦接。共源極線128，與存取晶體管150、151、152和153的源極線終端電路(terminals)耦接。存取晶體管150的柵極與字線123耦接。存取晶體管151的柵極與字線124耦接。存取晶體管152的柵極與字線123耦接。存取晶體管153的柵極與字線124耦接。存取晶體管150的漏極與側(cè)壁管腳存儲單元(sidcwallpinmemorycel1)135的下電極部132耦接，其中側(cè)壁管腳存儲單元135具有上電極部134與下電極部132。上電極部134與位線141耦接?？蓪⒐苍礃O線128視為被兩列的存儲單元共用，在附圖中，列(row)為Y方向。在其他實(shí)施例中，存取晶體管可以二極管或其他結(jié)構(gòu)來控制流經(jīng)陣列中所選擇的元件的電流，以讀取和寫數(shù)據(jù)。圖2為依據(jù)本發(fā)實(shí)施例所繪示的一種集成電路200的方塊示意圖。集成電路275包括存儲單元陣列，其在半導(dǎo)體基底上具有側(cè)壁有源管腳雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲單元。列解碼器261與多個(gè)沿著存儲單元陣列260列方向排列的字線262耦接。管腳解碼器263與多個(gè)沿著存儲單元陣列260的管腳排列的位線264耦接，以讀取存儲單元陣列260的側(cè)壁管腳存儲單元中的數(shù)據(jù)，和編程之。位址(address)經(jīng)由匯流排265至管腳解碼器263以及列解碼器261。方塊266中的感應(yīng)放大器和數(shù)據(jù)輸入結(jié)構(gòu)經(jīng)由數(shù)據(jù)匯流排267而耦接管腳解碼器263。數(shù)據(jù)透過數(shù)據(jù)輸入線271由集成電路275的輸A/輸出端口或集成電路275的其他數(shù)據(jù)源內(nèi)部或外部傳送至方塊266的數(shù)據(jù)輸入結(jié)構(gòu)。在所示的實(shí)施例中，集成電路之中可包含其他的電路274，例如一般的處理器或是特殊功用的處理器，或由薄膜雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲單元陣列所支援的具有系統(tǒng)芯片功用的模塊組合。數(shù)據(jù)是從方塊266中的感應(yīng)放大器經(jīng)由數(shù)據(jù)輸出線272傳送到集成電路275的輸入/輸出端口，或傳送到集成電路275內(nèi)部或外部的其他數(shù)據(jù)端(datadestination)。在此例中的控制器是使用偏壓狀態(tài)機(jī)器(biasarrangementstatemachine)269來控制所施加的偏壓供應(yīng)電壓(biasarrangementsupplyvokage)268如讀耳又、編程、擦除、擦除驗(yàn)證電壓以及編程驗(yàn)證電壓?？刂破骺墒褂靡阎厥饽康挠玫倪壿嬰娐?。在另一實(shí)施例中，控制器包括一般用處理器，其可配置在相同的集成電路上，通過執(zhí)行電腦程序來控制元件的操作。在又一實(shí)施例中，可結(jié)合特殊目的用的邏輯電路以及一般的處理器來作為控制器。圖3是繪示第一實(shí)施例的阻抗隨才踏取存儲器300的結(jié)構(gòu)的示意圖。阻抗隨機(jī)存取存儲器300具有下介電部320，位于阻抗存儲部(RRAM)330以及下電極或接觸窗插塞310之間。阻抗隨4踏取存儲器300包括接觸窗插塞310、覆蓋接觸窗插塞310的下介電部320、覆蓋下介電部320的阻抗存儲部330、覆蓋阻抗存儲部330的上電極340;覆蓋上電極340的接觸窗插塞350以及覆蓋接解窗插塞350的位線360。下介電部320位于接觸窗插塞310和阻抗存儲部330之間，用于增進(jìn)數(shù)據(jù)保存的時(shí)間。下介電部320的材料實(shí)例包括氧化硅，其可以利用等離子體增強(qiáng)型(PE)或是高密度等離子體(HDP)化學(xué)氣相沉積法來形成。典型的下介電部320的厚度范圍約為1納米至IO納米，或小于1納米。在此實(shí)施例中，上電極340、阻抗存^f諸部330和下介電部320具有大約相同程度的尺寸，例如具有相同的長度，以使其側(cè)邊彼此對齊，其比接觸窗插塞310的寬度長。用來形成阻抗存儲部330的材料至少包括兩個(gè)穩(wěn)態(tài)阻抗準(zhǔn)位，其稱之為阻抗隨機(jī)存取存儲材料。有數(shù)種材料皆可用來制造RRAM,說明如后。"雙穩(wěn)態(tài)RRAM"是通過以下其中一種方法來控制阻抗電平電壓振幅、電流振幅或電極性。相變化存儲器可以通過電壓振幅、電流振幅或脈沖時(shí)間來控制其狀態(tài)。雙穩(wěn)態(tài)RRAM300的電極性不會影響雙穩(wěn)態(tài)RRAM300的編程。以下簡述四種適合用于制作RRAM的阻抗存儲材料。第一種用于實(shí)施例的存儲材料是超巨磁電阻(CMR)阻抗材料，例如是PrxCayMn03,其中x:y=0.5:0.5，或是其他的組成為x:0~1;y:0~1。其他的CMR材料包括Mn的氧化物也是可以被使用的。CMR材料的形成方法可以通過PVD濺鍍或磁性賊鍍法，在1毫4仏100毫托的壓力下以Ar、N2、02以^/或He等作為反應(yīng)氣體。沉積工藝的溫度通常在室溫至攝氏600度，其與沉積后的處理?xiàng)l件有關(guān)。使用高寬比為15的準(zhǔn)直管可增進(jìn)溝填的效能。此外，還可以使用數(shù)十至^:百伏特電壓的DC偏壓來增進(jìn)溝填效能。另一方面，可同時(shí)使用DC偏壓和準(zhǔn)直管。為提高磁性結(jié)晶相，可以施加數(shù)十至10000高斯的磁場。在沉積之后，在真空或N2或是02/N2混合物的環(huán)境中進(jìn)行選擇性熱回火處理可以提高CMR材料的結(jié)晶態(tài)?；鼗鸬臏囟确秶ǔＴ跀z氏400度至600度，回火的時(shí)間少于2小時(shí)。CMR材料的厚度依存儲單元結(jié)構(gòu)的設(shè)計(jì)而有所不同。厚度為10nm至2()0nm的CMR材料可用作核心材料(corematerial)。通常，可以使用YBC()(YBaCu03，其為一種高溫超導(dǎo)體材料)緩沖層來提高CMR材料的結(jié)晶態(tài)。YBCO通常在沉積CMR材料之前沉積，其厚度范圍在30nrn至200畫。第二種存儲材料是二元素化合物，例如NixOy;TixOy;AlxOy;WxOy;ZnxOy;Zi-、Ov;Cu、Oy等，其中x:y=0.50.5或其他的組成物x01;y:01。其形成方法的實(shí)例可通過PVD賊鍍或磁性賊鍍法，在1毫托"IOO毫托的壓力下以Ar、N2、〇2以^/或He等作為反應(yīng)氣體，使用金屬氧化物如NixOy、TixOy、Alx()y、WxOy、ZnxOy、ZrxOy、CuxOy等作為耙材。沉積工藝通常在室溫下進(jìn)行。使用高寬比為15的準(zhǔn)直管可增進(jìn)溝填的效能。此外，還可以使用數(shù)十至數(shù)百伏特電壓的DC偏壓來增進(jìn)溝填效能。如有需要，可以同時(shí)使用DC偏壓和準(zhǔn)在沉積之后，在真空或N2或是02/N2混合物的環(huán)境中進(jìn)行選擇性熱回火處理可以提高金屬氧化物的氧分布。回火的溫度范圍在攝氏400度至600度，回火的時(shí)間少于2小時(shí)。另一種形成的方法可以采用PVD賊鍍或》茲性濺鍍法，在1毫衽r100毫托的壓力下以Ar/02、Ar/N2/02、纟屯02、He/02、He/N2/02等作為反應(yīng)氣體，使用金屬，如Ni、Ti、Al、W、Zn、Zr、Cu等作為靶材，或是金屬氧化物，如A1203、Zr02、MO、W03等作為靶材。沉積工藝通常在室溫下進(jìn)行。使用高寬比為15的準(zhǔn)直管可增進(jìn)溝填的效能。此外，還可以使用^t十至數(shù)百伏特電壓的DC偏壓來增進(jìn)溝填效能。如有需要，可以同時(shí)使用DC偏壓和準(zhǔn)直管。通常，在真空或N2或是02/N2混合物的環(huán)境中進(jìn)行沉積后熱回火處理可以提高金屬氧化物的氧分布?；鼗鸬臏囟确秶ǔＴ跀z氏400度至600度，回火的時(shí)間少于2小時(shí)。又，另一種形成方法是采用氧化，通過高溫氧化系統(tǒng)，例如是爐管或是快速熱工藝(RTP)系統(tǒng)，在溫度范圍為攝氏200度至攝氏700度具有純02或N2/02混合氣體，壓力為數(shù)毫托至1大氣壓的條件下，進(jìn)行沉積工藝數(shù)分鐘至數(shù)小時(shí)。其他的氧化方法是等離子體氧化法,在具有純02或Ar/02混合氣體或是Ar/N2/02混合氣體，壓力為1毫托至100毫托的RF或DC電源等離子體中，將金屬如Ni、Ti、Ai、W、Zn、Zr、Cu等的表面氧化。氧化的時(shí)間范圍為數(shù)秒至數(shù)分鐘。氧化的溫度范圍依據(jù)等離子體氧化的程度而有所不同，約為室溫至攝氏300度。第三種存儲材料是聚合物材料，例如是具有Cu、C6Q、Ag等摻雜的TCNQ或PCBM-TCNQ混合聚合物。其形成的方法可以采用蒸鍍，通過熱蒸鍍、電子束蒸鍍或是分子束外延(MBE)系統(tǒng)進(jìn)行沉積工藝。在單一的腔室中共蒸鍍固態(tài)的TCNQ以及摻雜粒(Dopantpellet)。固態(tài)的TCNQ以及摻雜粒置于W舟或是Ta舟或是陶瓷舟中。施加高電流或電子束以熔化材料源，使材料混合并沉積在晶片上。腔室中不含反應(yīng)化學(xué)品或氣體。沉積的壓力為10—4托至10"g托。晶片的溫度范圍為室溫至攝氏200度。于真空或N2的環(huán)境中，選擇性進(jìn)行沉積后熱回火處理可以提高聚合物材料的組成分布?；鼗鸬臏囟确秶ǔＴ谑覝刂?00度，回火的時(shí)間少于l小時(shí)。另一種形成聚合物型存儲材料層的技術(shù)是以旋涂方法，通過旋涂機(jī)以小于1000rpm的速率涂布摻雜的TCNQ溶液。在涂布之后，將晶片(在室溫或低于攝氏200度的環(huán)境中)靜置一段時(shí)間至成固態(tài)。靜置的時(shí)間范圍為數(shù)分鐘至數(shù)天，依溫度以及形成的^f牛而有所不同。第四種存儲材料為硫?qū)倩衔锊牧?，例如是硫?qū)倩衔锊牧螱exSbyTez，其中x:y:z=2:2:5,或是其他的組成物x:05;y:05;z:010。GeSbTe具有摻雜，例如是N-、Si-、Ti-或是可以使用其他的元素。硫?qū)倩衔锊牧系男纬煞椒赏ㄟ^PVD濺鍍或磁性賊鍍法，在1毫4H00毫托的壓力下以Ar、N2以A/或He等作為反應(yīng)氣體。沉積工藝通常在室溫下進(jìn)行。使用高寬比為15的準(zhǔn)直管可增進(jìn)溝填的效能。此外，還可以使用數(shù)十至數(shù)百伏特電壓的DC偏壓來增進(jìn)溝填效能。另一方面，可同時(shí)使用DC偏壓和準(zhǔn)直管。選擇性在真空或是N2的環(huán)境中進(jìn)行沉積后的回火處理，可以增加硫?qū)倩衔锊牧系慕Y(jié)晶態(tài)。回火的溫度范圍通常在攝氏100度至400度，回火的時(shí)間少于30秒。硫?qū)倩衔锊牧系暮穸纫虼鎯卧Y(jié)構(gòu)的設(shè)計(jì)而有所不同。通常，大于8nm，具有相變化的特性，以使其材料具有至少兩種穩(wěn)定的阻抗態(tài)。在雙穩(wěn)態(tài)RRAM300之中的存儲單元的實(shí)例，可包括相變化型存儲材料，包括硫?qū)傩筒牧霞捌渌牧?，以用于阻抗存儲?30。辟ii矣元素包括周期表第四族的氧、硫、硒、碲四種元素中任何一種。硫?qū)倩衔锇ㄊ俗逶睾完栯娦?clectropositive)的元素或自由基的化合物。硫?qū)倩衔锖辖鸢驅(qū)倩衔锖推渌牧侠缡沁^渡金屬的組合物。通常，硫?qū)倩衔锖辖鸢ㄒ环N或多種周期表第六族的元素，例如鍺和鋅。通常，硫?qū)倩衔锖辖鸢ㄤR(Sb)、鎵(Ga)、錮(In)和銀(Ag)中一種或多種的組合物。科技文獻(xiàn)中已披露多種相變化型存儲材料，其合金包括Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Tc/Gc/Sb/S。在Ge/Sb/Te合金族群中，可實(shí)施的合金組成的范圍非常廣。其組成可以Te;iGcbSb亂(a+b)來表示的。一研究人員研究大部分有用的合金中的Te在沉積材料中的平均濃度最好低于70%，典型的是小于60%,通常的范圍是約為23°/。至58%，更佳的是約為48%至58%。Ge在材料中的平均濃^1大于5%,其范圍為8%至約為30%,通常是低于50%。優(yōu)選的是Ge的濃度范圍為約為8%至40%。組成物中剩下的主要組成元素是Sb。所述的這一些百分比為原子百分比，其全部組成元素的原子為100%。(Ovshinsky的'112專利，第10-11行)。其他的研究人員研究的特定合金包括Ge2SbTes、GeSb2Te4以及GeSb4Te7。(NoboruYamada，高數(shù)據(jù)率紀(jì)錄的Ge-Sb-Te相變化光碟片的電位，SP正第3109期，第28-37頁，1997年)。通常，過渡金屬例如是#<&)、鐵(Fe)、鎳(Ni)以及鈮(Nb)、把(Pd)、柏(Pt)及其混合物或合金，可與Ge/Sb/Te結(jié)合成一相變化合金，其具有防編程的特性?？梢允褂玫拇鎯Σ牧系木唧w實(shí)例如Ovshinsky的，112專利第13行所述，其實(shí)例并入本申請作為參考。在存儲單元的有源通道區(qū)的局部范圍(localorder)中，相變化合金可以在第一個(gè)結(jié)構(gòu)態(tài)和第二結(jié)構(gòu)態(tài)之間轉(zhuǎn)換，第一個(gè)結(jié)構(gòu)態(tài)是一種為一4《非晶型固態(tài)的材料；第二結(jié)構(gòu)態(tài)是一種為一般結(jié)晶固態(tài)材料。這一些合金至少為雙穩(wěn)態(tài)(bistable)。"非晶型"表示有序性相對較低的結(jié)構(gòu)，比單結(jié)晶無序，其具有可偵測的特性，如電阻較高于結(jié)晶相。"結(jié)晶"表示有序性相對較高的結(jié)構(gòu)，比非晶型有序，其具有可偵測的特性，如電阻較低于非晶相。典型的相變化材料可以在完全非晶態(tài)和完全結(jié)晶態(tài)之間的整個(gè)光譜的局部范圍的不同的可偵測的狀態(tài)之間轉(zhuǎn)換。改變非晶相和結(jié)晶相可影響材料的其他特性，包括原子排列；自由電子的密度以及活化能。材料可轉(zhuǎn)換到不同的固相，或轉(zhuǎn)換兩個(gè)或更多個(gè)固相，提供介于完全非晶態(tài)和完全結(jié)晶態(tài)之間的灰階。其材料的電性也隨的而改變。相變化合金可通itife加電脈沖(electricalpluses)而由一個(gè)相態(tài)改變到另一個(gè)相態(tài)。短而高振幅的脈沖可以使得相變化材料改變?yōu)橐话愕姆蔷B(tài)。長而低振幅的脈沖可以使得相變化材料改變?yōu)橐话愕慕Y(jié)晶相。短而高振幅的脈沖夠高，足以打斷晶結(jié)構(gòu)的鍵；夠短，可以避免原子再結(jié)晶成結(jié)晶態(tài)。適當(dāng)?shù)拿}沖輪廓可以依據(jù)經(jīng)驗(yàn)或模擬(模式ling)來決定的，并且具體施加于特定的相變化合金。在以下之內(nèi)容中，相變化材料以GST來表示的，而其他種類的相變化材料也是可以使用的。此處用于PCRAM的材料為Ge2Sb2Te5。本發(fā)明的其他實(shí)施例中所使用的其他可編程阻抗存儲材料包括N2摻雜的GST、GexSby或其他使用不同結(jié)晶相來決定其阻抗的材料；PrxCayMn03、PrSi.Mn()3、ZrOx、WOx、TiOx、A1(X或是其他使用電脈沖來改變阻抗?fàn)顟B(tài)的材料；7,7,8,8-四氰基對醌二曱烷(TCNQ)、[6,6]苯基C61丁酸甲脂(PCBM)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCVQ、摻雜其他金屬的TCNQ，或是其他任何具有雙穩(wěn)態(tài)或多穩(wěn)態(tài)阻抗態(tài)且可以以電脈沖控制的聚合物材料。位線360、上電極340和接觸窗插塞310、350的制造方法可以采用商業(yè)上已知可行的方法。雖然，氧化硅如同以上所述，可以用作下介電部320的材料，然而，在不脫離本發(fā)明的精神范圍內(nèi)，其他的材料也是可以用來形成下介電部320的。圖4是繪示本發(fā)明第二實(shí)施例的一種阻抗隨才踏取存儲器400結(jié)構(gòu)的示意圖，其具有下介電部410位于阻抗存儲部420和接觸窗插塞310之間，下介電部410和阻抗存儲部420具有不同的長度。下介電部410的長度較長于緊鄰其上方的阻抗存儲部420的長度，且較長于緊鄰其下方的接觸窗插塞310的長度。下介電部410具有一上表面411和一下表面412。下介電部410的上表面411延伸至RRAM部420的下表面421之外。下介電部410的下表面412延伸至接觸窗插塞310的上表面311之外。阻抗存儲部420的長度大約與上電極340的長度相同。圖5是繪示本發(fā)明第三實(shí)施例的一種阻抗隨才A^耳^儲器500結(jié)構(gòu)的示意圖，其具有下介電部510位于阻抗存儲部520和接觸窗插塞310之間，且阻抗存儲部520包覆下介電部510。下介電部510位于阻抗存儲部520之內(nèi)。下介電部510包括一上表面511和側(cè)壁512、513。阻抗存儲部520基本上覆蓋下介電部510的上表面511和側(cè)壁512、513。圖6繪示本發(fā)明第四實(shí)施例的一種阻抗隨才踏耳^存儲器600結(jié)構(gòu)的示意圖，其具有下介電部610位于阻抗存儲部620和接觸窗插塞310之間，且阻抗存儲部620位于上介電部630和下介電部610之間。下介電部610包括側(cè)壁611、612和下表面613。下介電部610的下表面613的長度大于接觸窗插塞310的上表面311的長度。上電極340、上介電部630、阻抗存儲部620以及下介電部610的側(cè)邊彼此基本上對齊。上電極340具有側(cè)邊341、342、上介電部630具有側(cè)邊631、632、阻抗存儲部620具有側(cè)邊621、622、下介電部610具有側(cè)邊611、612。上電極340的側(cè)邊341、342、上介電部630的側(cè)邊631、632、阻抗存儲部620的側(cè)邊621、622以及下介電部610的側(cè)邊611、612彼此基本上對齊。圖7繪示本發(fā)明第五實(shí)施例的一種阻抗隨才踏耳踏儲器700結(jié)構(gòu)的示意圖，其具有下介電部710位于阻抗存儲部720和接觸窗插塞310之間，且下介電部710和阻抗存儲部720的長度延長。下介電部710的下表面713的長度較長于接觸窗插塞310的上表面311的長度。阻抗存儲部720的上表面723的長度較長于下電極340的下表面343的長度。阻抗存儲部720具有側(cè)邊721、722;而下介電部710具有側(cè)邊711、712。下介電部710的側(cè)邊711、712與阻抗存j諸部720的側(cè)邊721、722基本上只于齊。圖8繪示本發(fā)明第六實(shí)施例的一種阻抗隨才踏取存儲器800結(jié)構(gòu)的示意圖，其具有下介電部810位于阻抗存儲部820和接觸窗插塞310之間，且上電極部830包覆阻抗存儲部820和下介電部810。阻抗存4*部820和下介電部810位于上介電部830之中。下介電部810包括一上表面811、一下表面812以及側(cè)壁813、814。阻抗存儲部820包括一上表面821、一下表面822以及側(cè)壁823、824。上電極830的形狀呈倒U型，其基本上覆蓋阻抗存儲部820的上表面821、阻抗存儲部820以及下介電部810的側(cè)壁823、813以及阻抗存儲部820以及下介電部810的側(cè)壁824、814。圖9繪示本發(fā)明第七實(shí)施例的一種阻抗隨才踏取存儲器900結(jié)構(gòu)的示意圖，其具有下介電部610位于阻抗存儲部620下方。阻抗存儲部620位于上介電部630和下介電部610之間；上介電部630位于上電極340的下；下介電部610覆蓋下電極910;下電極910覆蓋接觸窗插塞310。下電極910包括側(cè)邊911、912以及下表面913。上電才及340的側(cè)邊341、342、上介電部630的側(cè)邊631、632、阻抗存儲部620的側(cè)邊621、622、下介電部610的側(cè)邊611、612以及下電極910側(cè)邊911、912基本上彼此對齊。下電極910的下表面913的長度大于接觸窗插塞310的長度。圖10A繪示測試一可程式阻抗隨機(jī)存取存儲器的設(shè)定/重置窗的時(shí)序圖1000。從時(shí)間q開始設(shè)定操作1010。在等待時(shí)間1012之后，進(jìn)行讀取操作，以讀取讀取電流。在時(shí)間t2,開始重置操作1020。在等待時(shí)間1022之后，進(jìn)行一讀取操作1024以讀取重置電流。圖10B是繪示可程式阻抗隨片踏取存儲器具有下電極和不具有下電極的取樣數(shù)據(jù)曲線圖1050，曲線圖1050的y軸為設(shè)^/重置窗參凄t1062;x軸為保持測試時(shí)間1064。曲線1060為具有氧化鎳(NiO)的阻抗存儲部，但在阻抗存儲部下方?jīng)]有下介電部的可程式阻抗隨才踏取存儲器的結(jié)果。設(shè)力重置窗1062在對數(shù)時(shí)間操作。在l天的保存時(shí)間之后，曲線1060的設(shè)t重置窗1062接近1。曲線1070表示具有氧化鎳(NiO)的阻抗存儲部，但在阻抗存儲部下方具有下介電部的可程式阻抗隨才踏取存4諸器的結(jié)果。此例中的下介電部是以化學(xué)氣相沉積工藝沉積而成，其厚度約為10nm。曲線1070的設(shè)力重置窗1062維持在高準(zhǔn)位，并未隨著時(shí)間而下降，由此，可以增進(jìn)阻抗存儲部330的數(shù)據(jù)保存能力。有關(guān)于制造的方法、構(gòu)件的材料相變化隨才幾存取存儲元件的使用和操作的其他信息可參考于2005年6月17日申請名稱為"薄膜熔融相變化隨機(jī)存取存儲器和其制造方法"的美國專利申請第11/155,067號，其內(nèi)容并入本申請作為參考。綜上所述，雖然本發(fā)明已以一優(yōu)選實(shí)施例披露如上，然其并非用于限定本發(fā)明。本發(fā)明所屬
技術(shù)領(lǐng)域：
中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。權(quán)利要求1.一種存儲結(jié)構(gòu)，包括第一電極與導(dǎo)電部；下介電部，覆蓋該導(dǎo)電部，該下介電部具有多個(gè)側(cè)邊；阻抗存儲部，覆蓋該下介電部，該阻抗存儲部具有多個(gè)側(cè)邊，其基本上對齊該下介電部的側(cè)邊；以及上介電質(zhì)，位于該第一電極下方，該上介電質(zhì)實(shí)質(zhì)覆蓋該阻抗存儲部的側(cè)邊以及該下介電部的側(cè)邊。2.—種存儲結(jié)構(gòu)，包括第一電才及與一導(dǎo)電部；阻抗存儲部，位于該第一電極與該導(dǎo)電部之間；以及下介電部，覆蓋該阻抗存儲部，該下介電部可提升該阻抗存儲部的數(shù)據(jù)保存能力。3.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該第一電極具有尺寸值dP該阻抗存儲部具有尺寸值d2,該下介電部具有尺寸值d3,這些尺寸值d,、d2、d3大約相等，且沿相同方向投影。4.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該第一電極具有尺寸值dP該阻抗存儲部具有尺寸值d2,該下介電部具有尺寸值d3,該尺寸值d,、4大約相等，尺寸值d3大于尺寸值d2。5.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該第一電極具有尺寸值d,，該阻抗存儲部具有尺寸值d2，該下介電部具有尺寸值(13,該尺寸值(12、d3大約相等，尺寸值山大于尺寸值d2和d3,且尺寸值d,、d2、d3沿相同方向投影。6.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該下介電部的厚度大約10nm或更薄。7.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該下介電部包括氧化硅。8.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該下介電部是以等離子體增強(qiáng)型化學(xué)氣相沉積工藝形成。9.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該下介電部是以高密度等離子體化學(xué)氣相沉積工藝形成。10.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該導(dǎo)電部包括接觸窗插塞。11.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該導(dǎo)電部包括下電極。12.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該阻抗存儲部包括以下兩元素化合其中之一NixOy;TixOy;AlxOy;WxOy;ZnxOy;ZrxOy;CuxOy，其中x:y=0.5:0.5。13.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該阻抗存儲部包括以下兩元素化合其中之一NixOy;TixOy;AlxOy;WxOy;ZnxOy;ZrxOy;CuxOy,其中X:01;y:01。14.如權(quán)利要求2所述的存儲結(jié)構(gòu)，其中該阻抗存儲部包括摻雜金屬的金屬氧化物Al:ZnO以及Al:ZrO。15.—存儲結(jié)構(gòu)，包括第一電極與導(dǎo)電部；上介電部，位于該第一電極下方；下介電部，覆蓋該導(dǎo)電部；以及阻抗存儲部，位于該上介電部和該下介電部、該第一電極和該導(dǎo)電部之間；其中該下介電部可提升該阻抗存儲部的數(shù)據(jù)保存能力。16.如權(quán)利要求15所述的存儲結(jié)構(gòu)，其中該導(dǎo)電部包括下電極。17.如權(quán)利要求15所述的存儲結(jié)構(gòu)，其中該導(dǎo)電部包括接觸窗插塞，位于該下電極下方。18.—種存儲結(jié)構(gòu)，包括第一電極與導(dǎo)電部；下介電部，覆蓋該導(dǎo)電部，該下介電部具有多個(gè)側(cè)邊；以及阻抗存儲部，位于該第一電極下方，該阻抗存儲部基本上覆蓋該下介電部的側(cè)壁，該下介電部可提升該阻抗存儲部的數(shù)據(jù)保存能力。全文摘要一種雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器，用于增加阻抗隨機(jī)存取存儲器的數(shù)據(jù)保存能力。位于阻抗存儲部(RRAM)下方的介電部例如是下介電部，可以改善資訊保存的設(shè)定/重置窗。下介電部的沉積方法可以采用等離子體增強(qiáng)型化學(xué)氣相沉積法或是高密度等離子體化學(xué)氣相沉積法。一種適合用來形成下介電部的材料為氧化硅。雙穩(wěn)態(tài)阻抗隨機(jī)存取存儲器包括一下介電部，其位于阻抗存儲部和下電極之間，或位于阻抗存儲部和下接觸窗插塞之間。其他層包括一位線、一上接觸窗，以及一上電極，位于阻抗存儲部之上表面上方。上電極的側(cè)邊和阻抗存儲部基本上彼此對齊。文檔編號H01L27/24GK101183681SQ20071018674公開日2008年5月21日申請日期2007年11月16日優(yōu)先權(quán)日2006年11月16日發(fā)明者何家驊,謝光宇,賴二琨申請人:旺宏電子股份有限公司