專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及finFET器件。
背景技術(shù)：
FinFET晶體管是一種MOSFET晶體管，其中柵電極位于溝道的兩側(cè)、 三側(cè)或四側(cè)，或者包裹在溝道周圍，由柵極電介質(zhì)分隔柵電極和溝道。雙柵 極finFin，利用了雙柵極構(gòu)造，其中柵電極位于溝道的相對(duì)兩側(cè)。在三柵極 finl+:T中，在晶體管的典型的矩形溝道的更多的一側(cè)設(shè)置柵電極。在四柵極 finl+:T或包裹柵極finFET中，柵電極位于溝道的四側(cè)。與平面MOSFET相 比，柵電極控制finFET的溝道的側(cè)面數(shù)量增加提高了 finFET中溝道的可控 性。對(duì)溝道改善的控制實(shí)現(xiàn)了更小的器件尺寸，具有更小的短溝道效應(yīng)，并 允許以高速可以切換更大的電流。已經(jīng)給這些器件取了 "fmFET"的總名稱， 因?yàn)轹捠絺?cè)壁被用于形成MOSFET。 FinFET器件比利用相似臨界尺寸的主 流CMOS技術(shù)具有更快的開關(guān)時(shí)間、相當(dāng)?shù)幕蚋叩碾娏髅芏纫约暗玫酱?大提高的短溝道控制。
在典型的fihiFET結(jié)構(gòu)中，在半導(dǎo)體"鰭"之內(nèi)提供垂直側(cè)壁上的至少 一個(gè)水平溝道，在襯底上從側(cè)面或沿邊緣設(shè)置。典型地，鰭包括具有基本矩 形截面區(qū)域的單晶半導(dǎo)體材料。典型地，鰭的高度大于鰭的寬度，以實(shí)現(xiàn) finl'T':T結(jié)構(gòu)所用的半導(dǎo)體區(qū)域的更高的每單位面積的導(dǎo)通電流。為了獲得對(duì) 短溝道效應(yīng)(SCE)的理想控制，半導(dǎo)體鰭在器件溝道區(qū)中足夠薄，以確保 形成完全耗盡的半導(dǎo)體器件。典型地，fmFET中鰭的厚度，或水平寬度小于 其柵極長度的三分之二，以便獲得對(duì)短溝道效應(yīng)的良好控制。
倒置U形的柵電極常?？珧T在半導(dǎo)體鰭的中部并覆蓋柵極電介質(zhì)層。在 典型的雙柵極finFET中，柵極電介質(zhì)層和柵極導(dǎo)體位于兩個(gè)彼此相對(duì)的半 導(dǎo)體鰭側(cè)壁的每個(gè)上。具有相當(dāng)厚度的間隔材料位于鰭的頂表面和倒置U形 柵電極的頂部之間，使得鰭的頂表面不受其上的柵電極部分的直接控制。在 典型的三柵極finFET中，倒置U形柵電極典型地位于兩個(gè)半導(dǎo)體鰭側(cè)壁上
以及鰭結(jié)構(gòu)的頂表面上。鰭的頂表面僅由柵極電介質(zhì)層與柵電極頂部隔開并 從而被柵電極控制。利用柵電極或其他掩模層作為掩模，在作為半導(dǎo)體鰭的
端部的源極區(qū)和漏極區(qū)上執(zhí)行離子注入，以提供暈(halo)、擴(kuò)展部(extension)
和源極/漏極摻雜。
然而，在提供改善的MOSFET性能的同時(shí)，造成了獨(dú)特設(shè)計(jì)難題。平 面MOSFET器件對(duì)最小光刻尺度以上的器件寬度幾乎沒有限制且因此可以 任意調(diào)節(jié)平面MOSFET的尺寸，而典型的finFET對(duì)于鰭具有相同的垂直尺 度，因此對(duì)于給定的溝道長度將finFET的尺寸限制在最小尺寸fmFET的整 數(shù)倍。換言之，對(duì)于晶體管導(dǎo)通電流和關(guān)閉電流的控制而言，平面MOSFET 提供了兩個(gè)參數(shù)，即溝道的寬度W和長度L，而finFET僅提供了一個(gè)參數(shù)， 即finFET的長度L，因?yàn)閷?duì)于所有的finFET而言鰭的高度并且因此而言溝 道的寬度是固定的。因此，對(duì)于給定的晶體管長度L,其界定了導(dǎo)通電流和 關(guān)閉電流之比，來自單個(gè)鰭的導(dǎo)通電流量是固定的。為fmFET使用多個(gè)鰭 提供了整數(shù)倍的總電流，但是單個(gè)鰭的導(dǎo)通電流的非整數(shù)分?jǐn)?shù)部分或非整數(shù) 倍需要并非顯而易見的或精心的處理方案和/或結(jié)構(gòu)。而且，使用多個(gè)鰭會(huì)使 用更多的硅表面面積，使得器件設(shè)計(jì)的面積效率更低。
然而，在設(shè)計(jì)高性能集成電路的時(shí)候常常需要具有不同導(dǎo)通電流的晶體 管。這樣的一個(gè)例子是六晶體管SRAM單元，其中beta比(下拉(pull down)NFET的導(dǎo)通電流與通過柵極(pass gate)NFET的導(dǎo)通電流之比)需要 保持在接近2，以實(shí)現(xiàn)SRAM單元的最佳性能。
盡管如Yang等人在"Fully Working 125mm2 6T-SRAM cell with 45nm gate length Triple Gate Transistors" (IEDM Tech Dig. 2003 ， pp23-26 )中所例 證的，可以改變fmFET器件的長度以減小finFET的導(dǎo)通電流，使用更長的 溝道長度不僅消耗更多的硅襯底面積，而且由于光學(xué)近似校正的復(fù)雜性，在 柵極長度的物理尺度的變化性方面帶來了不定性。此外，不同的柵極長度給 出不同的短溝道效應(yīng)，這可能導(dǎo)致閾值電壓失配或Vdd變化導(dǎo)致的比例變 化。
在美國專利申請(qǐng)公開No.2004/0222477A1中Aller等人提出的另 一種方 法披露，finFET器件配有具有不同高度的第一半導(dǎo)體鰭和第二半導(dǎo)體鰭，并 調(diào)節(jié)第一半導(dǎo)體鰭和第二半導(dǎo)體鰭的高度之比來調(diào)整晶體管的性能。然而， 使用熱氧化工藝減小鰭的高度需要在該工藝中使用硬掩模。很多處理步驟都
是必要的，例如沉積硬掩模材料，光致抗蝕劑的應(yīng)用和光刻構(gòu)圖，將光刻圖 案轉(zhuǎn)移到硬掩模中，以及熱氧化。由于由氧化導(dǎo)致的體積膨脹，氧化提高了 表面水平，導(dǎo)致襯底高度的垂直變動(dòng)，減小了后續(xù)光刻工藝期間可用的焦深， 并可能導(dǎo)致所印刷的光刻圖像的CD變動(dòng)。
因此，存在對(duì)這樣的半導(dǎo)體結(jié)構(gòu)和制造工藝的需求，其在同一半導(dǎo)體晶 片上產(chǎn)生鰭的多個(gè)垂直尺度。而且，需要一種使用最小數(shù)量的額外處理步驟 的簡單廉價(jià)的半導(dǎo)體制造工藝。
而且，存在這樣的需求，即通過使用具有不同的鰭垂直尺度的多個(gè)
finFET實(shí)現(xiàn)密集CMOS電路。
發(fā)明內(nèi)容
本發(fā)明針對(duì)上述需求并提供了利用少量額外的簡單而廉價(jià)的處理步驟 來形成鰭的多個(gè)垂直尺度的fmFET器件的結(jié)構(gòu)和方法。
此外，本發(fā)明通過為fmFET器件的鰭提供多個(gè)垂直尺度使得可以設(shè)計(jì) 密集高性能CMOS器件。
盡管根據(jù)本發(fā)明可實(shí)現(xiàn)鰭的超過兩個(gè)不同的垂直尺度(vertical dimension),在這里以具有不同鰭垂直尺度的兩種半導(dǎo)體鰭描述本發(fā)明。將 本發(fā)明應(yīng)用于超過兩種半導(dǎo)體鰭是簡單明了的，僅需要額外的掩模和注入工
藝
初始地，第一種半導(dǎo)體鰭和第二種半導(dǎo)體鰭的高度都相同。兩種半導(dǎo)體 鰭都具有基本平坦的頂表面。兩種半導(dǎo)體鰭的基本平坦的頂表面具有相同高
度。優(yōu)選地，兩種半導(dǎo)體鰭的截面區(qū)為矩形。對(duì)于矩形半導(dǎo)體鰭而言，兩種 半導(dǎo)體鰭對(duì)于半導(dǎo)體鰭的底表面具有相同高度。更優(yōu)選地，在兩種半導(dǎo)體鰭 中半導(dǎo)體鰭的高度都大于半導(dǎo)體鰭的寬度?？蛇x地，可以在每個(gè)半導(dǎo)體鰭的 頂表面上和上方形成絕緣體層。
根據(jù)本發(fā)明，用光致抗蝕劑涂布半導(dǎo)體的頂表面并進(jìn)行構(gòu)圖，使得第二 種半導(dǎo)體鰭不被圖案化的光致抗蝕劑覆蓋，而第一種半導(dǎo)體鰭覆蓋有圖案化 的光致抗蝕劑。向第二種半導(dǎo)體鰭的 一 部分中注入植入物質(zhì)(implant species),使得第二種半導(dǎo)體鰭的頂部分包括與注入前基本相同的半導(dǎo)體材 料，而第二種半導(dǎo)體鰭的底部分包括植入物質(zhì)和第二種半導(dǎo)體鰭的原始半導(dǎo) 體材料的合金。優(yōu)選地，之后去除圖案化的光致抗蝕劑。
或者，植入物質(zhì)的注入可以先于形成半導(dǎo)體鰭。在這種情況下，在形成 半導(dǎo)體鰭之前，施加并構(gòu)圖光致抗蝕劑，使抗蝕劑覆蓋將要在其中形成第一 種半導(dǎo)體鰭的第 一 區(qū)域，而光致抗蝕劑不覆蓋將要在其中形成第二種半導(dǎo)體 鰭的第二區(qū)域。向第二區(qū)域中的半導(dǎo)體材料的底部分中注入植入物質(zhì)，隨后
除去光致抗蝕劑。用另一步驟的光刻和反應(yīng)離子蝕刻(RIE)構(gòu)圖兩種半導(dǎo) 體鰭而制造沒有注入部分的第一種半導(dǎo)體鰭和具有含植入物質(zhì)和半導(dǎo)體材 料的合金的底部分的第二種半導(dǎo)體鰭。
體鰭的頂部分中的初始半導(dǎo)體材料和第一種半導(dǎo)體鰭中的半導(dǎo)體材料選擇 性地蝕刻和去除具有植入物質(zhì)的第二種半導(dǎo)體鰭的底部分。換言之，蝕刻包 括植入物質(zhì)和第二種半導(dǎo)體鰭的初始半導(dǎo)體材料的合金的第二種半導(dǎo)體鰭 的底部分，而包括與注入前基本相同的半導(dǎo)體材料的第二種半導(dǎo)體鰭的頂部 分以及第一種半導(dǎo)體鰭中的半導(dǎo)體材料基本不被蝕刻。
優(yōu)選地，然后淀積電介質(zhì)材料以填充第二種半導(dǎo)體鰭的底表面和半導(dǎo)體 襯底之間的空間。之后通過濕法蝕刻或反應(yīng)離子蝕刻(RIE)蝕刻側(cè)壁上的 電介質(zhì)材料。優(yōu)選地，通過反應(yīng)離子蝕刻(RIE)蝕刻側(cè)壁上的電介質(zhì)材料。 第二種半導(dǎo)體鰭下方的電介質(zhì)材料的底部高度與第 一種半導(dǎo)體鰭的底部高
度相同且與下方的半導(dǎo)體襯底的頂表面相同。
在兩種半導(dǎo)體鰭的側(cè)壁上通過淀積或生長形成柵極電介質(zhì)，隨后淀積并 構(gòu)圖柵極導(dǎo)體堆以形成柵電極。如果在半導(dǎo)體鰭的頂表面上和上方設(shè)置厚絕 緣體層，會(huì)獲得雙柵極finFET結(jié)構(gòu)，其中柵極控制僅受位于每個(gè)fmFET的 兩側(cè)壁上的柵極電介質(zhì)上的柵電極的兩部分影響。如果在半導(dǎo)體鰭的頂表面 上和上方不設(shè)置絕緣體層，會(huì)獲得三柵極fmFET結(jié)構(gòu)，其中柵極控制受到 接觸位于finFET的兩側(cè)壁和頂表面上的柵極電介質(zhì)的柵電極的三部分影響。
作為應(yīng)用本發(fā)明的特定范例，形成了兩種n型finFET，其中具有第一鰭 的第一 NFET具有完整垂直尺度的第 一鰭，且具有第二鰭的第二 NFET具有 大約50%完整垂直尺度的第二鰭，使得在SRAM設(shè)計(jì)中第一鰭和第二鰭首 尾相連地鄰接。第一 n型fmFET用于SRAM單元中的下拉NFET，第二 n 型finFET用作通過柵極NFET。這兩種finFET的垂直尺度之間大約為2的 比例使得能夠設(shè)計(jì)具有相同柵極長度和相同鰭寬度而保持beta比大約為2的 兩種finr:FT。通過調(diào)節(jié)植入物質(zhì)的注入深度并因此調(diào)節(jié)從第二種半導(dǎo)體鰭去
除半導(dǎo)體材料的量，可以容易地調(diào)整beta比以實(shí)現(xiàn)最佳SRAM設(shè)計(jì)。
可以將本發(fā)明的類似優(yōu)點(diǎn)容易地延伸至其他可以為不同finFET器件使 用不同量導(dǎo)通電流的電路。
圖1為利用平面MOSFET的現(xiàn)有技術(shù)SRAM結(jié)構(gòu)的自上向下的視圖。 圖2為利用具有不同柵極長度的finFET的現(xiàn)有技術(shù)SRAM結(jié)構(gòu)的自上
向下的視圖。
圖3 A-7A為在處理步驟的各階段，利用根據(jù)本發(fā)明的具有不同的鰭垂直 尺度的finFET的SRAM結(jié)構(gòu)的自上向下的視圖。
圖3B-7B為沿相應(yīng)的自上向下視圖中的線B-B'，在處理步驟的各階段利 用^f艮據(jù)本發(fā)明的finFET的SRAM結(jié)構(gòu)的截面圖。
圖3C-7C為沿相應(yīng)的自上向下視圖中的線C-C'，在處理步驟的各階段利 用根據(jù)本發(fā)明的finFET的SRAM結(jié)構(gòu)的截面圖。
圖3D-7D為沿相應(yīng)的自上向下視圖中的線D-D',在處理步驟的各階段 利用根據(jù)本發(fā)明的finFET的SRAM結(jié)構(gòu)的截面圖。
圖8A為利用根據(jù)本發(fā)明第一實(shí)施例的具有不同的鰭垂直尺度的fmFET 的SRAM結(jié)構(gòu)的自上向下的視圖。
圖8B為利用根據(jù)本發(fā)明第一實(shí)施例的fmFET的SRAM結(jié)構(gòu)沿圖8A中 線B-B'的截面圖。
圖8C為利用根據(jù)本發(fā)明第一實(shí)施例的fmFET的SRAM結(jié)構(gòu)沿圖8A中 線C-C'的截面圖。
圖8D為利用根據(jù)本發(fā)明第一實(shí)施例的finFET的SRAM結(jié)構(gòu)沿圖8A中 線D-D'的截面圖。
圖9A為利用根據(jù)本發(fā)明第二實(shí)施例的具有不同的鰭垂直尺度的fmFET 的SRAM結(jié)構(gòu)的自上向下的視圖。
圖9B為利用根據(jù)本發(fā)明第二實(shí)施例的fmFET的SRAM結(jié)構(gòu)沿圖9A中 線B-B'的截面圖。
圖9C為利用#4居本發(fā)明第二實(shí)施例的finFET的SRAM結(jié)構(gòu)沿圖9A中 線C-C'的截面圖。
圖9D為利用根據(jù)本發(fā)明第二實(shí)施例的fmFET的SRAM結(jié)構(gòu)沿圖9A中
線D-D'的截面圖。
具體實(shí)施例方式
在詳細(xì)描述本發(fā)明之前，先討論現(xiàn)有技術(shù)SRAM結(jié)構(gòu)。這里討論現(xiàn)有 SRAM結(jié)構(gòu)以清楚地闡明本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有的優(yōu)勢。
參考圖1,示出了根據(jù)現(xiàn)有技術(shù)的利用平面MOSFET的示范性六晶體管 SRAM結(jié)構(gòu)的自上向下的示意圖。在襯底內(nèi)部(未明確示出)的是半導(dǎo)體表 面103、柵電極104和第一層金屬布線105。 SRAM結(jié)構(gòu)中的這六個(gè)晶體管 包括第一上拉PFET 110、第一下拉NFET120、第一通過柵極NFET 130、第 二上拉PFin， 111、第二下拉NFET 121和第二通過柵極NFET 131。值得指 出的是，用于第 一下拉NFET 120的半導(dǎo)體區(qū)域和用于第 一通過柵極NFET 130的相應(yīng)半導(dǎo)體區(qū)域之間的不同寬度需要保持大約為2的beta比。此外， 下拉NFET 120、 121和上拉PFET 110、 111之間的寬度比也大約為2，這給 出了下拉NFET 120、 121和上拉PFET 110、 111之間的電流比gamma約為 4。
典型的fmFET制造工藝獲得的是具有垂直尺度相同的半導(dǎo)體鰭的 fml'，ET。這是因?yàn)椴煌琭mFET中的半導(dǎo)體鰭的物理寬度需要保持相同，以便 于半導(dǎo)體鰭的光刻構(gòu)圖。而且，不同于平面MOSFET器件，鰭物理寬度的 增大不會(huì)造成溝道寬度相應(yīng)增大或增大的電流，因?yàn)闇系朗窃诎雽?dǎo)體鰭的側(cè) 壁上的。因此，為了維持大約為2的beta比和/或大約為4的gamma比，必 須使用其他方法。
第一種方法是為下拉NFET使用兩個(gè)半導(dǎo)體鰭，為通過柵極NFET僅使 用一個(gè)半導(dǎo)體鰭。第一種方法使得用于SRAM結(jié)構(gòu)的布局面積增大。第二 種方法是通過使溝道長度更長削弱通過柵極NFET ( 230， 231)。參考圖2， 示出了根據(jù)現(xiàn)有技術(shù)的利用fmFET的示范性六晶體管SRAM結(jié)構(gòu)的自上向 下的示意圖。SRAM結(jié)構(gòu)中的這六個(gè)晶體管包括第一上拉PFET 210、第一 下拉NFET 220、第一通過柵極NFET 230、第二上拉PFET211、第二下拉 NFET 221和第二通過柵極NFET 231。示出了半導(dǎo)體鰭203的頂表面、第一 層金屬布線205、上拉和下拉FET (210， 211， 220， 221 )上的柵電極204 以及通過柵極NFET (230, 231 )上的柵電極204'。值得指出的是，用于第 一下拉NFET 220的半導(dǎo)體區(qū)域和用于第一通過柵極NFET 230的相應(yīng)半導(dǎo)體區(qū)域的寬度相同。然而，與用于上拉和下拉FET (210， 211， 220， 221) 的普通柵電極204相比，用于通過柵極NFET ( 230， 231 )的柵電極204'更 寬，從而通過柵極NFET (230， 231 )具有更長的柵極長度，因此具有更低 的導(dǎo)通電流。第二種方法也造成用于SRAM結(jié)構(gòu)的布局面積增大，并且由 于在設(shè)計(jì)中使用了不同的溝道長度，在柵極長度的外形尺寸中造成了增大的 變化性。第三種方法通過減小用于通過柵極NFET的區(qū)域中的半導(dǎo)體鰭的垂 直尺度而弱化通過柵極NFET。本發(fā)明提供了根據(jù)具有少量簡單額外工藝步 驟的第三種方法的方法和結(jié)構(gòu)。
這里還參考針對(duì)特定六晶體管SRAM結(jié)構(gòu)的附圖描述本發(fā)明。這是因 為增強(qiáng)SRAM性能所面對(duì)的一系列難題是典型半導(dǎo)體電路所面對(duì)的難題的 代表性例子。例如，SRAM單元中的晶體管盡管尺寸小，但需要是高性能器 件，因此需要高導(dǎo)通電流。同時(shí)，beta比需要保持在2附近，gamma比需要 保持在4附近，示出了需要在同樣的半導(dǎo)體結(jié)構(gòu)中緊密靠近的不同尺寸晶體 管的電路范例。
盡管本公開的主體是利用特定的SRAM結(jié)構(gòu)描述的，本領(lǐng)域的技術(shù)人 員應(yīng)當(dāng)認(rèn)識(shí)到，用于不同垂直尺度的半導(dǎo)體鰭的方法和結(jié)構(gòu)可以用于任何需 要使用不同導(dǎo)通電流的fmFET的電路，例如模擬電路。
根據(jù)本發(fā)明的第一實(shí)施例，在圖3A-3D中示出了制造工藝最初階段的六 晶體管SRAM結(jié)構(gòu)。在圖3A-3D中，在絕緣體上半導(dǎo)體襯底的掩埋氧化物 (BOX)層12上形成多個(gè)半導(dǎo)體鰭13,方式為通過光刻構(gòu)圖并蝕刻BOX 層12上的半導(dǎo)體材料。圖中沒有示出BOX層12下的半導(dǎo)體材料。半導(dǎo)體 鰭13的每個(gè)都具有平坦的頂表面和矩形的截面區(qū)。優(yōu)選而非必要地，半導(dǎo) 體鰭13的垂直尺度大于半導(dǎo)體鰭13的寬度，以提供來自寬溝道的高導(dǎo)通電 流，該溝道將形成于半導(dǎo)體鰭13的側(cè)壁的部分或整個(gè)側(cè)壁上。
盡管可以在塊(bulk)襯底上形成finFET，但優(yōu)選在絕緣體上半導(dǎo)體襯底 構(gòu)成的半導(dǎo)體襯底上形成根據(jù)本發(fā)明的finFET。本發(fā)明確實(shí)允許使用混合襯
盡管包括不同半導(dǎo)體材料的多個(gè)鰭在本發(fā)明的范圍內(nèi)，但所描述的本發(fā)明中 半導(dǎo)體鰭13中是相同的半導(dǎo)體材料。構(gòu)成半導(dǎo)體鰭13的半導(dǎo)體材料可以是 如下之一硅，鍺，硅-鍺合金，硅碳合金，硅-鍺-碳合金，砷化鎵，砷化銦， 磷化銦，m-v族化合物半導(dǎo)體材料，II-VI化合物半導(dǎo)體材料，有機(jī)半導(dǎo)體
材料及其他化合物半導(dǎo)體材料。
根據(jù)本發(fā)明的第一實(shí)施例，光致抗蝕劑21被涂布到半導(dǎo)體襯底上并被
光刻構(gòu)圖，如圖4A-4D所示。具體而言，在示范性六晶體管SRAM結(jié)構(gòu)中， 用光致抗蝕劑21掩蔽下拉NFET,而從用于上拉PFET和通過柵極NFET的 區(qū)域除去光致抗蝕劑21。圖案化的光致抗蝕劑21可以包括現(xiàn)有技術(shù)中常規(guī) 的光致抗蝕劑材料。典型地，圖案化的光致抗蝕劑21具有從大約300nm到 大約1500nm的厚度。這樣選擇圖案化的光致抗蝕劑21的厚度，使得在后繼 步驟中植入物質(zhì)的注入不會(huì)到達(dá)圖案化的光致抗蝕劑21下的半導(dǎo)體鰭13的 頂部。
此后，將植入物質(zhì)注入到暴露的半導(dǎo)體鰭13'中，即，未被光致抗蝕劑 21覆蓋的半導(dǎo)體鰭13'中。在示范性六晶體管SRAM結(jié)構(gòu)中，上拉PFET和 通過柵極NFET暴露于植入物質(zhì)的離子注入，如圖5A-5D所示。下拉NFET 被光致抗蝕劑21掩蔽，因此被遮擋不受植入物質(zhì)的離子注入影響。而且， 這樣選擇注入能量，使得大多數(shù)植入物質(zhì)停在包括暴露的半導(dǎo)體鰭13'的底 部的半導(dǎo)體鰭的底部分33中?；蛘?，取而代之，不使用上述軟掩模工藝， 可以使用硬掩模工藝并結(jié)合氣相摻雜或等離子體摻雜以向暴露的半導(dǎo)體鰭 13'中提供摻雜劑。
在注入之后包括可忽略量的植入物質(zhì)的半導(dǎo)體鰭的頂部23的垂直尺度 小于光致抗蝕劑21下的半導(dǎo)體鰭13的垂直尺度的90% ，優(yōu)選在光致抗蝕劑 21下的半導(dǎo)體鰭13的垂直尺度的20%到80%之間，最優(yōu)選在光致抗蝕劑 21下的半導(dǎo)體鰭13的垂直尺度的30%到70%之間。在注入之后包括可忽略 量的植入物質(zhì)的半導(dǎo)體鰭的頂部23的垂直尺度包括半導(dǎo)體鰭的頂表面。在 注入之后，暴露的半導(dǎo)體鰭13'包括頂部分23和底部分33,頂部分23沒有 或具有可忽略量的植入物質(zhì)，底部分33包括植入物質(zhì)和半導(dǎo)體鰭13'中的原 始半導(dǎo)體材料的合金。暴露的半導(dǎo)體鰭13'的垂直尺度和光致抗蝕劑21下的 半導(dǎo)體鰭13的垂直尺度基本相同。
這樣選擇植入物質(zhì)，使得形成于暴露的半導(dǎo)體鰭13'的被注入底部分33 中的植入物質(zhì)和半導(dǎo)體材料的合金在后繼的選擇性蝕刻工藝中可以蝕刻得 比沒有植入物質(zhì)的半導(dǎo)體材料快。沒有植入物質(zhì)的半導(dǎo)體材料存在于未暴露 于植入物質(zhì)的注入的半導(dǎo)體鰭13中(下文稱為"第一種半導(dǎo)體鰭")以及暴 露于植入物質(zhì)的注入的暴露的半導(dǎo)體鰭13'的頂部分23中(下文稱為"第二
種半導(dǎo)體鰭")。因此，在蝕刻暴露的半導(dǎo)體鰭13'的底部分33中的植入物質(zhì) 和半導(dǎo)體材料的合金期間，選擇性蝕刻工藝需要對(duì)第一種半導(dǎo)體鰭13中的 半導(dǎo)體材料和第二種半導(dǎo)體鰭13'的頂部分23中的半導(dǎo)體材料具有選擇性， 即，應(yīng)當(dāng)僅蝕刻最少的量或不蝕刻。
在此刻，優(yōu)選除去光致抗蝕劑21。第二種半導(dǎo)體鰭13'的底部分33暴露 于具有上述屬性的選擇性蝕刻工藝。選擇性蝕刻之后，如圖6A-6D所示除去 第二種半導(dǎo)體鰭13'的底部分33。在本發(fā)明的第一實(shí)施例的一個(gè)范例中，襯 底為絕緣體上硅襯底，具有包括氧化硅的BOX層12。第一種半導(dǎo)體鰭13 和第二種半導(dǎo)體鰭13'包括單晶硅。植入物質(zhì)包括鍺。鍺注入的劑量使得第 二種半導(dǎo)體鰭13'的底部分33中的鍺含量包含大約0.5%到大約20%的原子 濃度的鍺，優(yōu)選從大約1%到大約10%的原子濃度的鍺，最優(yōu)選從大約2% 到大約4%原子濃度。選擇性蝕刻工藝為含有諸如CF4和CHF3的CHxFy氣體 的反應(yīng)離子蝕刻(R正)工藝?，F(xiàn)有技術(shù)中已知這種RIE化學(xué)劑對(duì)含鍺的硅 與純硅材料的大約10: 1直到大約40: 1的選擇性。
第二種半導(dǎo)體鰭13'的頂部分23包括與注入前基本相同的半導(dǎo)體材料， 且在選擇性蝕刻期間第一種半導(dǎo)體鰭13中的半導(dǎo)體材料基本沒有被蝕刻。 優(yōu)選地，從這些結(jié)構(gòu)中蝕刻的半導(dǎo)體材料量最小，最優(yōu)選地，蝕刻量為零。
此時(shí)，第二種半導(dǎo)體鰭13'中僅有頂部分23保留。因此，第二種半導(dǎo)體 鰭13'的頂部分23的垂直尺度即為第二種半導(dǎo)體鰭13'自身的垂直尺度。然 而，第一種半導(dǎo)體鰭13的垂直尺度基本與第一種半導(dǎo)體鰭13的原始垂直尺 度相同。對(duì)于第二種半導(dǎo)體鰭13'而言，所得的結(jié)構(gòu)具有縮短的半導(dǎo)體鰭， 或垂直尺度減小的半導(dǎo)體鰭。根據(jù)本發(fā)明的第一實(shí)施例，在損失掉底部分33 之后，第二種半導(dǎo)體鰭13'的垂直尺度小于第一種半導(dǎo)體鰭13的垂直尺度的 90%,優(yōu)選在第一種半導(dǎo)體鰭13的垂直尺度的20%到80%之間，最優(yōu)選在 第一種半導(dǎo)體鰭13的垂直尺度的30%到70%之間。為了防止第二種半導(dǎo)體 鰭保留的頂部分23由于缺少機(jī)械支撐而跌落，半導(dǎo)體13'的至少一側(cè)從結(jié)構(gòu) 上連接到第一種半導(dǎo)體鰭13。因此，第二半導(dǎo)體鰭與至少一個(gè)第一半導(dǎo)體鰭 接觸鄰4妄。
在本發(fā)明的說明書中，詞語"高度"指沿垂直于半導(dǎo)體襯底的方向從半 導(dǎo)體襯底的表面測量的部件位置。詞語"垂直尺度"指部件自身固有的尺度， 與部件與其他部件或襯底的相對(duì)位置無關(guān)。因此，半導(dǎo)體鰭的垂直尺度是從
鰭的底表面到鰭的頂表面測量的，與其他任何部件無關(guān)。然而，半導(dǎo)體鰭的 頂部或底部的高度是關(guān)于結(jié)構(gòu)的其他部件例如下方襯底的頂表面測量的。
本發(fā)明的特征在于，如圖所示，第一種半導(dǎo)體鰭13的頂表面高度與第
二種半導(dǎo)體鰭13'的頂表面高度相等。因?yàn)锽OX層12的頂表面是平坦的， 即，從半導(dǎo)體襯底的后側(cè)表面的垂直高度相同，因此，可以容易地從BOX 層12的頂表面測量第一種和第二種半導(dǎo)體鰭13、 13'的頂表面高度。這是僅 第一種半導(dǎo)體鰭13具有的半導(dǎo)體鰭的"完全"尺度。第二種半導(dǎo)體鰭具有 "減小的"垂直高度，其小于半導(dǎo)體鰭的完全高度。第一種半導(dǎo)體鰭13的 垂直尺度和第二種半導(dǎo)體鰭13'的垂直尺度之間的差異源自這些半導(dǎo)體鰭 13、 13'的底表面高度的差異。由于除去了第二種半導(dǎo)體鰭13'的底部分33, 在每個(gè)第二種半導(dǎo)體鰭13'的底表面和BOX層12之間形成了空間(空洞)。 此刻，第二種半導(dǎo)體鰭13'下方的空間底部的高度與第一種半導(dǎo)體鰭13的底 部高度相同，并與下方的BOX層12的頂表面相同。
優(yōu)選地，然后淀積電介質(zhì)材料14以填充第二種半導(dǎo)體鰭13'和BOX層 12的底表面之間的空間。電介質(zhì)材料14可以是氧化物、氮化物、氮氧化物 或其堆疊。優(yōu)選地，通過化學(xué)氣相淀積(CVD)工藝淀積電介質(zhì)材料14。 通過蝕刻工藝蝕刻覆蓋第一種半導(dǎo)體鰭13和第二種半導(dǎo)體鰭13'的側(cè)壁的電 介質(zhì)材料14,從兩種類型的半導(dǎo)體鰭13、 13'暴露半導(dǎo)體表面。用于從半導(dǎo) 體鰭13， 13'的側(cè)壁除去電介質(zhì)膜的蝕刻工藝可以通過濕法蝕刻或RIE實(shí)現(xiàn)。 優(yōu)選地，從半導(dǎo)體鰭13、 13'的側(cè)壁除去電介質(zhì)膜的蝕刻工藝通過RIE實(shí)現(xiàn)。 優(yōu)選地，第二種半導(dǎo)體鰭13'下方的電介質(zhì)材料14的底部高度與第一種半導(dǎo) 體鰭13的底部高度相同，且還與下方的BOX層12的頂表面高度一致。所 得的結(jié)構(gòu)在圖7A-7D中示出。
此后，在第一種半導(dǎo)體面13和第二種半導(dǎo)體面13'的側(cè)壁和頂表面上形 成柵極電介質(zhì)16。柵極電介質(zhì)16可以是熱生長的氧化物，或可以是由化學(xué) 氣相淀積(CVD)或原子層淀積(ALD)淀積的高K電介質(zhì)材料。優(yōu)選地， 柵極電介質(zhì)16包括從Si02、氮氧化物、Hf02、 Zr02、 A1203、 Ti02、 La203、 SrTi()3、 LaA103及其混合物構(gòu)成的組中選擇的至少一種材料。
淀積并構(gòu)圖柵極導(dǎo)體堆，以形成柵電極18。柵電極18位于柵極電介質(zhì) 16上并與之接觸。柵極導(dǎo)體堆可以包括多晶硅層、多晶硅層和硅化物層的堆 疊或含有金屬的堆疊。優(yōu)選地，柵電極18為金屬柵電極，其中金屬柵電極
位于柵極電介質(zhì)上并與之接觸，且包括從多晶硅、TaN、 TiN、 WN、其他難 熔金屬氮化物及其混合物構(gòu)成的組中選擇的至少 一種材料。
包括多晶硅層的典型柵極導(dǎo)體堆具有大約100nm的厚度。涂布并光刻構(gòu) 圖光致抗蝕劑，隨后蝕刻?hào)艠O疊層以形成柵電極18。
在形成柵電極18之后是暈(halo)和擴(kuò)展部(extension)注入。暈和擴(kuò)展部 注入對(duì)于n型finFET和p型finFET分別執(zhí)行。之后，通過淀積間隔層電介 質(zhì)和間隔層RJE形成間隔層19。間隔層(spacer)可以在一次淀積和一次RIE 中形成，或者，在多次淀積不同間隔電介質(zhì)層和多次RIE中形成，之間還有 進(jìn)一步的暈或擴(kuò)展部注入。典型的間隔層電介質(zhì)材料包括氧化物、氮化物、 氮氧化物及其堆疊。圖8A-8D示出了根據(jù)本發(fā)明的第一實(shí)施例的示范性 SRAM結(jié)構(gòu)的結(jié)構(gòu)，未示出暈或擴(kuò)展部注入的區(qū)域的細(xì)節(jié)。如果柵電極18 包括多晶硅層，就如圖8B所示對(duì)p型finFET和n型finFET進(jìn)行不同摻雜。 典型地，圖8B中標(biāo)以"n"的n型fmFET的多晶硅柵極摻有n型摻雜劑， 圖8B中標(biāo)以"p"的p型finFET的多晶硅柵極摻有p型摻雜劑。在形成間 隔層之后，進(jìn)行源極/漏極的注入。如暈和擴(kuò)展部注入，在每次注入期間通過 掩蔽一種fmFET而暴露另 一種分別為n型fmFET和p型fmFET執(zhí)行源極/ 漏極注入。
根據(jù)本發(fā)明的第一實(shí)施例，柵電極18具有倒置U形并從頂部和兩側(cè)接 觸柵極電介質(zhì)16。于是，獲得了三柵極finFET結(jié)構(gòu)。獲得了具有不同垂直 尺度的半導(dǎo)體鰭的FinFET，其中FinFET的頂表面高度是相同的，但FinFET 的底表面高度不同。通過調(diào)節(jié)注入能量并因此調(diào)節(jié)植入物質(zhì)的深度，可以調(diào) 整具有減小垂直尺度的半導(dǎo)體鰭13'的垂直尺度以用于器件調(diào)整。如果需要 超過兩個(gè)垂直高度，可以使用多個(gè)注入掩模及植入物質(zhì)的不同注入能量，以 制作其中的半導(dǎo)體鰭具有同樣多不同垂直尺度的finFET。
根據(jù)本發(fā)明的第二實(shí)施例，在對(duì)半導(dǎo)體鰭13構(gòu)圖之前，通過生長或淀 積形成這里被稱為"頂電介質(zhì)層"15的絕緣體層。如果使用生長，熱氧化硅 是典型的，而如果使用淀積工藝，則可以使用各種其他電介質(zhì)材料如CVD 氧化物和CVD氮化物。頂電介質(zhì)層15與半導(dǎo)體鰭13 —起被構(gòu)圖，且在整 個(gè)工藝步驟期間作為結(jié)構(gòu)的一部分保持在半導(dǎo)體鰭的頂部從而集成到最終 結(jié)構(gòu)中，如圖9A-9D所示。在形成頂電介質(zhì)層15之后，第二實(shí)施例中使用 與在第一實(shí)施例中相同的工藝。盡管圖9A-9D給出了柵極電介質(zhì)為熱生長氧
化物的情形，本領(lǐng)域的普通技術(shù)人員應(yīng)知道，即使使用高K柵極電介質(zhì)，在
頂電介質(zhì)層15上包裹高K柵極電介質(zhì)是該結(jié)構(gòu)中僅有的差別。
本發(fā)明的第一實(shí)施例和第二實(shí)施例之間的差別在于將半導(dǎo)體鰭13、 13' 的頂表面用于finFET的溝道。根據(jù)本發(fā)明的第二實(shí)施例，頂表面未被用作 溝道而獲得了雙柵極fmFET結(jié)構(gòu)?？梢垣@得不同垂直尺度的半導(dǎo)體鰭的 rmFET并能夠引入具有兩個(gè)以上不同垂直尺度的鰭，這些特征與根據(jù)本發(fā)明 第一實(shí)施例的相同。
根據(jù)本發(fā)明第三實(shí)施例，在形成半導(dǎo)體鰭之前進(jìn)行植入物質(zhì)的注入。 在這種情況下，在形成半導(dǎo)體鰭之前，施加并構(gòu)圖光致抗蝕劑，使抗蝕劑覆 蓋后面要在其中形成第一種半導(dǎo)體鰭的第一區(qū)域。從后面要在其中形成第二 種半導(dǎo)體鰭的第二區(qū)域除去光致抗蝕劑。將植入物質(zhì)注入到第二區(qū)域中的半 導(dǎo)體材料的底部分中。然后除去光致抗蝕劑，使用另一光致抗蝕劑進(jìn)行半導(dǎo) 體鰭的構(gòu)圖并與反應(yīng)離子蝕刻結(jié)合，同時(shí)形成兩種半導(dǎo)體鰭。在形成半導(dǎo)體 鰭之后，根據(jù)本發(fā)明第二實(shí)施例的結(jié)構(gòu)與圖5A-5D所示的結(jié)構(gòu)相同，唯一的 差別在于在根據(jù)本發(fā)明第三實(shí)施例獲得的結(jié)構(gòu)中沒有圖5A-5D中所示的光 致抗蝕劑21。接下來，工藝步驟和結(jié)構(gòu)與本發(fā)明的第一實(shí)施例相同。
根據(jù)本發(fā)明的第四實(shí)施例，在對(duì)半導(dǎo)體鰭13構(gòu)圖之前，以和本發(fā)明第 二實(shí)施例中相同的方式，通過生長或淀積形成頂電介質(zhì)層。繼之以用相同的 工藝步驟如本發(fā)明第三實(shí)施例中那樣形成半導(dǎo)體鰭之前注入植入物質(zhì)。然后 除去光致抗蝕劑，使用另 一光致抗蝕劑進(jìn)行半導(dǎo)體鰭的構(gòu)圖并與反應(yīng)離子蝕 刻結(jié)合，同時(shí)形成兩種半導(dǎo)體鰭。每一半導(dǎo)體鰭在其上及上方具有相同覆蓋 區(qū)的一部分頂電介質(zhì)層。在形成半導(dǎo)體鰭之后，根據(jù)本發(fā)明的第四實(shí)施例的 結(jié)構(gòu)類似于圖5A-5D中所示的結(jié)構(gòu)，區(qū)別在于，在根據(jù)本發(fā)明的第四實(shí)施例 獲得的結(jié)構(gòu)中沒有光致抗蝕劑21，而在半導(dǎo)體鰭上和上方有一部分頂電介質(zhì) 層。接下來，工藝步驟和結(jié)構(gòu)與本發(fā)明的第一實(shí)施例相同。
盡管已經(jīng)依據(jù)特定實(shí)施例描述了本發(fā)明，顯然，考慮到前面的描述，對(duì) 于本領(lǐng)域的技術(shù)人員來說很多替換方案、變型和變化都是明顯的。因此，本
發(fā)明意在包括所有這種替換方案、變型和變化，其落在本發(fā)明及后附權(quán)利要 求的范圍和精神之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括至少一個(gè)第一半導(dǎo)體鰭，其具有第一頂表面和第一垂直尺度并位于半導(dǎo)體襯底上；以及至少一個(gè)第二半導(dǎo)體鰭，其具有第二頂表面和第二垂直尺度并位于所述半導(dǎo)體襯底上，其中所述第一頂表面的高度和所述第二頂表面的高度相等，且所述第二垂直尺度小于所述第一垂直尺度的90％。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述第二垂直尺度在所述 第 一垂直尺度的20 %和80 %之間。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)第二半導(dǎo)體 鰭的側(cè)壁與所述至少 一 個(gè)第 一 半導(dǎo)體鰭的側(cè)壁接觸鄰接。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)第一半導(dǎo)體 鰭和所述至少一個(gè)第二半導(dǎo)體鰭具有矩形截面區(qū)。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，還包括所述第二半導(dǎo)體鰭的底 表面和所述半導(dǎo)體襯底之間的電介質(zhì)材料。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中所述電介質(zhì)材料的底部的 高度與所述至少一個(gè)第一半導(dǎo)體鰭的底部的高度相同。
7. 根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，還包括在所述至少一個(gè)第一半 導(dǎo)體鰭和所述至少一個(gè)第二半導(dǎo)體鰭的每個(gè)側(cè)壁上的柵極電介質(zhì)。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中所述柵極電介質(zhì)包括從Si02、 氮氧化物、Hf02、 Zr02、 A1203、 Ti02、 La203、 SrTi03、 LaA103及其混合物 構(gòu)成的組中選擇的至少 一種材料。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，還包括所述柵極電介質(zhì)上的柵 電極。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中所述柵電極為金屬柵電極， 其中所述金屬柵電極位于所述柵極電介質(zhì)上并接觸所述柵極電介質(zhì)，且所述 金屬柵電極包括從多晶硅、TaN、 TiN、 WN、其他難熔金屬氮化物及其混合 物構(gòu)成的組中選擇的至少一種材料。
11. 根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中所述柵極電介質(zhì)接觸所述 第 一頂表面和所述第二頂表面。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體襯底包括絕緣 體上半導(dǎo)體襯底。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)第一半導(dǎo)體鰭和所述至少一個(gè)第二半導(dǎo)體鰭包括從以下材料構(gòu)成的組中選擇的半導(dǎo)體材料硅、鍺、硅-鍺合金、硅碳合金、硅鍺碳合金、砷化鎵、砷化銦、磷 化銦、III-V化合物半導(dǎo)體材料、II-VI化合物半導(dǎo)體材料、有機(jī)半導(dǎo)體材料 及其他化合物半導(dǎo)體材料。
14. 一種用于制造半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底上形成具有第一頂表面的至少一個(gè)第一半導(dǎo)體鰭和具有第二頂表面的至少一個(gè)第二半導(dǎo)體鰭；向所述至少一個(gè)第二半導(dǎo)體鰭的部分中引入植入物質(zhì)；以及 去除所述至少 一個(gè)第二半導(dǎo)體鰭的所述部分。
15. 根據(jù)權(quán)利要求14所述的方法，其中通過選擇性蝕刻工藝去除所述 至少一個(gè)第二半導(dǎo)體鰭的所述部分，所述選擇性蝕刻工藝相對(duì)于所述第一半 導(dǎo)體鰭中的半導(dǎo)體材料和未與所述植入物質(zhì)合金化的所述第二半導(dǎo)體鰭中 的半導(dǎo)體材料選擇性地蝕刻所述部分。
16. 根據(jù)權(quán)利要求15所述的方法，其中所述至少一個(gè)第二半導(dǎo)體鰭包 括硅，且所述植入物質(zhì)包括鍺。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述選擇性蝕刻工藝為含有 CH、Fy氣體的反應(yīng)離子蝕刻RIE工藝。
18. 根據(jù)權(quán)利要求14所述的方法，還包括在通過去除所述至少一個(gè)第 二半導(dǎo)體鰭的所述部分形成的空間中淀積電介質(zhì)材料。
19. 根據(jù)權(quán)利要求14所述的方法，還包括在所述至少一個(gè)第一半導(dǎo)體鰭和所述至少一個(gè)第二半導(dǎo)體鰭的每個(gè)側(cè) 壁上形成4冊(cè)極電介質(zhì)；以及在所述柵極電介質(zhì)上形成柵電極。
20. 根據(jù)權(quán)利要求19所述的方法，還包括在所述第一頂表面上和所述 第二頂表面上形成柵極電介質(zhì)。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，該結(jié)構(gòu)包括多個(gè)具有不同垂直尺度的半導(dǎo)體鰭的finFET。在希望具有減小的垂直尺度的選定半導(dǎo)體鰭的底部分中注入植入物質(zhì)。相對(duì)于沒有被植入物質(zhì)的半導(dǎo)體材料，即半導(dǎo)體鰭的頂部分中及沒有被植入物質(zhì)的其他半導(dǎo)體鰭中的半導(dǎo)體材料，有選擇地蝕刻具有植入物質(zhì)的選定半導(dǎo)體鰭的底部分。于是在同樣的半導(dǎo)體襯底上獲得了具有完整垂直尺度的鰭和高導(dǎo)通電流的FinFET以及具有減小的垂直尺度的鰭和低導(dǎo)通電流的FinFET。通過調(diào)節(jié)植入物質(zhì)的深度，可以在選定的finFET中調(diào)節(jié)半導(dǎo)體鰭的垂直尺度。
文檔編號(hào)H01L27/02GK101192605SQ200710186780
公開日2008年6月4日 申請(qǐng)日期2007年11月16日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者朱慧瓏, 悅 譚 申請(qǐng)人:國際商業(yè)機(jī)器公司