專利名稱：制造半導(dǎo)體器件的方法以及利用該方法制造的產(chǎn)品的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種制造具有與半導(dǎo)體襯底異質(zhì)鄰接的異 質(zhì)半導(dǎo)體區(qū)的半導(dǎo)體器件的方法。
背景技術(shù)：
日本特開2003-318398公開一種具有與半導(dǎo)體襯底的主表 面鄰接而形成的N—型多晶硅區(qū)的半導(dǎo)體器件。該半導(dǎo)體襯底具 有N+型碳化硅襯底，N—型碳化硅外延區(qū)被形成在所述N4型碳 化硅襯底上。在該半導(dǎo)體器件中，N—型碳化珪外延區(qū)和N—型 多晶硅區(qū)彼此異質(zhì)鄰接。此外，通過使用柵極絕緣層，在與N — 型碳化硅外延區(qū)和N—型多晶硅區(qū)的異質(zhì)結(jié)鄰接的位置形成柵 電極。通過在層間電介質(zhì)中形成的源極接觸孔，將N—型多晶硅 區(qū)連接到源電極。在N +型碳化硅襯底的其他表面上形成漏電 極。
通過在源電極接地，并且對漏電極施加預(yù)定正電位時，控 制柵電極的電位，來將這樣的半導(dǎo)體器件用作開關(guān)。即，當(dāng)柵 電極接地時，對N—型多晶硅區(qū)和N—型碳化硅外延區(qū)的異質(zhì)結(jié) 施加反偏壓，使得在漏電極和源電極之間沒有電流流動。然而， 當(dāng)對柵電極施加預(yù)定正電壓時，對N—型多晶硅區(qū)和N—型碳化 硅外延區(qū)的異質(zhì)結(jié)界面施加?xùn)艠O電場。由于柵極氧化膜界面的 異質(zhì)結(jié)所限定的能量勢壘(AEc)的厚度減小，所以電流可以 在漏電極與源電極之間流動。此外，該半導(dǎo)體器件將異質(zhì)結(jié)用 作用于中斷和導(dǎo)通電流的控制通道。因此，異質(zhì)勢壘的厚度用 作通道的長度，可以獲得具有低阻抗的傳導(dǎo)率。隨著N—型多晶 硅區(qū)和N_型碳化硅外延區(qū)的異質(zhì)結(jié)界面中柵極電場強(qiáng)度的升
高，阻抗可以降低，柵電極使用柵極絕緣層鄰接到所述異質(zhì)結(jié) 界面。
發(fā)明內(nèi)容
在此教導(dǎo)制造半導(dǎo)體器件的方法。 一種這樣的半導(dǎo)體器件 包括半導(dǎo)體襯底；異質(zhì)半導(dǎo)體區(qū)，其由帶隙寬度與所述半導(dǎo)
體襯底的帶隙寬度不同的半導(dǎo)體材料形成，并且與所述半導(dǎo)體
襯底異質(zhì)鄰接；柵極絕緣層，其接觸所述半導(dǎo)體襯底和所述異 質(zhì)半導(dǎo)體區(qū)的異質(zhì)結(jié)；柵電極，其形成在所述柵極絕緣層上； 第一電場緩和區(qū)，其與接觸所述柵極絕緣層的所述異質(zhì)結(jié)的異 質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距離，并且接觸所述半導(dǎo)體襯底和所述 柵極絕緣層；源電極，其接觸所述異質(zhì)半導(dǎo)體區(qū)；以及漏電極， 其接觸所述半導(dǎo)體襯底。根據(jù)該例子的方法包括在所述異質(zhì) 半導(dǎo)體區(qū)形成第一掩模層；以及，至少使用部分所述第一掩模 層來形成所述第 一 電場緩和區(qū)和所述異質(zhì)結(jié)驅(qū)動端。
根據(jù)本發(fā)明的另一方面， 一種半導(dǎo)體器件包括半導(dǎo)體襯 底；異質(zhì)半導(dǎo)體區(qū)，其由帶隙寬度與所述半導(dǎo)體襯底的帶隙寬 度不同的半導(dǎo)體材料形成，并且與所述半導(dǎo)體襯底異質(zhì)鄰接；
質(zhì)結(jié)；柵電極，其形成在所述柵極絕緣層上；第二電場緩和區(qū)， 其與接觸所述柵極絕緣層的所述異質(zhì)結(jié)的異質(zhì)結(jié)驅(qū)動端間隔開 預(yù)定距離，并且接觸所述半導(dǎo)體襯底和所述異質(zhì)半導(dǎo)體區(qū)；源 電極，其接觸所述異質(zhì)半導(dǎo)體區(qū)；以及漏電極，其接觸所述半 導(dǎo)體襯底。根據(jù)該例子的方法包括在所述異質(zhì)半導(dǎo)體區(qū)形成 第一掩模層；以及，通過至少使用部分所述第一掩模層來形成 所述第二電場緩和區(qū)和所述異質(zhì)結(jié)驅(qū)動端。
在此，參考附圖進(jìn)行說明，在全部附圖中，相同的附圖標(biāo)
記表示相同的部分，并且其中
圖l是根據(jù)第 一 示例性實施例構(gòu)造的半導(dǎo)體器件的剖面
圖2A-2D示出制造圖l的半導(dǎo)體器件的處理； 圖3A-3C示出圖2A-2D的處理之后的處理； 圖4 A和4 B示出根據(jù)第二示例性實施例的制造半導(dǎo)體器件 的方法；
圖5A和5B示出根據(jù)第三示例性實施例的制造半導(dǎo)體器件 的方法；
圖6A-6D示出根據(jù)第四示例性實施例的制造半導(dǎo)體器件的 方法；
圖7是根據(jù)第五示例性實施例構(gòu)造的半導(dǎo)體器件的剖面
圖8A-8D示出制造圖7的半導(dǎo)體器件的處理；
圖9A-9C示出圖8A-8D的處理之后的處理；
圖IO是根據(jù)第六示例性實施例構(gòu)造的半導(dǎo)體器件的剖面
圖11A-11C示出制造圖IO的半導(dǎo)體器件的處理；
圖12是根據(jù)第七示例性實施例構(gòu)造的半導(dǎo)體器件的剖面
圖13A-13D示出制造圖12的半導(dǎo)體器件的處理； 圖14A-14C示出圖13A-13D的處理之后的處理； 圖15是根據(jù)第八示例性實施例構(gòu)造的半導(dǎo)體器件的剖面
圖16A-16C示出制造圖15的半導(dǎo)體器件的處理；
圖1 7是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的變形例的剖
面圖18是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的另 一個變形 例的剖面圖19是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的又一個變形 例的剖面圖2 0是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖21是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖22是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再一個變形 例的剖面圖23是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖2 4是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖2 5是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖2 6是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖2 7是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖2 8是根據(jù)這里的教導(dǎo)構(gòu)造的半導(dǎo)體器件的再 一 個變形 例的剖面圖。
具體實施例方式
在諸如日本特開2003-318398中公開的半導(dǎo)體器件的半導(dǎo)
體器件中，當(dāng)電流中斷時，由于勢壘高度，在N—型多晶硅區(qū)和 N—型碳化硅外延區(qū)的異質(zhì)結(jié)處電流泄漏。因此，半導(dǎo)體器件具 有在電流中斷時降低漏電流的限制。相反，在這里教導(dǎo)的本發(fā) 明的示例性實施例提供 一 種設(shè)計來降低漏電流的半導(dǎo)體器件。
參考圖l的剖面圖，說明根據(jù)第一示例性實施例的半導(dǎo)體 制造方法所制造的半導(dǎo)體器件。
在該例子中，對半導(dǎo)體器件進(jìn)行布置，使得場效應(yīng)晶體管
(FET)的兩個單位單元(unit cell)被設(shè)置成彼此相對。此 外， 一個晶體管實際上是由平行排列的多個FET的單位單元形 成的。
圖1的半導(dǎo)體器件包括由半導(dǎo)體襯底限定的襯底區(qū)1和漂 移區(qū)2。襯底區(qū)l由多型為4H的N+型(高濃度)碳化硅形成。 由N—型(低濃度)碳化硅形成的漂移區(qū)2被形成在襯底區(qū)l的表 面上。
對于FET的每個單元，圖l的半導(dǎo)體器件包括在漂移區(qū)2的 表面的預(yù)定區(qū)域上形成的第一異質(zhì)半導(dǎo)體區(qū)3，該第一異質(zhì)半 導(dǎo)體區(qū)3面對漂移區(qū)2和襯底區(qū)1的結(jié)面。在漂移區(qū)2的表面，即， 第一異質(zhì)半導(dǎo)體區(qū)3的表面(包括側(cè)表面)上形成柵極絕緣層4， 并且該柵極絕緣層4與漂移區(qū)2和第 一異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié) 鄰接。在與柵極絕緣層4鄰接的位置形成柵電極5。源電極6歐 姆接觸異質(zhì)半導(dǎo)體區(qū)3的表面，并且面對第一異質(zhì)半導(dǎo)體區(qū)3和 漂移區(qū)2的結(jié)，而漏電極7被歐姆連接到襯底區(qū)1的其他表面。 層間電介質(zhì)8使源電極5與柵電極6絕緣。此外，還設(shè)置了P型柵 極電場緩和區(qū)9 (第一電場緩和區(qū))，所述P型柵極電場緩和區(qū)9 與在第 一異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的異質(zhì)結(jié)中的與柵極絕緣 層4鄰接的異質(zhì)結(jié)驅(qū)動端間隔開，并且被形成在接觸柵電極5之 下的柵極絕緣層4的漂移區(qū)2中。
在此，與第 一 示例性實施例相關(guān)的第 一 異質(zhì)半導(dǎo)體區(qū)3由
帶隙寬度與漂移區(qū)2的帶隙寬度不同的N型多晶硅形成，并且與 漂移區(qū)2異質(zhì)鄰接。因此，在漂移區(qū)2和第一異質(zhì)半導(dǎo)體區(qū)3的 異質(zhì)結(jié)界面上形成能量勢壘AEc。此外，柵極絕緣層4由氧化硅 膜形成。
接著，參考圖2A-2D和3A-3C的截面圖描述制造圖l的半導(dǎo)
體器件的方法。
首先，如圖2A所示，通過N—型漂移區(qū)2的外延生長，在N +型襯底區(qū)上形成N型碳化硅襯底。接著，通過例如低壓化學(xué)氣 相沉積(LP-CVD)工藝，在N型碳化硅半導(dǎo)體襯底上形成多 晶硅層。然后，通過例如離子注入工藝，在多晶硅層中注入諸 如磷和砷的雜質(zhì)，形成第一N型異質(zhì)半導(dǎo)體區(qū)3。
在以上處理之后，如圖2B所示，通過利用光刻法來圖形化 例如CVD氧化層，在第 一異質(zhì)半導(dǎo)體區(qū)3上形成第 一掩模層10。
接著，如圖2C所示，通過在漂移區(qū)2沒有被第一掩模層10 覆蓋的部分中注入諸如硼或者鋁的雜質(zhì)，在漂移區(qū)2中形成第 一雜質(zhì)區(qū)ll。當(dāng)?shù)谝划愘|(zhì)半導(dǎo)體區(qū)3置于第一掩模10和漂移區(qū)2 之間時，通過例如離子注入工藝來形成第一雜質(zhì)區(qū)ll。
此后，如圖2D所示，通過例如反應(yīng)離子蝕刻(干法蝕刻) 工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10覆蓋的部 分。
在以上處理之后，如圖3A所示，例如，通過4吏用例如氟化 銨和氟化氫的混合溶液，利用濕法蝕刻工藝，去除第一掩模層 10。
接著，如圖3B所示，通過例如干氧氧化工藝，將部分異質(zhì) 半導(dǎo)體區(qū)3氧化預(yù)定厚度。同時，活化第一雜質(zhì)區(qū)ll,以形成 電場緩和區(qū)9。然后，通過使用氟化銨和氟化氫的混合溶液，
利用濕法蝕刻工藝，各向同性蝕刻第 一異質(zhì)半導(dǎo)體區(qū)3的氧化 部分。
通過使用第一掩模層10來形成第一異質(zhì)半導(dǎo)體區(qū)3和電場
緩和區(qū)9，所有單位單元被形成，并且彼此均勻地間隔開。
最后，如圖3C所示，在漂移區(qū)2的由于第一異質(zhì)半導(dǎo)體區(qū)3 的布局而暴露的部分上連續(xù)形成柵極絕緣層4和多晶硅層。通 過例如LP-CVD工藝，形成柵極絕緣層4和多晶硅層。此外，通 過例如離子注入工藝在多晶硅層中注入諸如磷或者砷的雜質(zhì)， 從而形成N型4冊電才及5。
此外，通過使用掩模層來圖形化柵電極5，并且通過例如 CVD工藝，在柵極絕緣層4和柵電極5上形成層間電介質(zhì)8。
另外，在襯底區(qū)l的其他表面上，由例如鈦和鎳形成漏電 極7。不考慮順序，由例如鈦和鋁形成源電才及6，并且源電極6 接觸層間電介質(zhì)8、柵極絕緣層4以及第一異質(zhì)半導(dǎo)體區(qū)3。因 此，完成了與圖l的第一示例性實施例相關(guān)的半導(dǎo)體器件。
在上述與第一示例性實施例相關(guān)的半導(dǎo)體器件中，由于在 與施加了柵極電場的異質(zhì)結(jié)驅(qū)動端間隔開的部分，通過自對準(zhǔn) 形成了用于降低漏電流的電場緩和區(qū)9,所以可以獲得優(yōu)異的 導(dǎo)通阻抗，并且可以降低漏電流。
此外，在第一示例性實施例中，由于利用可以輕易地控制 厚度的熱氧化工藝，通過使用第一掩模層IO,形成異質(zhì)結(jié)驅(qū)動 端和電場緩和區(qū)9，所以可以通過自對準(zhǔn)，形成彼此具有最佳 距離的異質(zhì)結(jié)驅(qū)動端和電場緩和區(qū)9。
當(dāng)半導(dǎo)體器件被設(shè)計成具有多個所述單位單元時，在所有
單位單元中均勻地形成異質(zhì)結(jié)驅(qū)動端和電場緩和區(qū)9之間的距 離，從而改善可靠性。
接著，描述根據(jù)第 一 示例性實施例構(gòu)造的半導(dǎo)體器件的操作。
在半導(dǎo)體器件中，源電極6接地，并且對漏電極7施加正電 位。例如，當(dāng)斥冊電才及5處于地電位或者負(fù)電位時，4呆持電流中 斷狀態(tài)。即，由于在第一異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的異質(zhì)結(jié)界 面處形成關(guān)于傳導(dǎo)性電子的能量勢壘AEc,所以保持電流中斷 狀態(tài)。
在該電流中斷狀態(tài)下，依賴于能量勢壘AEc的高度和漏極 電場的強(qiáng)度，在異質(zhì)結(jié)界面處產(chǎn)生電流泄漏。在本示例性實施 例中，在比異質(zhì)結(jié)驅(qū)動端更深的部分形成電場緩和區(qū)9，并且 對電場緩和區(qū)9和漂移區(qū)2的結(jié)施加反向偏壓。因此，主要從電 場緩和區(qū)9和漂移區(qū)2的結(jié)向漂移區(qū)2生長耗盡層。由于可以通 過從電場緩和區(qū)9生長的耗盡層來緩和異質(zhì)結(jié)驅(qū)動端周圍的漏 極電場，所以可以降低漏電流。
此外，隨著電場緩和區(qū)9的深度增大，可以獲得更強(qiáng)的漏 電流降低效果。
接著，當(dāng)對柵電極5施加正電位，以將電流中斷狀態(tài)改變 為導(dǎo)通狀態(tài)時，對第 一異質(zhì)半導(dǎo)體區(qū)3的異質(zhì)結(jié)驅(qū)動端的表面 施加?xùn)艠O電場。因此，在異質(zhì)結(jié)驅(qū)動端的表面上形成穿過柵極 絕緣層4和電子存儲層的漂移區(qū)2。
然后，第一異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的表面處于可以存在 自由電子的電位狀態(tài)。另外，朝漂移區(qū)2生長的能量勢壘AEc 急劇降低。因此，能量勢壘AEc的厚度減小。結(jié)果，電子流可 以流動。
另外，在第一示例性實施例中，盡管為了進(jìn)一步降低電流 中斷狀態(tài)下的漏電流而形成了電場緩和區(qū)9，但是需要電場緩 和區(qū)9在電流導(dǎo)通狀態(tài)下不干擾電流傳導(dǎo)特性。即，當(dāng)施加了 柵極電場的異質(zhì)結(jié)驅(qū)動端太靠近電場緩和區(qū)9時，在導(dǎo)通狀態(tài)
下可能不會獲得期望的傳導(dǎo)特性。當(dāng)施加了柵極電場的異質(zhì)結(jié) 驅(qū)動端太遠(yuǎn)離電場緩和區(qū)9時，漏電流降低效果惡化。
因此，通過使用根據(jù)第 一 示例性實施例的制造半導(dǎo)體器件 的方法，在電流中斷狀態(tài)下，可以降低漏電流。另外，可以利 用自對準(zhǔn)輕易地在能夠在電流導(dǎo)通狀態(tài)下獲得較高傳導(dǎo)特性的 位置上形成電場緩和區(qū)9。
此外，即使該器件被設(shè)計成具有多個單位單元，也可以在 所有單位單元中均勻地形成異質(zhì)結(jié)驅(qū)動端與電場緩和區(qū)9之間 的距離。因此，均勻地形成電流導(dǎo)通狀態(tài)下的電流通^各和電流 中斷狀態(tài)下的電場分布。因此，由于在電流中斷狀態(tài)下或者在 電流導(dǎo)通狀態(tài)下，在表面中不會輕易發(fā)生變化，所以可以改善 設(shè)計成具有多個單位單元的半導(dǎo)體器件的可靠性和基本性能。
接著，當(dāng)4冊電才及5"l妻地，以將電流導(dǎo)通狀態(tài)改變?yōu)殡娏髦?斷狀態(tài)時，釋放在第一異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的異質(zhì)結(jié)界面 上形成的傳導(dǎo)電子存儲狀態(tài)。因此，停止在能量勢壘AEc中的 隧道效應(yīng)(tunnel)。此外，停止從第 一異質(zhì)半導(dǎo)體區(qū)3向漂移 區(qū)的傳導(dǎo)電子流，并且漂移區(qū)2中的傳導(dǎo)電子全部流向襯底區(qū) 1。然后，從異質(zhì)結(jié)向漂移區(qū)2生長耗盡層。因此，提供電流中 斷狀態(tài)。
此外，由于從電場緩和區(qū)9生長的耗盡層，使得圍繞異質(zhì) 結(jié)驅(qū)動端擴(kuò)大的漏極電場緩和。因此，在電流中斷狀態(tài)下，漏 電流降j氐。
此外，根據(jù)第一示例性實施例構(gòu)造的半導(dǎo)體器件提供反向 導(dǎo)通(返回電流)，在所述反向?qū)ㄖ?，源電極6接地，并且對 漏電極7施加負(fù)電位。當(dāng)源電極6和柵電才及5被設(shè)置為地電位， 并且對漏電極7施加預(yù)定負(fù)電位時，阻止傳導(dǎo)電子的能量勢壘 AEc消失。傳導(dǎo)電子從漂移區(qū)2流向第一異質(zhì)半導(dǎo)體區(qū)3，從而
提供反向電流導(dǎo)通狀態(tài)。在該反向電流導(dǎo)通狀態(tài)下，不存在電 子空穴，僅利用傳導(dǎo)電子實現(xiàn)導(dǎo)通。因此，當(dāng)反向電流導(dǎo)通狀 態(tài)改變?yōu)殡娏髦袛酄顟B(tài)時，可以降低由反向恢復(fù)電流造成的損耗。
此外，柵電極5可以不接地，而被用作控制電極。
下面參考圖4 A和4 B,描述根據(jù)第二示例性實施例的制造半
導(dǎo)體器件的方法。利用該方法制造的半導(dǎo)體器件具有與圖l所
示半導(dǎo)體器件的相同的布置。
與第 一 示例性實施例的方法不同，在圖4A和4B的第二示例
性實施例的方法中，在形成第一雜質(zhì)區(qū)ll的處理之前，進(jìn)行蝕
刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第 一掩模層10覆蓋的部分的處理。
更詳細(xì)地，在圖2B中描繪的處理之后，如圖4A所示，通過 例如反應(yīng)離子蝕刻(干法蝕刻)工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū) 3沒有被第一掩模層10覆蓋的部分。接著，如圖4B所示，通過 利用離子注入工藝來注入諸如硼或者鋁的雜質(zhì)，在漂移區(qū)2沒 有被第一掩模層10覆蓋的部分中形成第一雜質(zhì)區(qū)11。最后，與 第一示例性實施例相似，進(jìn)行圖3A-3C中描繪的處理，以完成 圖l的半導(dǎo)體器件。
如上所述，即使顛倒形成第 一 異質(zhì)半導(dǎo)體區(qū)3和第 一 雜質(zhì) 區(qū)11的順序，也可以輕易地制造圖l的半導(dǎo)體器件。此外，第 二示例性實施例可以實現(xiàn)與第一示例性實施例相同的效果。
接著，參考圖5A和5B描述根據(jù)第三示例性實施例的制造半 導(dǎo)體器件的方法。利用該方法制造的半導(dǎo)體器件具有與圖l的 半導(dǎo)體器件相同的布置。
與第 一 和第二示例性實施例的方法不同，在圖5A和5B所示 的第三示例性實施例的方法中，進(jìn)行蝕刻第一異質(zhì)半導(dǎo)體區(qū)3 沒有被第一掩模層10覆蓋的部分的處理，使得部分蝕刻區(qū)域保 留微小的預(yù)定厚度。
更具體地，在圖2C的處理之后，如圖5A所示，通過例如反 應(yīng)離子蝕刻(干法蝕刻)工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有 被第 一掩模層IO覆蓋的部分，使得部分蝕刻區(qū)域保留微小的預(yù) 定厚度。接著，如圖5B所示，通過使用氟化銨和氟化氫的混合 溶液，利用濕法蝕刻工藝，去除第一掩模層IO,在此之后，通 過干氧氧化工藝，氧化第一異質(zhì)半導(dǎo)體區(qū)3的表面。因此，在 圖5B的處理中，保留非蝕刻部分，并且將蝕刻部分氧化預(yù)定厚 度。
同時，活化第一雜質(zhì)區(qū)ll,在柵電極之下形成電場緩和區(qū)9。
接著，通過使用氟化銨和氟化氫，利用濕法蝕刻工藝，各 向同性蝕刻第一異質(zhì)半導(dǎo)體區(qū)3的氧化部分。
最后，與第一示例性實施例相似，進(jìn)行圖3C所描繪的處理， 以完成圖l的半導(dǎo)體器件。
因此，可以與第一異質(zhì)半導(dǎo)體區(qū)3的端部間隔開預(yù)定距離， 來形成電場緩和區(qū)9。
此外，第三示例性實施例可以實現(xiàn)與第一示例性實施例相 同的效果。此外，由于通過具有高蝕刻選擇比的干法蝕刻工藝 來蝕刻部分第一異質(zhì)半導(dǎo)體區(qū)3，使得部分蝕刻區(qū)域微小地留 有預(yù)定厚度，并且通過能夠去除損傷的熱氧化工藝來氧化剩余 部分，所以在異質(zhì)結(jié)驅(qū)動端或者漂移區(qū)2的表面上不會發(fā)生等 離子體損傷。因此，進(jìn)行微處理變得可能。因此，在電流導(dǎo)通 狀態(tài)下，由于不會發(fā)生由損傷所導(dǎo)致的電場終止，所以可以實 現(xiàn)增強(qiáng)的傳導(dǎo)特性。
下面參考圖6A-6D描述根據(jù)第四示例性實施例的制造半導(dǎo)
體器件的方法。利用該方法制造的半導(dǎo)體器件具有與根據(jù)圖1 的半導(dǎo)體器件相同的布置。
與第一到第三示例性實施例的方法不同，在圖6A-6D所示 的第四示例性實施例的方法中，在加大第 一掩模層10的孔之
后，形成異質(zhì)結(jié)驅(qū)動端。
更具體地，在圖2C的處理后，如圖6A所示，通過利用濕法 蝕刻工藝，將第一掩模層10各向同性蝕刻預(yù)定厚度，來加大第 一掩模層10的孔。濕法蝕刻工藝使用例如氟化銨和氟化氫的混 合溶液。
接著，如圖6B所示，通過例如反應(yīng)離子蝕刻(干法蝕刻) 工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10覆蓋的部 分。在此之后，如圖6C所示，通過使用氟化銨和氟化氬的混合 溶液，利用濕法蝕刻工藝，去除第一掩模層IO。
接著，如圖6D所示，通過預(yù)定熱處理工藝，活化第一雜質(zhì) 區(qū)ll， /人而形成電場纟爰和區(qū)9。
最后，與第一示例性實施例相似，進(jìn)行圖3C中描繪的處理， 以完成圖l的半導(dǎo)體器件。
因此，可以無需第一異質(zhì)半導(dǎo)體區(qū)3的犧牲氧化(如在第 一到第三示例性實施例中所述)，而與第 一異質(zhì)半導(dǎo)體區(qū)3的端 部間隔開預(yù)定距離，來形成電場緩和區(qū)9。此外，第四示例性實 施例可以實現(xiàn)與第 一 示例性實施例相同的效果。
接著，參考圖7、 8A-8D以及9A-9C描述根據(jù)第五示例性實 施例的制造半導(dǎo)體器件的方法。在第五示例性實施例的描述中， 省略第 一 實施例和第五實施例之間的相同部分的說明。
圖7示出利用根據(jù)第五示例性實施例的方法制造的半導(dǎo)體 器件。可以看出，根據(jù)第五示例性實施例的半導(dǎo)體器件與根據(jù) 第一示例性實施例的半導(dǎo)體器件相似。然而，與第一示例性實
施例不同，在第五示例性實施例中，在漂移區(qū)2中還以這樣的
方式形成第二電場區(qū)12:使第二電場區(qū)12與第一異質(zhì)半導(dǎo)體區(qū) 3鄰接，并與異質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距離。
因此，與第一示例性實施例相似，可以通過自對準(zhǔn)，在與 施加了^H及電場的異質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距離的部分形成用 于降低漏電流的電場緩和區(qū)9。因此，可以改善導(dǎo)通阻抗，并 且可以降低漏電流。另外，通過形成第二電場緩和區(qū)12，減小 第一異質(zhì)半導(dǎo)體區(qū)3和漂移區(qū)2的異質(zhì)結(jié)的面積。這樣，在電流 中斷狀態(tài)下，與第一示例性實施例的半導(dǎo)體器件相比，可以進(jìn) 一步降低通過異質(zhì)結(jié)的漏電流。
圖8A-8D和9A-C示出制造圖7的半導(dǎo)體器件的方法。
現(xiàn)在參考圖8 A ，在進(jìn)行第 一 示例性實施例的圖2 A的處理之 后，通過利用光刻法來圖形化例如CVD氧化層，在第一異質(zhì)半 導(dǎo)體區(qū)3上形成第一掩模層10。
接著，如圖8B所示，當(dāng)?shù)谝划愘|(zhì)半導(dǎo)體區(qū)3置于第一掩模 層IO和漂移區(qū)2之間時，通過利用例如離子注入工藝將諸如硼 或者鋁的雜質(zhì)注入部分漂移區(qū)2中，在漂移區(qū)2中形成第一和第 二雜質(zhì)區(qū)11和13。
接著，如圖8C所示，形成第二掩模層14，以覆蓋第一掩模 層10沒有覆蓋并且對應(yīng)于第二雜質(zhì)區(qū)13 (以下稱為"電場緩和 區(qū)12")的部分第一異質(zhì)半導(dǎo)體區(qū)3。在第五示例性實施例中， 第二掩模層14的材料與第一掩模層10的材料不同，使得它可以 輕易地被圖形化。然而，即使當(dāng)?shù)诙谀?4的材料與第一掩 模層10的材料相同時，也可以通過變化其厚度或者使用熱處理 條件，來獲得圖8C的結(jié)構(gòu)。
接著，如圖8D所示，通過例如反應(yīng)離子蝕刻(干法蝕刻) 工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10或者第二
掩模層14覆蓋的部分。
在以上處理之后，如圖9A所示，利用硫酸和過氧化氫的混 合溶液，去除第二掩模層14,在此之后，通過使用氟化銨和氟 化氫的混合溶液，利用濕法蝕刻工藝，去除第一掩模層IO。當(dāng) 然，也可以采用去除各個層IO、 14的其他方法。
接著，如圖9B所示，通過例如千氧氧化工藝，將部分異質(zhì) 半導(dǎo)體區(qū)3氧化預(yù)定厚度。同時，活化第一和第二雜質(zhì)區(qū)ll和 13,以分別形成柵電極之下的電場緩和區(qū)9以及源極區(qū)之下的 電場i爰和區(qū)12。
在第五示例性實施例中，柵電極之下的電場緩和區(qū)9的深 度與源極區(qū)之下的電場緩和區(qū)12的深度相同。
接著，例如，通過使用氟化銨和氟化氫，利用濕法蝕刻工 藝，各向同性蝕刻第一異質(zhì)半導(dǎo)體區(qū)3的氧化部分。
最后，如圖9C所示，在漂移區(qū)2的由于第一異質(zhì)半導(dǎo)體區(qū)3 的布局而暴露的部分上連續(xù)形成柵極絕緣層4和多晶硅層。通 過例如LP-CVD工藝，形成柵極絕緣層4和多晶硅層。此外，通 過例如離子注入工藝，在多晶硅層中注入諸如磷或者砷的雜質(zhì)， 從而形成N型4冊電極5。
此外，通過使用掩模層來圖形化柵電極5，并且通過例如 CVD工藝，在柵極絕緣層4和柵電極5上形成層間電介質(zhì)8。
另外，在襯底區(qū)1的與漂移區(qū)2和襯底區(qū)1的結(jié)相對的表面 上，由例如鈦和鎳形成漏電極7。不考慮順序，可以由例如鈦 和鋁形成源電極6，以接觸層間電介質(zhì)8、柵極絕緣層4以及第 一異質(zhì)半導(dǎo)體區(qū)3。因此，完成了根據(jù)圖7的第五示例性實施例 的半導(dǎo)體器件。
如上所述，在第五示例性實施例的半導(dǎo)體器件中，利用可 以輕易地控制厚度的熱氧化工藝，通過使用第一掩模層IO，形
成所有的異質(zhì)結(jié)驅(qū)動端、柵電極之下的電場緩和區(qū)9以及源極
區(qū)之下的電場緩和區(qū)12。因此，它們可以-故形成為彼此具有最
佳距離。
此外，當(dāng)半導(dǎo)體器件被設(shè)計成具有多個這樣的單位單元時， 在所有單位單元中，均勻地限定異質(zhì)結(jié)驅(qū)動端、柵電極之下的
電場緩和區(qū)9以及源極區(qū)之下的電場緩和區(qū)12之間的距離，從 而改善可靠性。
由于在電流中斷狀態(tài)和電流導(dǎo)通狀態(tài)下在表面中不會輕易 發(fā)生變化，所以可以改善設(shè)計成具有多個單位單元的半導(dǎo)體器 件的可靠性和基本性能。
接著，參考圖10和11A -11C描述根據(jù)第六示例性實施例的 制造半導(dǎo)體器件的方法。在第五和第六示例性實施例中，相同 的附圖標(biāo)記表示相同的部分。因此，在第六示例性實施例的描 述中，省略相同部分的描述。
圖IO示出利用根據(jù)第六示例性實施例的方法制造的半導(dǎo) 體器件。如圖10所示，該半導(dǎo)體器件與第五示例性實施例的半 導(dǎo)體器件相似。然而，在第六示例性實施例中， 一冊電極之下的
電場緩和區(qū)9比源極區(qū)之下的電場緩和區(qū)12深。
第六示例性實施例可以實現(xiàn)與第五示例性實施例相同的效 果。此外，由于柵電極之下的電場緩和區(qū)9的深度與源極區(qū)之 下的電場緩和區(qū)12的深度不同，所以可以改善電流導(dǎo)通狀態(tài)下 的驅(qū)動性能或者電流中斷狀態(tài)下的漏電流降低效果。 圖11A-11C示出制造圖IO的半導(dǎo)體器件的方法。 現(xiàn)在參考圖11A,通過在漂移區(qū)2沒有被第二掩模層14覆蓋 的部分中注入諸如硼或者鋁的雜質(zhì)，在漂移區(qū)2中進(jìn)一步形成 第三雜質(zhì)區(qū)15，并且該第三雜質(zhì)區(qū)15比第一雜質(zhì)區(qū)11深。當(dāng)?shù)?一異質(zhì)半導(dǎo)體區(qū)3置于第二掩模層14和漂移區(qū)2之間時，通過例
如離子注入工藝，形成第三雜質(zhì)區(qū)15。
4妄著，如圖11B所示，通過例如反應(yīng)離子蝕刻(干法蝕刻)
工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10或者第二 掩模層14覆蓋的部分。
在以上處理之后，利用硫酸和過氧化氫的混合溶液，去除 第二掩模層14，在此之后，通過使用氟化銨和氟化氫的混合溶 液，利用濕法蝕刻工藝，去除第一掩模層IO。也可以使用用于 去除的其他工藝。
接著，如圖11C所示，通過例如干氧氧化工藝，將部分異 質(zhì)半導(dǎo)體區(qū)3氧化預(yù)定厚度。同時，活化第一、第二和第三雜 質(zhì)區(qū)ll、 13、 15,以形成柵電極之下的電場緩和區(qū)9以及源極 區(qū)之下的電場緩和區(qū)12。在第六示例性實施例中，由于形成了 第三雜質(zhì)區(qū)15，所以柵電極之下的電場緩和區(qū)9的深度變得大 于源極區(qū)之下的電場緩和區(qū)12的深度。
接著，例如，通過使用氟化銨和氟化氫，利用濕法蝕刻工 藝，各向同性蝕刻第一異質(zhì)半導(dǎo)體區(qū)3的氧化部分。
最后，與第五示例性實施例相似，進(jìn)行圖9C的處理，以完 成第六示例性實施例的半導(dǎo)體器件。
通過進(jìn)行上述處理，可以在與異質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距 離的位置上，形成斥冊電極之下的電場緩和區(qū)9和源極區(qū)之下的 電場lt和區(qū)12。此外，4冊電才及之下的電場《爰和區(qū)9可以-故形成 為比源極區(qū)之下的電場緩和區(qū)12深。
下面參考圖12、 13A-13D和14A-14C描述根據(jù)第七示例性 實施例的制造半導(dǎo)體器件的方法。在第五和第七實施例中，相 同的附圖標(biāo)記表示相同的部分，在第七示例性實施例的描述中， 省略相同部分的描述。
參考圖12，描述利用第七示例性實施例的方法制造的半導(dǎo)
體器件。如圖12所示，根據(jù)第七示例性實施例的半導(dǎo)體器件與 根據(jù)第五示例性實施例的半導(dǎo)體器件相似。然而，在第七示例 性實施例中，不形成4冊電極之下的電場緩和區(qū)9。由于不在才冊
電極5之下形成電場緩和區(qū)9,所以可以進(jìn)一 步減小柵電極5的 寬度。因此，可以改善半導(dǎo)體器件的集成。
接著，參考圖13A-13D和14A-14C描述根據(jù)第七示例性實 施例的制造圖12的半導(dǎo)體器件的方法。
現(xiàn)在參考圖13A,在第一掩模層10沒有覆蓋并且不與源極 區(qū)之下的電場緩和區(qū)12相對應(yīng)的部分第一異質(zhì)半導(dǎo)體區(qū)3上形 成第三掩模層16(例如，抗蝕劑掩模)。
在第七示例性實施例中，第三掩模層16的材料與第一掩模 層10的材料不同。因此，可以輕易地圖形化第三掩模層16。然 而，即使當(dāng)?shù)谌谀?6的材料與第一掩模層10的材料相同 時，也可以通過變化其厚度或者使用熱處理條件，來獲得圖13A 的結(jié)構(gòu)。
接著，如圖13B所示，通過穿過第一異質(zhì)半導(dǎo)體區(qū)3沒有被 第 一 掩模層10或者第三掩模層16覆蓋的部分注入諸如硼或者 鋁的雜質(zhì)，在漂移區(qū)2中形成第二雜質(zhì)區(qū)13?？梢酝ㄟ^例如離 子注入工藝，形成第二雜質(zhì)區(qū)13。
接著，如圖13C所示，利用例如〃琉酸和過氧化氫的混合溶 液，去除第三掩模層16。
在以上處理之后，形成第二掩模層14 (抗蝕劑掩模)，以 覆蓋第 一掩模層IO沒有覆蓋并且對應(yīng)于第二雜質(zhì)區(qū)13 (以下稱 為"電場緩和區(qū)12")的部分第一異質(zhì)半導(dǎo)體區(qū)3。第二掩模層 14的材料與第一掩模層10的材料不同，使得它可以輕易地被圖 形化。然而，即使當(dāng)?shù)诙谀?4的材料與第一掩模層10的材 料相同時，也可以通過變化材料厚度或者使用熱處理條件，來獲得圖13C的結(jié)構(gòu)。
接著，如圖13D所示，通過例如反應(yīng)離子蝕刻(干法蝕刻) 工藝，蝕刻第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10或者第二 掩模層14覆蓋的部分。
在以上處理之后，如圖14A所示，利用石克酸和過氧化氫的 混合溶液，去除第二掩模層14,在此之后，通過使用氟化銨和 氟化氫的混合溶液，利用濕法蝕刻工藝，去除第一掩模層IO。 用于去除掩模層IO、 14的其他方法也是可能的。
接著，如圖14B所示，通過例如干氧氧化工藝，將部分異 質(zhì)半導(dǎo)體區(qū)3氧化預(yù)定厚度。同時，活化第二雜質(zhì)區(qū)13,以形 成源極區(qū)之下的電場緩和區(qū)12。通過例如使用氟化銨和氟化氫 的濕法蝕刻工藝，各向同性蝕刻第 一異質(zhì)半導(dǎo)體區(qū)3的氧化部 分。
最后，如圖14C所示，在漂移區(qū)2的由于第一異質(zhì)半導(dǎo)體區(qū) 3的布局而暴露的部分上連續(xù)形成柵極絕緣層4和多晶硅層。通 過例如LP-CVD工藝形成柵極絕緣層4和多晶硅層。
此外，通過例如離子注入工藝，在多晶硅層中注入諸如磷 或者砷的雜質(zhì)，從而形成N型柵電極5。通過使用掩模層來圖形 化柵電極5。此外，通過例如CVD工藝，在柵極絕緣層4和柵電 極5上形成層間電介質(zhì)8。
在襯底區(qū)1的其他表面上由例如鈦和鎳形成漏電極7 。
不考慮順序，由例如鈦和鋁形成源電才及6，并且源電極6接 觸層間電介質(zhì)8、柵極絕緣層4以及第一異質(zhì)半導(dǎo)體區(qū)3。因此， 完成了根據(jù)圖12的第七示例性實施例的半導(dǎo)體器件。
如上所述，在第七示例性實施例的半導(dǎo)體器件中，利用可 以輕易地控制厚度的熱氧化工藝，通過使用第一掩模層IO,形 成異質(zhì)結(jié)驅(qū)動端和源極區(qū)之下的電場緩和區(qū)12兩者。因此，它 們可以被形成為彼此具有最佳距離。這樣，即使當(dāng)半導(dǎo)體器件 被設(shè)計成具有多個這樣的單位單元時，也可以在所有單位單元 中，均勻地限定異質(zhì)結(jié)驅(qū)動端和源極區(qū)之下的電場緩和區(qū)12之 間的距離。
結(jié)果，由于在電流中斷狀態(tài)和電流導(dǎo)通狀態(tài)下在表面中不 會輕易發(fā)生改變，所以可以改善設(shè)計成具有多個單位單元的半 導(dǎo)體器件的可靠性和基本性能。
下面，參考圖15和16A-16C描述根據(jù)第八示例性實施例的 制造半導(dǎo)體器件的方法。在第五和第八示例性實施例中，相同 的附圖標(biāo)記表示相同的部分。另外，在第八示例性實施例的描 述中，省略相同部分的描述。
現(xiàn)在，參考圖15描述利用第八示例性實施例的方法制造的 半導(dǎo)體器件。如圖15所示，第八示例性實施例的半導(dǎo)體器件與 第五示例性實施例的半導(dǎo)體器件相似。然而，在第八示例性實 施例中，柵電極之下的電場緩和區(qū)9比源極區(qū)之下的電場緩和 區(qū)12淺。第八示例性實施例可以實現(xiàn)與第五示例性實施例相同 的效果。
接著，參考圖16A-16C描述根據(jù)圖15的第八示例性實施例 的制造半導(dǎo)體器件的方法。
現(xiàn)在，參考圖16A,在第一掩模層10沒有覆蓋并且不與源 極區(qū)之下的電場緩和區(qū)12相對應(yīng)的部分第 一 異質(zhì)半導(dǎo)體區(qū)3上 形成第三掩模層16 (例如，抗蝕劑掩模)。在第八示例性實施 例中，第三掩模層16的材料與第一掩模層10的材料不同，使得 第三掩模層16可以輕易地被圖形化。然而，即使當(dāng)?shù)谌谀?16的材料與第一掩模層10的材料相同時，也可以通過變化材料 厚度或者使用熱處理條件，來獲得圖16A的結(jié)構(gòu)。
接著，通過穿過第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10 200710193701.1
說明書第20/27頁
或者第三掩模層1 6覆蓋的部分注入諸如硼或者鋁的雜質(zhì)，在漂 移區(qū)2中形成第二雜質(zhì)區(qū)13。通過例如離子注入工藝，形成第
二雜質(zhì)區(qū)13。
接著，如圖16B所示，利用例如爿琉酸和過氧化氫的混合溶 液，去除第三掩模層16。
在以上處理之后，形成第二掩模層14 (抗蝕劑掩模)，以 覆蓋第一掩模層10沒有覆蓋并且對應(yīng)于第二雜質(zhì)區(qū)13 (以下稱 為"源極區(qū)之下的電場緩和區(qū)12")的部分第一異質(zhì)半導(dǎo)體區(qū)3。 第二掩模層14的材料與第一掩模層10的材料不同，使得它可以 輕易地被圖形化。然而，即使當(dāng)?shù)诙谀?4的材料與第一掩 模層10的材料相同時，也可以通過變化厚度或者使用熱處理條 件，來獲得圖16B的結(jié)構(gòu)。
接著，通過穿過第一異質(zhì)半導(dǎo)體區(qū)3沒有被第一掩模層10 或者第二掩模層14覆蓋的部分注入諸如硼或者鋁的雜質(zhì)，在漂 移區(qū)2中形成第一雜質(zhì)區(qū)11。通過例如離子注入工藝，形成第 一雜質(zhì)區(qū)ll。
因此，在第八示例性實施例中，第三雜質(zhì)區(qū)13被形成為比 第 一雜質(zhì)區(qū)ll深。
如圖16C所示，通過例如反應(yīng)離子蝕刻(干法蝕刻)工藝， 蝕刻第 一異質(zhì)半導(dǎo)體區(qū)3沒有被第 一掩模層IO或者第二掩模層 14覆蓋的部分。
在以上處理之后，利用硫酸和過氧化氫的混合溶液，去除 第二掩模層14,在此之后，通過使用氟化銨和氟化氫的混合溶 液，利用濕法蝕刻工藝，去除第一掩模層IO。用于去除掩模層 10、 14的其他工藝也是可能的。
接著，通過例如干氧氧化工藝，將部分異質(zhì)半導(dǎo)體區(qū)3氧 化預(yù)定厚度。同時，活化第一雜質(zhì)區(qū)11和第二雜質(zhì)區(qū)13,以形
成柵電極之下的電場緩和區(qū)9以及源極區(qū)之下的電場緩和區(qū)
12。例如，通過例如使用氟化銨和氟化氫的濕法蝕刻工藝，各 向同性蝕刻第一異質(zhì)半導(dǎo)體區(qū)3的氧化部分。
最后，與第五示例性實施例相似，進(jìn)行圖9C的處理，以完 成根據(jù)在此教導(dǎo)的第八示例性實施例的圖15的半導(dǎo)體器件。
如上所述，按照根據(jù)本發(fā)明第八示例性實施例的制造半導(dǎo) 體器件的方法，電場緩和區(qū)9比電場緩和區(qū)12淺，并且可以通 過自對準(zhǔn)來形成。此外，第八示例性實施例可以實現(xiàn)與第五示 例性實施例相同的效果。
此外，為了便于理解本發(fā)明，已經(jīng)描述了上述實施例，并 且上述實施例不限制本發(fā)明。相反，本發(fā)明意圖覆蓋包括在所 附權(quán)利要求的范圍內(nèi)的各種變形例和等同布局。
例如，在第一到第八示例性實施例中，為了便于描述本發(fā) 明的特征，示出了具有基本布置的晶體管結(jié)構(gòu)。然而，本發(fā)明 并不局限于這樣的結(jié)構(gòu)?？梢詫υ摪雽?dǎo)體器件添加任意附加結(jié) 構(gòu)，或者可以修改半導(dǎo)體器件的其他結(jié)構(gòu)。
更具體地，可以如圖17到19所示，設(shè)計半導(dǎo)體器件。分別 通過使用第一、第五和第七示例性實施例的布置，設(shè)計圖17到 19的半導(dǎo)體器件。
如圖17到19所示，形成柵極絕緣層4，以接觸在漂移區(qū)2 上形成的溝槽，并且在柵極絕緣層4上形成柵電極5。圖17到19 所描繪的半導(dǎo)體器件可以各自實現(xiàn)與根據(jù)第一、第五和第七示 例性實施例的半導(dǎo)體器件的相同的效果。
如在第四示例性實施例中所述，可以通過在利用各向同性 蝕刻處理來加大第 一 掩模層10的孔之后對漂移區(qū)2和第 一 異質(zhì) 半導(dǎo)體區(qū)3的表面進(jìn)行干法蝕刻，有效地制造圖17到19所描繪 的半導(dǎo)體器件。
此外，可以如圖20到22所示，設(shè)計半導(dǎo)體器件。分別通過 使用第一、第五和第七示例性實施例的布置，設(shè)計圖20到22的 半導(dǎo)體器件。
在圖20到22的半導(dǎo)體器件中，在漂移區(qū)2上形成的溝槽與 異質(zhì)結(jié)驅(qū)動端間隔開，并且形成柵極絕緣層4，以接觸該溝槽 和異質(zhì)結(jié)驅(qū)動端。另外，在柵極絕緣層4上形成柵電極5。
圖20到22所描繪的半導(dǎo)體器件可以各自實現(xiàn)與根據(jù)第一、 第五和第七示例性實施例的半導(dǎo)體器件相同的效果。
另外，可以通過使用圖3A的處理來輕易地制造圖20到22 所描繪的半導(dǎo)體器件，在所述處理中在利用犧牲氧化使第一異 質(zhì)半導(dǎo)體區(qū)3的端部縮回之后，對漂移區(qū)2和第一異質(zhì)半導(dǎo)體區(qū) 3的表面進(jìn)行干法蝕刻。
此外，可以如圖23到25所示，設(shè)計半導(dǎo)體器件。分別通過 使用第一、第五和第七示例性實施例的布置，設(shè)計圖23到25的 半導(dǎo)體器件。
在圖23到25的半導(dǎo)體器件中，第一異質(zhì)半導(dǎo)體區(qū)3被形成 為具有不同傳導(dǎo)類型的區(qū)和/或者不同濃度的區(qū)，并且具有歐姆 接觸源電極的N+型第二異質(zhì)半導(dǎo)體區(qū)17。圖23到25所描繪的 半導(dǎo)體器件可以各自實現(xiàn)與根據(jù)第一、第五和第七示例性實施 例的半導(dǎo)體器件相同的效果。
此外，在圖23到25的半導(dǎo)體器件中，通過在形成第一異質(zhì) 半導(dǎo)體區(qū)3的點處注入雜質(zhì)，來形成第二異質(zhì)半導(dǎo)體區(qū)17。可 選地，可以在圖形化柵電極5之后，通過注入雜質(zhì)來形成第二 異質(zhì)半導(dǎo)體區(qū)17。
如上所述，可以輕易地形成第二異質(zhì)半導(dǎo)體區(qū)17。
盡管在圖23到25的半導(dǎo)體器件中，在預(yù)定位置以預(yù)定深度 形成第二異質(zhì)半導(dǎo)體區(qū)17，但是本發(fā)明并不局限于這種布置。
可以以分層的形狀，形成第二異質(zhì)半導(dǎo)體區(qū)17?？蛇x地，可以 以線的形狀，局部形成第二異質(zhì)半導(dǎo)體區(qū)17。
此外，可以如圖26到28所示，設(shè)計半導(dǎo)體器件。分別通過 使用第一、第五和第七示例性實施例的布置，設(shè)計圖26到28的 半導(dǎo)體器件。在圖26到28的半導(dǎo)體器件中，例如，在漂移區(qū)2 中形成的N+型傳導(dǎo)區(qū)18接觸異質(zhì)結(jié)驅(qū)動端。因此，在電流導(dǎo)通 狀態(tài)下，電流可以以較低的阻抗流動。另外，可以通過利用犧 牲氧化使第一異質(zhì)半導(dǎo)體區(qū)3的端部縮回，來形成傳導(dǎo)區(qū)18。 因此，可以輕易地制造該半導(dǎo)體器件。
在第 一 到第八示例性實施例以及圖17到28的例子的所有 半導(dǎo)體器件中，第一異質(zhì)半導(dǎo)體區(qū)3的側(cè)壁是垂直形成的。然 而，本發(fā)明并不局限于這種布置。即，第一異質(zhì)半導(dǎo)體區(qū)3的 側(cè)壁可以被形成為具有預(yù)定的傾斜。
此外，在所有示例性實施例的半導(dǎo)體器件中，由碳化硅形 成半導(dǎo)體襯底。然而，本發(fā)明并不局限于這種布置?？梢杂芍T
如氮化鎵、金剛石等的其他半導(dǎo)體材料形成半導(dǎo)體器件。
此外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，描述了 半導(dǎo)體區(qū)l的碳化硅的多型是4H。然而，本發(fā)明并不局限于這 種布置。半導(dǎo)體區(qū)1的多型可以是6H、 3C等。
此外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，描述了 彼此相對布置并且漂移區(qū)2置于其間的源電才及6和漏電極7,并 且電流以縱向流過的縱向晶體管。然而，本發(fā)明并不局限于這 種布置。例如，在此也可以考慮可以將源電才及6和漏電才及7布置 在同 一 平面上，并且電流可以以橫向流過的 一黃向晶體管。此外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，由多晶 硅形成第一異質(zhì)半導(dǎo)體區(qū)3。然而，本發(fā)明并不局限于此。即， 可以使用能夠與碳化硅異質(zhì)鄰接的任意材料。例如，可以使用
諸如單晶硅和非晶硅的其他硅材料，或者諸如鍺和硅鍺的其他
半導(dǎo)體材料，或者具有諸如6H和3C的其他多型的碳化硅。
此外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，利用由
N型碳化硅形成的漂移區(qū)2和由N型多晶硅形成的第 一異質(zhì)半
導(dǎo)體區(qū)3來形成異質(zhì)結(jié)。然而，本發(fā)明并不局限于這種布置。
即，N型碳化硅、P型多晶硅、P型碳化硅、P型多晶硅、P型碳
化硅、N型多晶硅的任意組合都可以是可能的。
另外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，襯底區(qū)
1和柵電極5的傳導(dǎo)類型是N型。然而，本發(fā)明并不局限于這種
布置。即，傳導(dǎo)類型可以是P型。
另外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，由CVD
氧化材料形成第一掩模層IO。然而，本發(fā)明并不局限于這種布
置。即，可以由諸如光致抗蝕劑層和SiN的其他材料形成第一
掩模層IO。
另外，可以由至少具有絕緣特性的諸如氧化硅或者SiN的 任意材料形成層間電介質(zhì)8。
另外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，由多晶 硅形成柵電極5。然而，本發(fā)明并不局限于這種布置。即，具 有高電導(dǎo)性的任意材料都可以用于柵電極5。
另外，在根據(jù)所有示例性實施例的半導(dǎo)體器件中，由氧化 硅形成柵極絕緣層4。然而，本發(fā)明并不局限于這種布置。即， 具有絕緣特性的任意材料都可以用于柵極絕緣層。
在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造方法 中，在通過例如LP-CVD工藝在N型碳化硅半導(dǎo)體襯底上形成 多晶硅層之后，通過利用例如離子注入工藝在多晶硅層中注入 諸如磷和砷的雜質(zhì)，來形成N型第一異質(zhì)半導(dǎo)體區(qū)3。然而，本 發(fā)明并不局限于這種布置。即，可以在通過電子束沉積工藝或
者濺射工藝形成多晶硅層之后，通過激光退火工藝，形成N型 異質(zhì)半導(dǎo)體區(qū)3。
可選地，可以通過使用利用例如分子線外延而異質(zhì)外延生
長的單晶硅，來形成N型異質(zhì)半導(dǎo)體區(qū)3。
在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造方法 中，離子注入工藝被用來形成第一、第二和/或者第三雜質(zhì)區(qū)11、 13和/或者15。然而，本發(fā)明并不局限于此。即，可以使用能夠 在漂移區(qū)2中注入雜質(zhì)的諸如固態(tài)擴(kuò)散工藝的其他方法。同樣 地，在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造方法中， 離子注入工藝被用來摻入雜質(zhì)。然而，本發(fā)明并不局限于此。 例如，可以使用固態(tài)擴(kuò)散工藝或者氣相沉積工藝。
此外，在第 一 到第八示例性實施例的半導(dǎo)體器件制造方法 中，通過干法蝕刻工藝來蝕刻第一異質(zhì)半導(dǎo)體區(qū)3。然而，本 發(fā)明并不局限于此。例如，可以使用濕法蝕刻工藝，或者在進(jìn) 行熱氧化工藝之后利用使用氟化銨和氟化氫的混合溶液的濕法 蝕刻去除氧化層的處理，或者上述兩者的組合。
在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造方法 中，通過干氧氧化工藝氧化第一異質(zhì)半導(dǎo)體區(qū)3。然而，本發(fā) 明并不局限于這種布置。例如，可以-使用濕法氧化工藝、H20 氧化工藝、等離子體氧化工藝等。
另外，在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造 方法中，通過在利用例如LP-CVD工藝形成的多晶硅層中注入 諸如磷和砷的雜質(zhì)，來形成N型柵電極。然而，本發(fā)明并不局 限于這種布置。即，可以通過在利用電子束沉積工藝或者濺射 工藝形成多晶硅層之后，通過激光退火工藝來形成N型柵電極 5。可選地，可以通過使用利用例如分子線外延而異質(zhì)外延生 長的單晶硅，來形成N型柵電極5。
此外，在根據(jù)第 一 到第八示例性實施例的半導(dǎo)體器件制造 方法中，LP-CVD工藝被用來形成柵極絕緣層4。然而，本發(fā)明 并不局限于此?？梢允褂弥T如熱氧化工藝或者等離子體CVD工
藝的其他工藝。
此外，在根據(jù)第 一 到第三示例性實施例的半導(dǎo)體器件制造
方法中，同時進(jìn)行部分異質(zhì)半導(dǎo)體區(qū)3的氧化和第一雜質(zhì)區(qū)11 的活化。然而，本發(fā)明并不局限于此?？梢岳貌煌幚韥磉M(jìn) 行氧化和活化。同樣，在根據(jù)第五、第六和第八示例性實施例 的半導(dǎo)體器件制造方法中，同時進(jìn)行部分異質(zhì)半導(dǎo)體區(qū)3的氧 化以及第一和第二雜質(zhì)區(qū)11和13的活化。然而，本發(fā)明并不局 限于此。可以利用不同處理來進(jìn)行氧化和活化。
同樣地，在根據(jù)第七示例性實施例的半導(dǎo)體器件制造方法 中，同時實現(xiàn)部分異質(zhì)半導(dǎo)體區(qū)3的氧化和第二雜質(zhì)區(qū)13的活 化。然而，本發(fā)明并不局限于此。可以利用不同處理來進(jìn)行氧 4匕和活4匕。
在根據(jù)第 一 到第六示例性實施例和第八示例性實施例的半 導(dǎo)體器件制造方法中，盡管柵電極之下的電場緩和區(qū)9被描述 為P型，但是本發(fā)明并不局限于此。例如，電場緩和區(qū)9可以是 雜質(zhì)沒有活化并且阻抗增大的高阻層。在這樣的情況下，雜質(zhì) 并不局限于硼或者鋁。即，可以使用能夠形成非活躍層的諸如 釩的任意雜質(zhì)。另外，不需要用于活化的退火工藝。
同樣地，在根據(jù)第五到第八示例性實施例的半導(dǎo)體器件中 的電場緩和區(qū)12可以是雜質(zhì)沒有活化并且阻抗增大的高阻層。 在這樣的情況下，雜質(zhì)并不局限于硼或者鋁。即，可以使用能 夠形成非活躍層的諸如釩的任意雜質(zhì)。此外，不需要用于活化 的退火工藝。
在第 一 到第三示例性實施例以及第五到第八示例性實施例
的半導(dǎo)體器件制造方法中，去除第一掩模件IO。因此，對第一 異質(zhì)半導(dǎo)體區(qū)3進(jìn)行熱氧化。然而，本發(fā)明并不局限于此。即，
可以在沒有去除第一掩模層10時，對第一異質(zhì)半導(dǎo)體區(qū)3進(jìn)行 氧化。在這樣的情況下，由于第一異質(zhì)半導(dǎo)體區(qū)3被第一掩模 層IO覆蓋的表面不易被氧化，所以可以保持第 一異質(zhì)半導(dǎo)體區(qū) 3的層厚度。
此外，盡管第三和第四示例性實施例被描述為不同的實施 例，但是可以對這些示例性實施例進(jìn)行組合。例如，在進(jìn)行加 大第 一掩模層IO的孔的圖6A的處理之后，可以進(jìn)行遺留部分第 一異質(zhì)半導(dǎo)體區(qū)3的圖5A和5B的蝕刻處理。
在根據(jù)第五、第六和第八示例性實施例的半導(dǎo)體器件制造 方法中，通過采用第一示例性實施例的方法來制造半導(dǎo)體器件。 然而，本發(fā)明并不局限于此。即，通過采用第三或者第四示例 性實施例的方法來制造根據(jù)第五、第六和第八示例性實施例的 半導(dǎo)體器件。在這樣的情況下，第五、第六和第八示例性實施 例可以實現(xiàn)與第三和第四示例性實施例相同的效果。
根據(jù)這里的教導(dǎo)，由于利用自對準(zhǔn)，在與施加了柵極電場 的異質(zhì)結(jié)驅(qū)動端間隔開的部分形成了用于降低漏電流的第一電 場緩和區(qū)，所以可以改善導(dǎo)通阻抗，并且可以降低漏電流。
因此，為了便于理解本發(fā)明，已經(jīng)描述了上述實施例，并 且上述實施例并不限制本發(fā)明。相反，本發(fā)明意圖覆蓋包括在 所附權(quán)利要求的范圍內(nèi)的各種修改和等同布局，并且所附權(quán)利 要求書的范圍符合最寬的解釋，以包括法律所允許的全部的這 樣的修改和等同結(jié)構(gòu)。
本申i青要》it2006年ll月24才是交的第2006-316807號曰本 專利申請的優(yōu)先權(quán)，所述申請在這里通過引用被整體包括。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括半導(dǎo)體襯底；異質(zhì)半導(dǎo)體區(qū)，其由帶隙寬度與所述半導(dǎo)體襯底的帶隙寬度不同的半導(dǎo)體材料形成，并且與所述半導(dǎo)體襯底異質(zhì)鄰接；柵極絕緣層，其接觸所述半導(dǎo)體襯底和所述異質(zhì)半導(dǎo)體區(qū)的異質(zhì)結(jié)；柵電極，其形成在所述柵極絕緣層上；第一電場緩和區(qū)，其與接觸所述柵極絕緣層的所述異質(zhì)結(jié)的異質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距離，并且接觸所述半導(dǎo)體襯底和所述柵極絕緣層；源電極，其接觸所述異質(zhì)半導(dǎo)體區(qū)；以及漏電極，其接觸所述半導(dǎo)體襯底，所述方法包括在所述異質(zhì)半導(dǎo)體區(qū)形成第一掩模層；以及至少使用部分所述第一掩模層來形成所述第一電場緩和區(qū)和所述異質(zhì)結(jié)驅(qū)動端。
2. 根據(jù)權(quán)利要求l所述的方法，其特征在于，還包括 當(dāng)形成所述第一電場緩和區(qū)時，通過離子注入工藝，在所述半導(dǎo)體襯底沒有被所述第一掩模層覆蓋的部分中注入雜質(zhì)。
3. 根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括當(dāng)形成所述第 一 電場緩和區(qū)時，進(jìn)行活化所述雜質(zhì)的熱處 理工藝。
4. 根據(jù)權(quán)利要求l所述的方法，其特征在于，所述半導(dǎo)體 器件還包括第二電場緩和區(qū)，所述第二電場緩和區(qū)接觸所述半 導(dǎo)體襯底和所述異質(zhì)半導(dǎo)體區(qū)，并且與所述異質(zhì)結(jié)驅(qū)動端間隔 開預(yù)定距離，所述方法還包括使用所述第 一 掩模層來形成所述第二電場緩和區(qū)。
5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，還包括 在所述異質(zhì)半導(dǎo)體區(qū)形成第二掩模層，以覆蓋接觸所述第二電場緩和區(qū)的所述異質(zhì)半導(dǎo)體區(qū)；以及其中，形成所述異質(zhì)結(jié)驅(qū)動端的步驟還包括使用所述第一掩模層和所述第二掩模層兩者來形成所述異質(zhì)結(jié)驅(qū)動端。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，所述第一掩模層的材料與所述第二掩模層的材料不同。
7. 根據(jù)權(quán)利要求l所述的方法，其特征在于，形成所述異質(zhì)結(jié)驅(qū)動端的步驟還包括在至少各向同性去除部分所述第一掩模層之后，形成所述異質(zhì)結(jié)驅(qū)動端。
8. 根據(jù)權(quán)利要求l所述的方法，其特征在于，所述半導(dǎo)體襯底包括碳化硅、金剛石和氮化鎵至少之一。
9. 根據(jù)權(quán)利要求l所述的方法，其特征在于，所述異質(zhì)半導(dǎo)體區(qū)包括單晶硅、多晶硅和非晶硅至少之一。
10. —種利用根據(jù)權(quán)利要求l所述的方法制造的半導(dǎo)體器件。
11. 一種制造半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括 半導(dǎo)體襯底；異質(zhì)半導(dǎo)體區(qū)，其由帶隙寬度與所述半導(dǎo)體襯底的帶隙寬度不同的半導(dǎo)體材料形成，并且與所述半導(dǎo)體襯底異 質(zhì)鄰接；柵極絕緣層，其接觸所述半導(dǎo)體襯底和所述異質(zhì)半導(dǎo) 體區(qū)的異質(zhì)結(jié)；柵電極，其形成在所述柵極絕緣層上；第二電 場緩和區(qū)，其與接觸所述柵極絕緣層的所述異質(zhì)結(jié)的異質(zhì)結(jié)驅(qū) 動端間隔開預(yù)定距離，并且接觸所述半導(dǎo)體襯底和所述異質(zhì)半 導(dǎo)體區(qū)；源電極，其接觸所述異質(zhì)半導(dǎo)體區(qū)；以及漏電極，其 接觸所述半導(dǎo)體襯底，所述方法包括在所述異質(zhì)半導(dǎo)體區(qū)形成第一掩模層；以及 通過至少使用部分所述第一掩模層來形成所述第二電場緩和區(qū)和所述異質(zhì)結(jié)驅(qū)動端。
12. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，還包括 在所述異質(zhì)半導(dǎo)體區(qū)形成第三掩模層，所述第三掩模層與所述第一掩模層一起覆蓋所述異質(zhì)半導(dǎo)體區(qū)不接觸所述第二電場lt和區(qū)的部分；以及在所述異質(zhì)半導(dǎo)體區(qū)形成第二掩模層，所述第二掩模層覆蓋所述異質(zhì)半導(dǎo)體區(qū)接觸所述第二電場緩和區(qū)的部分；其中，形成所述第二電場緩和區(qū)的步驟包括使用所述第一 掩模層和所述第三掩模層兩者來形成所述第二電場緩和區(qū)；以 及其中，形成所述異質(zhì)結(jié)驅(qū)動端的步驟還包括使用所述第一掩模層和所述第二掩模層兩者來形成所述異質(zhì)結(jié)驅(qū)動端。
13. 根據(jù)權(quán)利要求12所述的方法，其特征在于，所述第二掩模層的材料和所述第三掩模層的材料中的至少 一 個與所述第 一掩模層的材料不同。
14. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，還包括 當(dāng)形成所述第二電場緩和區(qū)時，通過離子注入工藝，在所述半導(dǎo)體襯底沒有被所述第一掩模層覆蓋的部分中注入雜質(zhì)。
15. 根據(jù)權(quán)利要求14所述的方法，其特征在于，還包括 當(dāng)形成所述第二電場緩和區(qū)時，進(jìn)行活化所述雜質(zhì)的熱處理工藝。
16. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，還包括 當(dāng)形成所述異質(zhì)結(jié)驅(qū)動端時，進(jìn)行各向同性去除所述半導(dǎo)體襯底被所述第一掩模層覆蓋的部分的處理。
17. 根據(jù)權(quán)利要求16所述的方法，其特征在于，進(jìn)行各向 同性去除的所述處理的步驟還包括進(jìn)行犧牲氧化。
18. —種利用根據(jù)權(quán)利要求11所述的方法制造的半導(dǎo)體 器件。
全文摘要
本發(fā)明提供一種制造半導(dǎo)體器件的方法以及利用該方法制造的產(chǎn)品。該半導(dǎo)體器件包括半導(dǎo)體襯底；異質(zhì)半導(dǎo)體區(qū)，其與半導(dǎo)體襯底異質(zhì)鄰接；柵極絕緣層，其接觸半導(dǎo)體襯底和異質(zhì)半導(dǎo)體區(qū)的異質(zhì)結(jié)；柵電極，其形成在柵極絕緣層上；電場緩和區(qū)，其與接觸柵極絕緣層的異質(zhì)結(jié)的異質(zhì)結(jié)驅(qū)動端間隔開預(yù)定距離，并且接觸半導(dǎo)體襯底和柵極絕緣層；源電極，其接觸異質(zhì)半導(dǎo)體區(qū)；以及漏電極，其接觸半導(dǎo)體襯底。在異質(zhì)半導(dǎo)體區(qū)形成掩模層，并且通過至少使用部分第一掩模層來形成電場緩和區(qū)和異質(zhì)結(jié)驅(qū)動端。
文檔編號H01L21/336GK101188201SQ20071019370
公開日2008年5月28日 申請日期2007年11月22日 優(yōu)先權(quán)日2006年11月24日
發(fā)明者山上滋春, 星正勝, 林哲也, 田中秀明 申請人:日產(chǎn)自動車株式會社