專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法。更具體地，本發(fā)明涉及具有 電容器的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
最近，已經(jīng)開發(fā)了半導(dǎo)體技術(shù)以結(jié)合邏輯器件與存儲器件。邏輯器 件例如中央處理單元(CPU)可具有信息處理功能，而存儲器件可用來存 儲處理之前和/或之后的信息。此外，除邏輯器件和存儲器件的組合之 外，也可結(jié)合模擬器件和射頻(RF)器件。
在集成電路(IC)中，各種半導(dǎo)體器件例如晶體管、電容器和電阻器 可以集成到單個芯片上。另外，已經(jīng)開發(fā)了用于有效地制造半導(dǎo)體器件 的各種方法。例如，可以形成用于邏輯電路如互補(bǔ)金屬氧化物半導(dǎo)體器
(CMOS)邏輯電路中的模擬電容器，以具有多晶硅/絕緣體/多晶硅
(PIP)結(jié)構(gòu)或金屬/絕緣體/金屬(MIM)結(jié)構(gòu)。
具有PIP結(jié)構(gòu)的模擬電容器可防止邏輯電路產(chǎn)生的噪聲并調(diào)制邏 輯電路中的信號。另外，模擬電容器可包括均由多晶硅材料制造的底部 電極和頂部電極，該多晶硅材料與構(gòu)成邏輯電路的邏輯晶體管的柵電極 的材料相同。因此，可以與柵電極同時(shí)制造模擬電容器，而沒有附加工 藝。
圖1是說明根據(jù)現(xiàn)有技術(shù)的包括具有PIP結(jié)構(gòu)的模擬電容器和邏輯 電路的半導(dǎo)體器件的截面圖。在一個實(shí)施方案中，區(qū)域'A，可表示電阻 器區(qū)域，區(qū)域'B，可表示電容器區(qū)域，區(qū)域'C，可表示邏輯晶體管區(qū)域。
如圖l所示，在半導(dǎo)體襯底1上形成可用來限定有源區(qū)的隔離層3。
半導(dǎo)體襯底l可包含硅。
電阻器7可以形成在半導(dǎo)體襯底1的區(qū)域'A，中。另外，可以在半導(dǎo) 體襯底1的區(qū)域'B，中形成底部電極9、介電層13和頂部電極15,以形 成PIP結(jié)構(gòu)的模擬電容器。此外，可以在區(qū)域'C，中形成柵電極ll、在 與柵電極ll鄰接的半導(dǎo)體襯底l中形成的源極/漏極區(qū)IO和置于柵電極 11和源極/漏極區(qū)10之間的柵極絕緣層5,從而形成金屬-氧化物-半導(dǎo) 體(MOS)晶體管。
在半導(dǎo)體襯底i上形成第一層間介電層17,覆蓋電阻器7 、模擬電 容器和MOS晶體管。然后，在第一層間介電層17上形成第二層間介電 層19。另夕卜，在第一層間介電層17和第二層間介電層19中形成接觸塞 21、 23和25以電接觸模擬電容器的頂部電極15、和MOS晶體管的柵 電極ll和源極/漏極區(qū)10。在一個實(shí)施方案中，接觸塞21、 23和25可 包含金屬。
在具有上述結(jié)構(gòu)的半導(dǎo)體器件中，可以根據(jù)置于底部電極9和頂部 電極15之間的介電層13的面積確定模擬電容器的電容。
為了形成模擬電容器，可以對形成在半導(dǎo)體襯底1上的第一多晶硅 層、氧化物-氮化物-氧化物(ONO)層和第二多晶硅層實(shí)施光工藝和蝕刻 工藝。然而，在實(shí)施所述光工藝和蝕刻工藝之后可能剩余殘留物。因此， 可以實(shí)施過蝕刻工藝以除去殘留物。此時(shí)，對在區(qū)域'C，中形成的多晶 硅層也進(jìn)行了光工藝和蝕刻工藝，該多晶硅層可由于過蝕刻工藝而具有 小于形成在區(qū)域'C，中的多晶硅層的目標(biāo)厚度的厚度。
即，對第二多晶硅層和ONO層實(shí)施的光工藝和蝕刻工藝可對隨后 對第一多晶硅層實(shí)施的刻蝕過程具有負(fù)面的影響。
因?yàn)榈谝欢嗑Ч鑼拥奈g刻速率根據(jù)在其上進(jìn)行刻蝕處理的第一多 晶硅層的特定部分而改變，在對第二多晶硅層實(shí)施的蝕刻過程中發(fā)生的 問題可繼續(xù)發(fā)生在對第一多晶硅層進(jìn)行的蝕刻過程中。
同時(shí)，第一多晶硅層可用來形成其它區(qū)域中CMOS晶體管的柵電 極。因此，為了形成模擬電容器，可多次實(shí)施蝕刻工藝，使得柵電極可 具有小于其目標(biāo)厚度的厚度。因此，由于柵電極的減小的厚度，可改變
半導(dǎo)體器件的電性能，從而降低半導(dǎo)體器件的可靠性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施方案提供制造半導(dǎo)體器件的方法。通過最小化各 多晶硅層的厚度差異，半導(dǎo)體器件可具有改進(jìn)的可靠性。
在一個實(shí)施方案中， 一種方法包括在其上限定有電容器區(qū)域和晶體 管區(qū)域的半導(dǎo)體襯底上形成隔離層，在隔離層中形成溝槽，在包括溝槽 的襯底的整個表面上順序形成第一多晶硅層、介電層、和第二多晶硅層，
通過進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝在溝槽中形成電容器，實(shí)施所述CMP 工藝直到暴露隔離層的上表面，形成第一光刻膠圖案以暴露晶體管區(qū) 域，利用第一光刻膠圖案作為掩模除去笫二多晶硅層和介電層，在晶體 管區(qū)域中形成第二光刻膠圖案，和通過利用第二光刻膠圖案作為掩模選 擇性地除去晶體管區(qū)域中的第一多晶硅層從而形成柵電極。
在另一個實(shí)施方案中， 一種半導(dǎo)體器件包括在其上限定有電容器 區(qū)域和晶體管區(qū)域的半導(dǎo)體襯底；形成在電容器區(qū)域中的襯底上的隔離 層；形成在隔離層中的溝槽；形成在溝槽中的電容器，所述電容器包括 第一多晶硅層、介電層和第二多晶硅層；和形成在晶體管區(qū)域中的半導(dǎo)
體襯底上的柵電極。


圖1是說明包括具有多晶硅/絕緣體/多晶硅(PIP)結(jié)構(gòu)的電容器 和邏輯電路的半導(dǎo)體器件的截面圖；和
圖2A~2E是說明根據(jù)本發(fā)明的一個實(shí)施方案制造具有電容器的半 導(dǎo)體器件的方法的截面圖。
具體實(shí)施例方式
以下，將參考附圖詳細(xì)說明根據(jù)本發(fā)明的一個實(shí)施方案的制造具有 電容器的半導(dǎo)體器件的方法。
圖2A ~ 2E是說明根據(jù)本發(fā)明 一個實(shí)施方案制造包括具有多晶硅/ 絕緣體/多晶硅(pip)結(jié)構(gòu)的電容器的半導(dǎo)體器件的方法的截面圖。
參考圖2A，在半導(dǎo)體襯底101中的預(yù)定區(qū)域上形成隔離層102。隔 離層102將半導(dǎo)體襯底101分成晶體管區(qū)域和電容器區(qū)域，并可將各器 件彼此隔離。
此時(shí)，隔離層102可具有足以在其上形成多晶硅./絕緣體/多晶硅 (PIP)結(jié)構(gòu)的寬度以及對蝕刻深度而言充分的厚度。
隨后，在包括隔離層102的半導(dǎo)體襯底101的整個表面上涂敷第一 光刻膠103。然后，通過瀑光工藝和顯影工藝在電容器區(qū)域中選擇性地 圖案化第一光刻膠103。使用圖案化的第一光刻膠103作為掩模選擇性 地除去隔離層102的一部分，以形成具有預(yù)定深度的溝槽104。
在某些情況下，溝槽104的深度可以為確定待后續(xù)形成的電容器的 頂部電極和底部電極高度的最重要的因素。即，通過考慮電容器的頂部 電極和底部電極的高度確定溝槽104的深度。
如圖2B所示，除去圖案化的第一光刻膠103，在包括溝槽104的半 導(dǎo)體襯底101的整個表面上形成第一多晶硅層105，以形成底部電極。 在一個實(shí)施方案中，第一多晶硅層105可具有比隔離層102小的厚度。
在某些情況下，可以在晶體管區(qū)域中在半導(dǎo)體襯底IOI上形成柵極 絕緣層(未顯示)，可以在柵極絕緣層上形成第一多晶硅層105。
隨后，在第一多晶硅層105上形成包括氧化物層、氮化物層和氧化 物層的ONO層106,以作為電容器的介電層。在ONO層106上形成 用于形成電容器的頂部電極的第二多晶硅層107。
盡管介電層包括ONO層106，應(yīng)理解介電層可包含其它的介電材 料，例如氧化物如過渡元素和稀土元素的氧化物，和例如BaTi03、 PbTK)3和SrTi03的鐵電體。
如圖2C所示，通過進(jìn)行化學(xué)機(jī)械拋光(CMP)選擇性地拋光第二多 晶硅層107、 ONO層106和第一多晶珪層105,直到暴露隔離層102 的上表面，〗吏得在溝槽104中形成具有頂部電極107a、 ONO層106和 底層105a的PIP電容器。
如圖2D所示，在半導(dǎo)體襯底101的整個表面上涂敷第二光刻膠108。然后，通過曝光工藝和顯影工藝圖案化第二光刻膠108，從而暴露晶體 管區(qū)域。
隨后，使用圖案化的第二光刻膠108作為掩模除去暴露的第二多晶 珪層107和ONO層106。
如圖2E所示，除去第二光刻膠108，在半導(dǎo)體襯底101的整個表面 上涂敷第三光刻膠109。然后，圖案化第三光刻膠109以限定柵極區(qū)。
隨后，利用圖案化的第三光刻膠109作為掩模選擇性地除去第 一多 晶硅層105,以形成柵電極105b。
盡管未顯示在附圖中，但可以在后續(xù)工藝中在晶體管區(qū)域中形成源 極/漏極區(qū)。另外，可以實(shí)施不同的金屬化工藝以形成晶體管。
通過上述說明，對本領(lǐng)域技術(shù)人員而言，顯而易見的是可以根據(jù)本發(fā) 明進(jìn)行各種的改變和變化。因此，這種改變和變化認(rèn)為在所附權(quán)利要求的 范圍內(nèi)。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，所述方法包括在限定有電容器區(qū)域和晶體管區(qū)域的半導(dǎo)體襯底上形成隔離層；在所述隔離層中形成溝槽；在包括所述溝槽的襯底的整個表面上順序形成第一多晶硅層、介電層、和第二多晶硅層；通過實(shí)施化學(xué)機(jī)械拋光(CMP)工藝在所述溝槽中形成電容器，實(shí)施所述CMP工藝直到暴露所述隔離層的上表面；形成第一光刻膠圖案以暴露所述晶體管區(qū)域；利用所述第一光刻膠圖案作為掩模除去所述第二多晶硅層和所述介電層；在所述晶體管區(qū)域中形成第二光刻膠圖案；和通過利用所述第二光刻膠圖案作為掩模選擇性地除去所述晶體管區(qū)域中的所述第一多晶硅層從而形成柵電極。
2. 權(quán)利要求1的方法，還包括在所述晶體管區(qū)域中形成源極/漏極雜 質(zhì)區(qū)域。
3. 權(quán)利要求1的方法，其中所述柵電極具有比所述隔離層的厚度小 的厚度。
4. 權(quán)利要求1的方法，其中所述介電層包括選自氧化物/氮化物/ 氧化物(ONO)層、過渡元素和稀土元素的氧化物、BaTi03、 PbTi03、和 SrTK)3中的一種。
5. —種半導(dǎo)體器件，包括 限定有電容器區(qū)域和晶體管區(qū)域的半導(dǎo)體襯底； 在所述電容器區(qū)域中的所述襯底上形成的隔離層； 在所述隔離層中形成的溝槽；在所述溝槽中形成的電容器，所述電容器包括第一多晶硅層、介電 層和第二多晶硅層；和形成在所述晶體管區(qū)域中的所述半導(dǎo)體襯底上的柵電極。
6. 權(quán)利要求5的半導(dǎo)體器件，其中所述介電層包括選自氧化物/氮化物/氧化物(ONO)層、過渡元素和稀土元素的氧化物、BaTi03、 PbTK)3和SrTi03中的一種。
7. 權(quán)利要求5的半導(dǎo)體器件，還包括在所述晶體管區(qū)域中的所述襯 底上的源極/漏極雜質(zhì)區(qū)域。
8. 權(quán)利要求5的半導(dǎo)體器件，其中所述柵電極具有比所述隔離層的 厚度小的厚度。
9. 權(quán)利要求5的半導(dǎo)體器件，其中所述槺電極由所述第一多晶硅層 形成。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，提供一種制造具有電容器的半導(dǎo)體器件的方法。所述方法包括在其上限定有電容器區(qū)域和晶體管區(qū)域的半導(dǎo)體襯底上形成隔離層，在隔離層中形成溝槽，在包括溝槽的襯底的整個表面上順序形成第一多晶硅層、介電層、和第二多晶硅層，通過實(shí)施化學(xué)機(jī)械拋光(CMP)工藝直到暴露隔離層的上表面從而在溝槽中形成電容器，形成第一光刻膠圖案以暴露晶體管區(qū)域，使用第一光刻膠圖案作為掩模除去第二多晶硅層和介電層，在晶體管區(qū)域中形成第二光刻膠圖案，和通過使用第二光刻膠圖案作為掩模選擇性地除去晶體管區(qū)域中的第一多晶硅層以形成柵電極。
文檔編號H01L21/8232GK101207084SQ20071019594
公開日2008年6月25日 申請日期2007年12月7日 優(yōu)先權(quán)日2006年12月20日
發(fā)明者金美英 申請人:東部高科股份有限公司