專利名稱：橫向mos晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬氧化物半導(dǎo)體(MOS)晶體管及其制造方法，尤其 涉及一種橫向MOS (lateralMOS)晶體管及其制造方法，其可防止由于在高 度集成半導(dǎo)體器件中的器件結(jié)構(gòu)之間的窄間隙而造成橋接。
背景技術(shù)：
半導(dǎo)體技術(shù)的焦點(diǎn)已集中在制造具有高集成度和高性能的半導(dǎo)體器件。 高集成度的半導(dǎo)體器件的生產(chǎn)可引起MOS晶體管的柵極長度降低以及MOS 晶體管的源極/漏極區(qū)域減小。
具有高集成度的半導(dǎo)體器件可包括柵極電極、層間介電層、接觸電極以 及垂直層疊于半導(dǎo)體襯底之上和/或上方的多層布線。隨后可在上述結(jié)構(gòu)上執(zhí) 行化學(xué)機(jī)械拋光(CMP)工藝。
如圖1所示，MOS晶體管的制造方法可包括在硅半導(dǎo)體襯底10上執(zhí)行 淺溝槽隔離(STI)工藝以形成器件隔離層12的步驟?？赏ㄟ^將低濃度的例 如p型雜質(zhì)摻雜劑的雜質(zhì)摻雜劑離子注入形成了器件隔離層12的襯底10中 來形成阱區(qū)。
隨后，可將例如n型雜質(zhì)摻雜劑的雜質(zhì)摻雜劑離子注入到半導(dǎo)體襯底10 的阱區(qū)中來形成閾值電壓控制區(qū)域。
可包括氧化硅(Si02)膜的柵極絕緣層14可薄薄地沉積在半導(dǎo)體襯底 10的整個(gè)表面之上和/或上方。接下來，可隨后在柵極絕緣層14之上和/或上 方沉積摻雜的多晶硅，作為具有預(yù)定深度的柵極導(dǎo)電層?？呻S后利用干法蝕 刻工藝將柵極導(dǎo)電層圖案化以形成柵極電極16。此時(shí)，還可將柵極絕緣層 14圖案化。
可隨后將低濃度雜質(zhì)摻雜劑例如n型雜質(zhì)摻雜劑離子注入以形成LDD 區(qū)域?？呻S后在上述結(jié)構(gòu)的整個(gè)表面之上和/或上方沉積包括氮化硅(SiN) 膜的絕緣層?？呻S后利用蝕刻工藝?yán)缁匚g來蝕刻該絕緣層，以在柵極絕緣 層14和柵極電極16的側(cè)壁上形成一對(duì)間隔件18。
可隨后利用柵極電極16和間隔件18作為掩模，將高濃度雜質(zhì)摻雜劑例 如n型雜質(zhì)摻雜劑離子注入，以在半導(dǎo)體襯底10中形成源極/漏極區(qū)域20。
其后，可在上述結(jié)構(gòu)的整個(gè)表面之上和/或上方沉積例如鈦(Ti)之類用 作硅化物的金屬層，并且可在該金屬層上執(zhí)行退火工藝，以在柵極電極16 的最上表面以及源極/漏極區(qū)域20的最上表面之上和/或上方形成硅化鈦 (TiSi)膜22。
可在半導(dǎo)體襯底10的整個(gè)表面之上和/或上方沉積包含介電材料的層間 介電層24，上述介電材料例如為磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼 磷硅玻璃(BPSG)或未摻雜硅玻璃(USG)，并且可利用化學(xué)機(jī)械拋光(CMP) 工藝將層間介電層24的表面平面化。
其后，可在層間介電層24上執(zhí)行接觸孔蝕刻工藝，以形成暴露出柵極 電極16處的硅化物膜22的最上表面或源極/漏極區(qū)域20處的硅化物膜22 的最上表面?？呻S后在接觸孔中以包含例如鎢(W)之類金屬的導(dǎo)電層進(jìn)行 間隙填充并利用化學(xué)機(jī)械拋光(CMP)工藝進(jìn)行平面化，以形成接觸電極。
為了去除所得結(jié)構(gòu)的表面上的臺(tái)階，上述垂直MOS晶體管需要使用化 學(xué)機(jī)械拋光(CMP)工藝將所得結(jié)構(gòu)的表面平面化。此外，由于為了獲得高 度集成化的半導(dǎo)體器件已經(jīng)逐漸減小了柵極電極或接觸之間的間隙，因此在 具有細(xì)微間隙的器件之間可能形成橋接。因此，存在半導(dǎo)體器件的電特性和 產(chǎn)量可能變得惡化的問題。
發(fā)明內(nèi)容
本發(fā)明涉及一種橫向金屬氧化物半導(dǎo)體(MOS)晶體管及其制造方法， 可防止在高度集成的半導(dǎo)體器件中因器件結(jié)構(gòu)之間的窄間隙而形成橋接。
本發(fā)明實(shí)施例涉及一種橫向MOS晶體管，由于在蝕刻凹槽中設(shè)置柵極 電極并在半導(dǎo)體襯底中靠近柵極電極設(shè)置源極/漏極區(qū)域，其中該蝕刻凹槽具 有半導(dǎo)體襯底的器件隔離層的預(yù)定深度，所以本發(fā)明能夠在橫向結(jié)構(gòu)的使用中省去平面化步驟并能減少出現(xiàn)橋接現(xiàn)象。
本發(fā)明實(shí)施例涉及一種橫向MOS晶體管的制造方法，由于在器件隔離 層中蝕刻出具有預(yù)定深度的凹槽，在該凹槽中形成柵極絕緣層和柵極電極， 并且在靠近凹槽的襯底內(nèi)形成源極/漏極區(qū)域，所以本發(fā)明能夠在橫向結(jié)構(gòu)的 使用中減少出現(xiàn)橋接現(xiàn)象。
本發(fā)明實(shí)施例涉及一種橫向MOS晶體管，可包括第一器件隔離層， 形成于在半導(dǎo)體襯底中；第二器件隔離層，形成于半導(dǎo)體襯底中，其中第二 器件隔離層具有與第一器件隔離層不同的寬度，并且在第二器件隔離層中還 設(shè)置有蝕刻凹槽；柵極絕緣層，形成于該蝕刻凹槽中；柵極電極，形成于該 柵極絕緣層上方；以及源極/漏極區(qū)域，水平設(shè)置于半導(dǎo)體襯底中，并靠近該 柵極電極。
本發(fā)明實(shí)施例涉及一種橫向MOS晶體管的制造方法，可包括以下步驟 至少其中之一在半導(dǎo)體襯底中形成具有不同寬度的第一器件隔離層和第二 器件隔離層；在第二器件隔離層中形成凹槽；在蝕刻出的上述凹槽中形成柵 極絕緣層；在該柵極絕緣層上方形成柵極電極以將該凹槽間隙填充 (gap-fill);并且隨后形成至少一個(gè)源極/漏極區(qū)域，上述至少一個(gè)源極/漏 極區(qū)域水平設(shè)置在半導(dǎo)體襯底中，并靠近該柵極電極。
本發(fā)明實(shí)施例涉及一種橫向MOS晶體管的制造方法，可包括以下步驟 至少其中之一在半導(dǎo)體襯底中形成第一器件隔離層和第二器件隔離層；在 第二器件隔離層中形成凹槽；在該凹槽中形成柵極絕緣層；在該柵極絕緣層 上方形成柵極電極連接布線，以將凹槽間隙填充；在第二器件隔離層的部分 最上表面之上形成電性連接至該柵極電極連接布線的柵極電極；以及隨后形 成至少一個(gè)源極/漏極區(qū)域，上述至少一個(gè)源極/漏極區(qū)域水平設(shè)置在半導(dǎo)體 襯底中，并靠近該柵極電極連接布線。
圖1為示出MOS晶體管結(jié)構(gòu)的示意圖。
圖2為示出根據(jù)實(shí)施例的橫向MOS晶體管的示意圖。
圖3為示出根據(jù)實(shí)施例的橫向MOS晶體管的制造方法的流程圖。
圖4A至圖4E為順序示出根據(jù)實(shí)施例的橫向MOS晶體管的制造方法的 示意圖。
図〕,J/J、i!M'K啦失/JlH'l^jmH貝l"J丄V丄UO日日'l平-巨B、J/J、S、tSl0
圖6為示出根據(jù)實(shí)施例的橫向MOS晶體管的制造方法的流程圖。 圖7為示出根據(jù)實(shí)施例的橫向MOS晶體管的制造過程的示意圖。
具體實(shí)施例方式
如圖2所示，根據(jù)本發(fā)明實(shí)施例，橫向MOS晶體管可包括凹槽，該凹 槽是在形成于半導(dǎo)體襯底100之上和/或上方的STI器件隔離層內(nèi)以預(yù)定深度 蝕刻出的。半導(dǎo)體襯底100可包括硅襯底。柵極電極110可形成于STI器件 隔離層的蝕刻出的凹槽中。
柵極絕緣層108可形成于半導(dǎo)體襯底之上和/或上方，處于源極/漏極區(qū) 域112之間以及STI器件隔離層內(nèi)蝕刻出的凹槽中。源極/漏極區(qū)域112可水 平設(shè)置在半導(dǎo)體襯底100內(nèi)，靠近柵極電極110并且在柵極電極110的邊緣 處對(duì)齊。
可在具有柵極電極110和源極/漏極區(qū)域112的半導(dǎo)體襯底100之上和/ 或上方形成層間介電層。接觸電極可通過層間介電層中的接觸孔與柵極電極 110或源極/漏極區(qū)域112垂直連接。由于柵極電極110和源極/漏極112可同 時(shí)形成，因此無需使用單獨(dú)的平面化工藝即可將層間介電層的表面平面化。
如圖3至圖4所示，根據(jù)本發(fā)明實(shí)施例的橫向MOS晶體管的制造方法 可包括以下步驟。步驟100即S100可包括在半導(dǎo)體襯底100上執(zhí)行STI工 藝以形成第一器件隔離層102和第二器件隔離層102a。半導(dǎo)體襯底100可包 括硅襯底?？蓪⒌谝黄骷綦x層102和第二器件隔離層102a的尺寸設(shè)定為 具有不同寬度。
可將低濃度的雜質(zhì)摻雜劑例如p型雜質(zhì)摻雜劑離子注入襯底100內(nèi)的第 一器件隔離層102和第二器件隔離層102a中，以形成阱區(qū)104。通過增加?xùn)?極電極的水平寬度和第一器件隔離層102的寬度以使得寬度符合設(shè)計(jì)規(guī)范， 即可形成第二器件隔離層102a的寬度。
可將雜質(zhì)摻雜劑例如n型雜質(zhì)摻雜劑離子注入到半導(dǎo)體襯底100的阱區(qū) 104中，以形成閾值電壓控制區(qū)域。
如圖4B所示，步驟110即S110可包括通過利用柵極掩模執(zhí)行光刻工藝，
來利用掩模圖案去除第二器件隔離層102a的任一邊緣表面的一部分?？衫?田稱未苴図宏暴3t,屮笛一紫/f生愿臠巨in 。.龍炮笛一與/f生K葛裒巨ir^。蚰玄il頓
/ IJ l_^S- Zl、'小_ iJ"T=l LJM zi一-- UH I I n.lJ 1^"U i v/"" 7 乂畫'i 'j z畫"V - -UU. I | 廠HJ V/""tCM;XVJ J乂S
定深度，以形成蝕刻凹槽106?？呻S后執(zhí)行灰化工藝以去除掩模圖案。
如圖4C所示，步驟120即S120可包括在第二器件隔離層102a的蝕刻 凹槽106中形成柵極絕緣層108?？呻S后通過間隙填充導(dǎo)電材料例如摻雜多 晶硅，在柵極絕緣層108之上和/或上方的蝕刻凹槽106中形成柵極電極110。 可隨后利用熱氧化工藝和化學(xué)氣相沉積(CVD)方法等形成具有一薄層氧化 硅(Si02)膜的柵極絕緣層108。
如圖4D所示，步驟130即S130可包括通過形成掩模圖案，利用源極/ 漏極掩模，以光刻方式去除部分阱區(qū)104來形成源極/漏極區(qū)域112，并隨后 將高濃度雜質(zhì)摻雜劑例如n型雜質(zhì)摻雜劑離子注入阱區(qū)104。隨后可執(zhí)行灰 化工藝以便去除掩模圖案。源極/漏極區(qū)域112可水平設(shè)置在半導(dǎo)體襯底100 中，靠近柵極電極IIO，并且在每個(gè)柵極電極110的邊緣表面中均對(duì)齊以便 彼此隔離。在形成源極/漏極區(qū)域112之前，可注入低濃度雜質(zhì)摻雜劑例如n 型雜質(zhì)摻雜劑以形成LDD區(qū)域。
如圖4E所示，步驟140即S140可包括在半導(dǎo)體襯底100之上和/或上 方形成層間介電層114，其中半導(dǎo)體襯底IOO包括第一器件隔離層102、第 二器件隔離層102a、阱區(qū)104、柵極絕緣層108以及柵極電極110。層間絕 緣層114可包括PSG、 BSG、 BPSG以及USG至少其中之一。盡管層間介電 層114的最上表面在柵極電極110與源極/漏極區(qū)域112之間具有臺(tái)階，但是 上述臺(tái)階的尺寸與垂直MOS晶體管相比不大，因此既可執(zhí)行單獨(dú)的平面化 工藝?yán)缁瘜W(xué)機(jī)械拋光(CMP)工藝，也可省略上述平面化工藝。
如圖4E所示，步驟150即S150可包括形成一對(duì)接觸電極116，這對(duì)接 觸電極116垂直延伸，穿過層間介電層114并與柵極電極110和源極/漏極區(qū) 域112電性連接。可通過在層間介電層114上執(zhí)行接觸孔蝕刻工藝，以形成 暴露出柵極電極110的最上表面和源極/漏極區(qū)域112的最上表面的接觸孔， 來形成觸點(diǎn)。隨后可在接觸孔中進(jìn)行包含金屬例如鎢(W)的導(dǎo)電層的間隙 填充?？呻S后利用化學(xué)機(jī)械拋光(CMP)工藝將上述導(dǎo)電層平面化以形成接 觸電極116。
根據(jù)本發(fā)明實(shí)施例，在形成層間介電層114之前，橫向MOS晶體管的
制造方法還可包括在部分柵極電極110的最上表面和/或源極/漏極區(qū)域112
的最上表面之上和,/或上方形成硅化物膜，該硅化物例如為硅化鈦(TiSi)。
如圖5所示，根據(jù)本發(fā)明實(shí)施例，橫向MOS晶體管可包括在形成于半 導(dǎo)體襯底200中的可選STI器件隔離層內(nèi)的預(yù)定深度蝕刻出的凹槽?？稍赟TI 器件隔離層的蝕刻出的凹槽中形成柵極電極連接布線210?？稍赟TI器件隔 離層內(nèi)蝕刻出的凹槽中的柵極連接布線210之下并鄰近于源極/漏極區(qū)域214 形成柵極絕緣層208。
在與柵極絕緣層208相對(duì)的方向上，柵極電極212可垂直地且電性地連 接至柵極電極連接布線210的部分最上表面。源極/漏極214可水平設(shè)置在半 導(dǎo)體襯底200中，靠近柵極電極連接布線210，并且在柵極電極212的邊緣 中對(duì)齊。
可在包括柵極電極212和源極/漏極區(qū)域214的半導(dǎo)體襯底結(jié)構(gòu)之上和/ 或上方形成層間介電層。接觸電極可通過層間介電層中的接觸孔垂直地且電 性地連接至柵極電極212的最上表面和源極/漏極區(qū)域214的最上表面。由于 柵極電極212和源極/漏極區(qū)域214具有處于同一平面內(nèi)的最上表面，因此無 需在層間介電層的最上表面上執(zhí)行單獨(dú)的平面化工藝?yán)缁瘜W(xué)機(jī)械拋光 (CMP)工藝。
如圖6和圖7所示，可根據(jù)本發(fā)明實(shí)施例提供以下的橫向MOS晶體管 的制造方法。如圖7所示用于形成阱區(qū)204、柵極絕緣層208、柵極電極連 接布線210以及源極/漏極區(qū)域214的工藝與如圖4A至圖4D所示的那些工 藝類似，因此它們將以引用的方式來描述。
步驟200即S200可包括在半導(dǎo)體襯底200中形成一對(duì)STI器件隔離層 202 (即第一器件隔離層202與第二器件隔離層202a)。半導(dǎo)體襯底200可 包括硅襯底?？赏ㄟ^在半導(dǎo)體襯底200上執(zhí)行STI工藝形成STI器件隔離層 202、 202a。第一器件隔離層202與第二器件隔離層202a可具有彼此相對(duì)不 同的寬度。可將低濃度雜質(zhì)摻雜劑例如p型雜質(zhì)摻雜劑離子注入襯底200內(nèi) 形成第一器件隔離層202和第二器件隔離層202a的位置處，以便形成阱區(qū) 204。
通過增加?xùn)艠O電極的水平寬度和第一器件隔離層202的寬度以使得寬度 符合設(shè)計(jì)規(guī)范，可較寬地形成第二器件隔離層202a的寬度?？蓪㈦s質(zhì)摻雜劑例如n型雜質(zhì)摻雜劑離子注入到半導(dǎo)體襯底200的阱區(qū)204內(nèi)以形成閾值 由K坊制反城-
步驟210即S210可包括形成蝕刻凹槽。蝕刻凹槽可通過將第二器件隔 離層202a的任一邊緣表面的一部分蝕刻至預(yù)定深度來形成。
步驟220即S220可包括形成柵極絕緣層208和柵極電極連接布線210。 可通過在第二器件隔離層202a的蝕刻凹槽內(nèi)薄薄地沉積氧化物例如氧化硅 (Si02)膜來形成柵極絕緣層208?？赏ㄟ^在柵極絕緣層208之上和/或上方 通過將導(dǎo)電層材料例如摻雜多晶硅填充到蝕刻凹槽中來形成柵極連接布線 210。
步驟230即S230可包括形成柵極電極212。通過在第二器件隔離層202a 的一部分最上表面之上和/或上方沉積并圖案化柵極導(dǎo)電層例如摻雜多晶硅， 使得柵極電極212可垂直地且電性地連接至部分柵極電極連接布線210、部 分柵極絕緣層208以及部分柵極電極連接布線210。
步驟240即S240可包括在半導(dǎo)體襯底200中形成一對(duì)源極/漏極區(qū)域 214。通過利用掩模圖案來去除部分阱區(qū)204，并利用源極/漏極掩模執(zhí)行光 刻工藝，即可形成源極/漏極區(qū)域。可將高濃度雜質(zhì)摻雜劑例如n型雜質(zhì)摻雜 劑離子注入阱區(qū)104的空間，以形成源極/漏極區(qū)域214。源極/漏極區(qū)域214 可水平設(shè)置在半導(dǎo)體襯底200內(nèi)，靠近柵極電極連接布線210，并具有實(shí)質(zhì) 上與柵極電極110的最上表面處于同一平面內(nèi)的相應(yīng)的最上表面。
步驟250即S250可包括在半導(dǎo)體襯底200之上和/或上方形成層間介電 層216，其中半導(dǎo)體襯底200包括第一器件隔離層202、第二器件隔離層202a、 阱區(qū)204、柵極絕緣層208、柵極電極連接布線210、柵極電極212以及源極 /漏極區(qū)域214。層間介電層114可包括PSG、 BSG、 BPSG以及USG至少其 中之一。盡管層間介電層216的最上表面在柵極電極212與源極/漏極區(qū)域 214之間具有臺(tái)階，但是上述臺(tái)階與垂直MOS晶體管的尺寸相比不大，因 此可執(zhí)行獨(dú)立的平面化工藝?yán)缁瘜W(xué)機(jī)械拋光(CMP)工藝，或者也可省略 上述平面化工藝。
步驟260即S260可包括形成一對(duì)接觸電極218，這對(duì)接觸電極218垂直 延伸穿過層間介電層216，并與柵極電極212和源極/漏極區(qū)域214電性連接。 可通過在層間介電層114上執(zhí)行接觸孔蝕刻工藝以形成一對(duì)暴露出柵極電極212的最上表面和源極/漏極區(qū)域214的最上表面的接觸孔，來形成接觸電極 18— 卜；未旌feb71由i、m臨、植右旦由巨—；女旦由巨^i今A屬傷ii六n祖
(W)。可隨后利用化學(xué)機(jī)械拋光(CMP)工藝將上述導(dǎo)電層平面化以形成 接觸電極116。
根據(jù)本發(fā)明實(shí)施例，在形成源極/漏極區(qū)域214之前，可注入低濃度雜質(zhì) 摻雜劑例如n型雜質(zhì)摻雜劑以形成LDD區(qū)域。此外，在沉積層間介電層216 之前，可在柵極電極212的部分最上表面或源極/漏極區(qū)域214的部分最上表 面之上和/或上方添加或省略硅化物膜，該硅化物例如為硅化鈦(TiSi)。
如上所述，根據(jù)本發(fā)明實(shí)施例，可通過在半導(dǎo)體襯底中的器件隔離層內(nèi) 蝕刻預(yù)定深度的凹槽，在凹槽中形成柵極絕緣層、柵極電極和/或柵極電極連 接布線，以及形成與凹槽靠近的源極/漏極區(qū)域，來制造橫向金屬氧化物半導(dǎo) 體(MOS)晶體管。上述結(jié)構(gòu)可減少因柵極電極或觸點(diǎn)之間的微小間隙而出 現(xiàn)橋接現(xiàn)象。
盡管己描述了實(shí)施例，可以理解的是，本領(lǐng)域技術(shù)人員可以在不脫離公 開內(nèi)容的精神和范圍內(nèi)設(shè)計(jì)出其它修改和實(shí)施例。更具體的是，可以在本說 明書、附圖以及所附權(quán)利要求的所公開的范圍內(nèi)對(duì)元件作出各種組合和/或安 置。除了在元件的組合和/或安置方面的各種改動(dòng)和修改之外，各種替換性的 用途對(duì)本領(lǐng)域技術(shù)人員來說也將是顯而易見。
權(quán)利要求
1.一種裝置，包括第一器件隔離層，形成于半導(dǎo)體襯底中；第二器件隔離層，形成于所述半導(dǎo)體襯底中，所述第二器件隔離層具有與所述第一器件隔離層不同的寬度，且所述第二器件隔離層內(nèi)設(shè)置有蝕刻凹槽；柵極絕緣層，形成于所述蝕刻凹槽中；柵極電極；形成于所述柵極絕緣層上；以及源極/漏極區(qū)域，水平設(shè)置在所述半導(dǎo)體襯底中，并靠近所述柵極電極。
2. 如權(quán)利要求1所述的裝置，其中所述第一器件隔離層與所述第二器 件隔離層具有STI結(jié)構(gòu)。
3. 如權(quán)利要求1所述的裝置，其中所述第二器件隔離層的寬度比所述 第一器件隔離層和所述柵極電極的組合寬度大。
4. 如權(quán)利要求l所述的裝置，還包含層間介電層，形成于包括所述源極/漏極區(qū)域和所述柵極電極的所述半導(dǎo) 體襯底上；以及至少一個(gè)接觸電極，設(shè)置在所述層間介電層中，并電性連接至所述柵極 電極和所述源極/漏極區(qū)域至少其中之一。
5. 如權(quán)利要求1所述的裝置，其中所述層間介電層包括PSG、 BSG、 BPSG以及USG至少其中之一。
6. —種方法，包括以下步驟在半導(dǎo)體襯底中形成具有不同寬度的第一器件隔離層和第二器件隔離層；在所述第二器件隔離層中形成凹槽； 在蝕刻出的所述凹槽中形成柵極絕緣層；在所述柵極絕緣層上形成柵極電極以間隙填充所述凹槽；并且隨后 形成至少一個(gè)源極/漏極區(qū)域，所述至少一個(gè)源極/漏極區(qū)域水平設(shè)置于 所述半導(dǎo)體襯底中，并靠近所述柵極電極。
7. 如權(quán)利要求6所述的方法，其中將所述第一器件隔離層和所述第二 器件隔離層形成得具有STI結(jié)構(gòu)。
8. 如權(quán)利要求6所述的方法，其中所述第二器件隔離層的寬度比所述 第一器件隔離層和所述柵極電極的組合寬度大。
9. 如權(quán)利要求6所述的方法，其中將所述源極/漏極區(qū)域形成得具有LDD 結(jié)構(gòu)。
10. 如權(quán)利要求6所述的方法，其中在形成所述至少一個(gè)源極/漏極區(qū)域 之后，還包含以下步驟在所述柵極電極和所述源極/漏極區(qū)域至少其中之一上形成硅化物膜。
11. 如權(quán)利要求IO所述的方法，還包含以下步驟 在所述半導(dǎo)體襯底上方形成層間介電層，其中所述半導(dǎo)體襯底包括在所述柵極電極和所述源極/漏極區(qū)域至少其中之一上形成的所述硅化物膜；以及 在所述層間介電層中形成至少一個(gè)接觸孔；在垂直地且電性地連接至所述柵極電極和所述源極/漏極區(qū)域其中之一 的所述至少一個(gè)接觸孔中形成接觸電極。
12. —種方法，包括以下步驟在半導(dǎo)體襯底中形成第一器件隔離層和第二器件隔離層；在所述第二器件隔離層中形成凹槽； 在所述凹槽中形成柵極絕緣層；在所述柵極絕緣層上形成柵極電極連接布線以間隙填充所述凹槽； 在所述第二器件隔離層的部分最上表面上形成電性連接至所述柵極電極連接布線的柵極電極；以及隨后形成至少一個(gè)源極/漏極區(qū)域，所述至少一個(gè)源極/漏極區(qū)域水平設(shè)置于所述半導(dǎo)體襯底中，并靠近所述柵極電極連接布線。
13. 如權(quán)利要求12所述的方法，其中在形成至少一個(gè)源極/漏極區(qū)域之 后，還包括以下步驟在所述柵極電極和所述源極/漏極區(qū)域至少其中之一上形成硅化物膜。
14. 如權(quán)利要求13所述的方法，還包括以下步驟 在所述半導(dǎo)體襯底上形成層間介電層，其中所述半導(dǎo)體襯底包括在所述柵極電極和所述源極/漏極區(qū)域至少其中之一上形成的所述硅化物膜；以及 在所述層間介電層中形成至少一個(gè)接觸孔；在垂直地且電性地連接至所述柵極電極和所述源極/漏極區(qū)域至少其中之一的所述至少一個(gè)接觸孔中形成接觸電極。
15. 如權(quán)利要求14所述的方法，其中所述硅化物膜包括硅化鈦。
16. 如權(quán)利要求15所述的方法，其中所述層間介電層包括PSG、 BSG、 BPSG以及USG至少其中之一。
17. 如權(quán)利要求12所述的方法，其中將所述第一器件隔離層和所述第 二器件隔離層形成得具有STI結(jié)構(gòu)。
18. 如權(quán)利要求12所述的方法，其中所述第二器件隔離層的寬度比所 述第一器件隔離層和所述柵極電極的組合寬度大。
19. 如權(quán)利要求15所述的方法，其中將所述源極/漏極區(qū)域形成得具有 LDD結(jié)構(gòu)。
20. 如權(quán)利要求14所述的方法，其中所述凹槽是通過將所述第二器件 隔離層的任一邊緣表面的一部分蝕刻至預(yù)定深度而形成的。
全文摘要
本發(fā)明提供了一種橫向MOS晶體管，該橫向MOS晶體管可包括第一器件隔離層，形成于半導(dǎo)體襯底中；第二器件隔離層，形成于半導(dǎo)體襯底中，其中第二器件隔離層具有與第一器件隔離層不同的寬度并且第二器件隔離層內(nèi)還設(shè)置有蝕刻凹槽；柵極絕緣層，形成于蝕刻凹槽中；柵極電極，形成于柵極絕緣層上；以及源極/漏極區(qū)域，水平設(shè)置于半導(dǎo)體襯底中，并靠近柵極電極。
文檔編號(hào)H01L27/04GK101197369SQ20071019647
公開日2008年6月11日 申請(qǐng)日期2007年12月5日 優(yōu)先權(quán)日2006年12月5日
發(fā)明者房基完 申請(qǐng)人:東部高科股份有限公司