專利名稱：半導(dǎo)體器件的金屬互連的形成方法及半導(dǎo)體器件的制作方法
半導(dǎo)體器件的金屬互連的形成方法及半導(dǎo)體器件技術(shù)領(lǐng)域本公開涉及一種半導(dǎo)體器件的金屬互連的形成方法。
技術(shù)背景通常，通過應(yīng)用包括鋁、鋁合金和銅的金屬薄膜，半導(dǎo)體器件的金屬 互連可以使形成在半導(dǎo)體襯底中的電路通過半導(dǎo)體器件之間的電連接件和 焊盤連接件彼此連接。為了將焊盤與電極連接起來，其中該電極通過諸如氧化物層等絕緣層與 該焊盤絕緣，通過選擇性蝕刻該絕緣層而初步形成接觸孔，然后用阻擋金屬 或鎢來形成用以填充該接觸孔的金屬插塞。隨后，繼在已獲得的結(jié)構(gòu)(包括 具有插塞的電接觸)上形成后續(xù)金屬薄膜之后，圖案化該金屬薄膜，從而形 成用于將焊盤與電極連接的金屬互連。為了圖案化該金屬互連，主要采用光刻工藝。然而，隨著技術(shù)的持續(xù)發(fā) 展，該金屬互連的臨界尺寸逐漸減小，因此通過光刻工藝形成金屬互連的微 圖形往往隨著時間繼續(xù)而變得愈發(fā)困難。這樣，提出了可以更容易地形成具 有微圖形的金屬互連的鑲嵌工藝。通過鑲嵌工藝形成的金屬互連通常具有多層結(jié)構(gòu)。在包括銅的多層金屬 互連的情形下，為了形成下一級金屬噴鍍，須在下部銅金屬互連和下部金屬間介電(IMD)層的整個表面上形成包括SiN和/或SiCN的阻擋層，以防止 下部金屬互連擴散到圍繞該上部銅金屬互連的上部IMD層中。在該上部IMD 層中形成通孔或接觸孔期間，該SiN和/或SiCN層也作為蝕刻停止層。當(dāng)在下部銅金屬互連和下部IMD層的整個表面上形成現(xiàn)有技術(shù)的阻擋 層時，該下部IMD層的有效介電常數(shù)(k)會增加，從而導(dǎo)致RC延遲的增 加。因此，半導(dǎo)體器件的可靠性降低。

發(fā)明內(nèi)容
因此，本公開提供了一種半導(dǎo)體器件的金屬互連的形成方法，其可以通 過防止由該半導(dǎo)體器件的阻擋層導(dǎo)致的層間金屬介電層的有效介電常數(shù)的 增加來提高半導(dǎo)體器件的速度和/或可靠性。根據(jù)本公開的一個方案，提供半導(dǎo)體器件中的金屬互連的制造方法，其 包括，在半導(dǎo)體襯底上的第一介電層中形成通孔，在該通孔的內(nèi)壁上形成第 一阻擋層，并在該第一阻擋層上形成第一金屬互連；在該半導(dǎo)體襯底上形成 附加絕緣層；在該附加絕緣層上形成溝槽，在該溝槽的內(nèi)壁上具有第二阻擋 層，并且在該第二阻擋層上具有第二金屬互連；形成第二介電層；在該第二 介電層中形成通孔和溝槽；在該通孔內(nèi)壁和該溝槽的內(nèi)壁上形成第三阻擋 層，并且在該第三阻擋層上形成上部金屬互連；以及在該上部金屬互連上形 成上部覆蓋阻擋金屬層。根據(jù)本公開的另一方案，提供了半導(dǎo)體器件中的金屬互連的形成方法， 其包括，在半導(dǎo)體襯底上的絕緣層中形成通孔；在與該通孔交疊的絕緣層中 形成溝槽；沉積阻擋金屬層和金屬互連層；拋光該阻擋金屬層和該金屬互連 層，直到暴露出該絕緣層為止；以及在該金屬互連層上形成覆蓋阻擋金屬層。仍然根據(jù)本公開的另一方案，提供一種半導(dǎo)體器件，其包括具有隔離 (isolation)層、高密度結(jié)區(qū)、柵絕緣層和柵極的半導(dǎo)體襯底；位于該半導(dǎo) 體襯底上的第一絕緣層；位于該第一絕緣層中的通孔，在該通孔的內(nèi)壁上具 有第一阻擋層，并且在該第一阻擋層上具有第一金屬互連；與該通孔交疊的 溝槽，該溝槽在其內(nèi)壁中具有第二阻擋層，并且在該第二阻擋層上具有第二 金屬互連；用以覆蓋該溝槽中的第二金屬互連的下部覆蓋阻擋金屬層；位于 該第一絕緣層上的第二絕緣層；位于該第二絕緣層中的通孔和溝槽；位于該 通孔和該溝槽的內(nèi)壁上的第三阻擋層；位于該通孔和該溝槽中的上部金屬互 連；以及位于該上部金屬互連上的上部覆蓋阻擋金屬層。本發(fā)明的覆蓋阻擋金屬層可以防止圍繞下部金屬互連的下部金屬間介 電層的有效介電常數(shù)的增加，并且減小該金屬互連的阻抗，從而提高了半導(dǎo) 體器件的可靠性、速度和/或其它性能。


圖1是根據(jù)一個實施例實現(xiàn)的半導(dǎo)體器件的剖面圖2a至圖2d是示出根據(jù)一個實施例的下部金屬互連的示例性制造方法 的剖面圖；圖3a至圖3c是示出根據(jù)一個實施例的本方法中的上部金屬互連的示例 性制造方法的剖面圖；圖4a至圖4d是依次示出根據(jù)本公開的覆蓋阻擋金屬層的示例性制造方 法的剖面圖；以及圖5a至圖5c是依次示出根據(jù)本公開的覆蓋阻擋金屬層的另一個示例性 制造方法的剖面圖。
具體實施方式
在下文中，將結(jié)合附圖詳細(xì)描述根據(jù)多個示例性實施例的半導(dǎo)體器件的 金屬互連及其制造方法。圖l是根據(jù)本發(fā)明的一個實施例實現(xiàn)的半導(dǎo)體器件的剖面圖。首先，將 結(jié)合圖1詳細(xì)描述根據(jù)該實施例實現(xiàn)的該半導(dǎo)體器件的結(jié)構(gòu)。如圖1所示，在具有隔離層50和高密度(源/漏)結(jié)區(qū)90的半導(dǎo)體襯底 100上依次形成柵絕緣層60和柵極70，并且在該柵絕緣層60側(cè)面和該柵極 70側(cè)面分別形成間隔件80。在半導(dǎo)體襯底100、柵極70和間隔件80上形成下部金屬前介電(PMD) 層IIO，該下部PMD層IIO具有下部通孔115和下部溝槽120。在該下部通 孔115和該下部溝槽120的內(nèi)壁上分別形成第一阻擋層125a和第二阻擋層 125b。在第一阻擋層125a和第二阻擋層125b上分別形成下部金屬互連130a 和130b。此時，該下部金屬互連130a和130b分別包括鎢和銅。這樣，第一 阻擋層125a和第二阻擋層125b分別包括鎢擴散阻擋材料和銅擴散阻擋材料 (例如，鈦和/或氮化鈦、鉭和/或氮化鉭、鉿和/或氮化鉿、釕等)。在下部 金屬互連130b上形成下部覆蓋阻擋金屬層140。在下部PMD層110和下部覆蓋阻擋金屬層140上形成具有上部通孔150 和上部溝槽155的上部(或第一)金屬間介電(IMD)層145。在上部通孔 150內(nèi)壁和上部溝槽155內(nèi)壁上形成第三阻擋層160。在該第三阻擋層160 上形成上部金屬互連165。在該上部金屬互連165上形成與該IMD層145高度相同(即，具有共面的頂面)的上部覆蓋阻擋金屬層no。這里，下部覆蓋阻擋金屬層140和上部覆蓋阻擋金屬層170包括導(dǎo)電金 屬，例如Ti、 TiSiN、 TiN、 Ta、 TaN、 WSiN、 WN、 MoN、 HfN、 TiW合金 或Ru。該第一阻擋層125a和第二阻擋層125b防止來自該下部金屬互連130 的原子或離子擴散到該下部PMD層1H)中。此外，該第三阻擋層125防止 來自上部金屬互連165的原子或離子擴散到該IMD層145中，并且該下部 覆蓋阻擋金屬層140防止來自下部金屬互連130的原子或離子擴散到該IMD 層145中。特別是在具有0.13 um或更大的最小臨界尺寸的晶片制造工藝或技術(shù) 中，該下部PMD層110和該IMD層145包括磷硅玻璃(PSG)，硼磷硅玻璃 (BPSG)、氟硅玻璃(FSG)、等離子體硅烷(p-Si)基玻璃、TEOS基玻璃和未 摻雜硅玻璃(USG)。在具有O.Hixm或更小的最小臨界尺寸的晶片制造工藝 中，該下部PMD層110和該IMD層145包括上述玻璃和低K介電材料，該 低K介電材料例如為SiOC禾tl/或SiOCH (可采用商標(biāo)名稱為BLACK DIAMOND [Applied Materials, Inc., Santa Clara, California]以及CORAL [Novellus, Inc., San Jose， California]的材料)。在其中任一情況中，該介電材 料通常具有低的有效介電常數(shù)，適合用于特定的晶片制造工藝或技術(shù)，以及 用于設(shè)置指定產(chǎn)品的目標(biāo)參數(shù)值(例如，規(guī)格)的特定序列。圖2a至2d是示出根據(jù)本發(fā)明的多個實施例的下部金屬互連的示例性制 造方法的剖面圖。如圖2a所示，在形成有隔離層50和高密度結(jié)區(qū)90的半導(dǎo)體襯底100 上依次形成柵絕緣層60和柵極70，并且在該柵絕緣層60和該柵極70的側(cè) 面分別形成間隔件SO。在這之后，在半導(dǎo)體襯底100、柵極70和間隔件80上形成(通常由毯 覆沉積法形成)下部PMD層110，并且在該下部PMD層IIO上形成光致抗 蝕劑圖案(未示出)。用該光致抗蝕劑圖案作為掩模，蝕刻該下部PMD層 U0，從而形成暴露該半導(dǎo)體襯底100的下部通孔115。如圖2b所示，在該下部通孔115的內(nèi)壁上形成第一阻擋層125a,并且 在該第一阻擋層125a上形成下部金屬互連130a。通過化學(xué)氣相沉積(CVD) 工藝(特別是金屬氮化物層)、物理氣相沉積(PVD)工藝?yán)鐬R射法(特
別是單元素金屬層或合金層，盡管通過在氨和/或含氮氣氛或等離子體中濺射該單元素金屬也能形成金屬氮化物層)或者原子層沉積(ALD)工藝，形成 該第一阻擋層125a。如圖2c所示，沉積并圖案化附加PMD層112，從而形成下部溝槽120。 在這之后，在下部溝槽120中形成第二阻擋層125b。在該第二阻擋層125b 上形成下部金屬互連130b。與用于形成第一阻擋層125a的工藝一樣，通過化學(xué)氣相沉積(CVD) 工藝、物理氣相沉積(PVD)工藝或者原子層沉積(ALD)工藝，形成該第 二阻擋層125b。如圖2d所示，實施化學(xué)機械拋光(CMP)工藝。對半導(dǎo)體襯底100的 整個上表面實施該CMP工藝。移除因為該CMP工藝而暴露的下部金屬互連 130b和第二阻擋層125b。優(yōu)選地，在該CMP工藝中應(yīng)用對下部金屬互連130b的蝕刻選擇性比對 第二阻擋層125b的蝕刻選擇性更高的漿料。換句話說，代表性地通過2x、 3x、 5x或更多的因子，下部金屬互連130b的拋光速度比第二阻擋層125b的 拋光速度更快。實施該CMP工藝之后，該下部金屬互連130b的頂面的高度與附加PMD 層112的頂面共面或低于該附加PMD層112的頂面?？蛇x擇地，通過在CMP 工藝之后濕法蝕刻該下部金屬互連130b(如果112濕法蝕刻并未相對于附加 PMD層112而選擇性地蝕刻該下部金屬互連130b，這時可選擇性應(yīng)用預(yù)定 的掩模圖案)，該下部金屬互連130b的頂面的高度比該下部PMD層110的 頂面更低。通常，通過下面結(jié)合圖4a-4d或5a-5c所描述的工藝，在下部金屬互連 130b上形成具有與附加PMD112相同高度的下部覆蓋阻擋金屬層140。該下 部覆蓋阻擋金屬層140包括導(dǎo)電金屬，例如Ti、 TiSiN、 TiN、 Ta、 TaN、 WSiN、 WN、 MoN、 HfN、 TiW合金或Ru。如上所述，通常僅在下部金屬互連130b上形成下部覆蓋阻擋金屬層140， 因此而在現(xiàn)有技術(shù)中能夠防止由于存在于PMD層(或IMD層，當(dāng)金屬層形 成在下方的金屬層上，而不是形成在下方的硅[金屬前]層上時)整個表面上 的阻擋層而導(dǎo)致的有效介電常數(shù)(有效值k)的增加。因此，提高了半導(dǎo)體
器件的可靠性。圖3a至3c是示出根據(jù)本發(fā)明的多個實施例的上部金屬互連的形成方法的剖面圖。如圖3a所示，在附加PMD層112和下部覆蓋阻擋金屬層140上堆疊IMD 層145，并且在該IMD層145上形成光致抗蝕劑圖案(未示出)。用該光致 抗蝕劑圖案作為掩模，蝕刻該IMD層145，從而形成暴露該下部覆蓋阻擋金 屬層140的上部通孔150。在該IMD層145上實施切槽(或蝕刻)工藝，即 用其它光致抗蝕劑圖案作為掩模，以預(yù)定厚度(或以預(yù)定深度)移除該IMD 層M5的上部，從而形成上部溝槽155。如圖3a所述，該IMD層145包括多個絕緣層(作為PMD層110和112 中的每一個)。例如，該IMD層145包括下部介電阻擋層146、體(bulk) 介電層147和上部介電阻擋層/平坦層148。在具有0.13 u m或更大的最小臨 界尺寸的晶片制造工藝或技術(shù)中，該下部介電阻擋層M6包括未摻雜硅玻璃 (USG)，該體積介電層147包括氟硅玻璃(FSG)，并且該上部介電阻擋 層/平坦層M8包括等離子體硅烷基玻璃、TEOS基玻璃和/或未摻雜硅玻璃 (USG)(例如，USG上的TEOS堆疊)。然而，在具有0.11 u m或更小的 最小臨界尺寸的晶片制造工藝或技術(shù)中，層146可能不存在，并且該體積介 電層147可以包括諸如SiOC和/或SiOCH等低k介電材料。如圖3b所述，移除通過該上部通孔150而暴露的下部覆蓋阻擋金屬層 140?？蛇x擇地，也可以不移除通過該上部通孔150暴露的該下部覆蓋阻擋 金屬層140。該下部覆蓋阻擋金屬層140可防止下部金屬互連130b由于在半導(dǎo)體器 件制造工藝中產(chǎn)生的熱而擴散到IMD層145中。作為結(jié)果，能夠防止造成 器件中的RC延遲。在具有上部通孔150和上部溝槽155的上部IMD層145上，堆疊第三 阻擋層160和上部金屬互連165。優(yōu)選地，該上部金屬互連165包括銅，并 且該第三阻擋層160與第二阻擋層125b相似，也包括用以防止銅(例如， Ta、 TaN、 Hf、 HfN、 Ru或其組合，該組合例如為Ta的TaN、 Hf的HfN,等) 擴散的阻擋材料。如圖3c所示，通過CMP工藝移除該IMD層145上的第三阻擋層160
和上部金屬互連165，從而圖案化該第三阻擋層160和該上部金屬互連165。 在該CMP工藝中應(yīng)用對上部金屬互連165的蝕刻選擇性比對第三阻擋層160 的蝕刻選擇性更高的漿料。
在實施該CMP工藝之后，該上部金屬互連165的頂面的高度與IMD層 145的頂面共面或低于IMD層145的頂面。然而，如果繼該CMP工藝之后 對該上部金屬互連165進(jìn)行濕法蝕刻(可選擇性地應(yīng)用如上所述的預(yù)定掩模 圖案)，則該上部金屬互連165的頂面的高度會比IMD層145的頂面更低。
在這之后，如圖1所示，在上部金屬互連165上形成上部覆蓋阻擋金屬 層170。該上部覆蓋阻擋金屬層170包括導(dǎo)電金屬或金屬化合物，例如Ti、 TiN、 Ta、 TaN、 WSiN、 WN、 MoN、 HfN、 TiW合金或Ru。
如上所示，通常僅在上部金屬互連165上形成上部覆蓋阻擋金屬層170， 從而防止在現(xiàn)有技術(shù)中由于存在于IMD層整個表面上的阻擋層所導(dǎo)致的有 效介電常數(shù)(有效k)的增加。因此，提高了半導(dǎo)體器件的可靠性。
圖4a至4d是示出圖1所述的上部覆蓋阻擋金屬層170的形成方法的剖 面圖。圖5a至5c是示出圖1所述的上部覆蓋阻擋金屬層170的另一種形成 方法的剖面圖。
作為參考，圖4a至4d或圖5a至5c所述的上部覆蓋阻擋金屬層170的 形成方法，可以同樣應(yīng)用于圖2d所述的上部覆蓋阻擋金屬層170的形成方 法中。
如圖4a至4b所示，通過CMP工藝(以及可選的濕法蝕刻工藝)，使 得該上部金屬互連165的頂面的高度比IMD層145的頂面的高度更低。如 上所述，這是因為，在該CMP工藝中應(yīng)用了對上部金屬互連165的蝕刻選 擇性比對第三阻擋層160 (和/或IMD層145中的頂層材料148)的蝕刻選擇 性更高的漿料。
如圖4c所示，在半導(dǎo)體襯底的整個表面上形成上部覆蓋阻擋金屬層170。 如圖4d所示，通過CMP工藝暴露該IMD層。從而，形成圖1所示的上部 覆蓋阻擋金屬層170。然而，當(dāng)采用圖4a至4d的方法形成上部覆蓋阻擋金屬層170時，由于 CMP工藝導(dǎo)致的碟陷現(xiàn)象，該上部覆蓋阻擋金屬層170的厚度并不完全均 勻。這導(dǎo)致了RC延遲等問題。因此，下面提出了另一種方法。 圖5a至5c示出了上部覆蓋阻擋金屬層170的另一種形成方法。圖5a是對應(yīng)于圖4c的剖面圖，在圖5a中形成上部覆蓋阻擋金屬層170。 為了減小由CMP工藝導(dǎo)致的碟陷現(xiàn)象，可形成如圖5b所示的光致抗蝕劑圖 案181。為了確保該光致抗蝕劑圖案181對該上部覆蓋阻擋金屬層170形成 足夠的覆蓋，須使該光致抗蝕劑圖案181略寬于該上部覆蓋阻擋金屬層170 (例如，大約是用于光刻校準(zhǔn)變量的3o公差的2倍)。如圖5c所述，用光致抗蝕劑圖案181作為掩模，完全蝕刻并移除未用 光致抗蝕劑圖案181覆蓋的上部覆蓋阻擋金屬層170。當(dāng)采用光致抗蝕劑圖 案180后，如圖5c所示，上部覆蓋阻擋金屬層170的厚度即可保持均勻。因此，在通過引線進(jìn)行的焊盤連接中，RC延遲就不會增加。這樣，半 導(dǎo)體器件的可靠性即可獲得全面提高。根據(jù)本公開，通常僅在下部金屬互連上形成覆蓋阻擋金屬層，以在鑲嵌 工藝中防止下部金屬互連擴散到上方的覆蓋IMD層中，從而減小或防止圍 繞該金屬互連的IMD層的有效介電常數(shù)的增加，而不會對該金屬互連的阻 抗造成不利影響。因此，提高了半導(dǎo)體器件的可靠性、速度和性能。根據(jù)上部覆蓋阻擋金屬層或下部覆蓋阻擋金屬層的示例性形成方法，可 以在銅金屬互連上穩(wěn)定地形成覆蓋阻擋金屬層。作為結(jié)果，提高了半導(dǎo)體器 件的可靠性和速度。說明書中所涉及的任何"一個實施例"、"實施例"、"示例性實施例"等， 其含義是結(jié)合實施例描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的至少一 個實施例中。本說明書中出現(xiàn)于各個位置的這些短語的特征不一定都涉及同 一個實施例。此外，當(dāng)結(jié)合任何實施例說明特定特征、結(jié)構(gòu)或特性時，認(rèn)為 其落在本領(lǐng)域技術(shù)人員結(jié)合其它實施例就可以實現(xiàn)這些特征、結(jié)構(gòu)或特性的 范圍內(nèi)。盡管對實施例的描述中結(jié)合了其中多個示例性實施例，但可以理解的是 本領(lǐng)域技術(shù)人員完全可以推導(dǎo)出多個其他變化和實施例，而落入本公開內(nèi)容 的原理的精神和范圍之內(nèi)。特別是，可以在本公開、附圖和所附權(quán)利要求的 范圍內(nèi)對組件和/或附件組合配置中的排列進(jìn)行各種變化和改進(jìn)。除組件和/ 或排列的變化和改進(jìn)之外，其他可選擇的應(yīng)用對于本領(lǐng)域技術(shù)人員而言也是 顯而易見的。
權(quán)利要求
1、一種半導(dǎo)體器件中的互連的形成方法，該方法包括以下步驟a.在半導(dǎo)體襯底上的第一介電層中的第一通孔的內(nèi)壁上形成第一阻擋層，并且在該第一阻擋層上形成第一金屬互連；b.在該半導(dǎo)體襯底上堆疊絕緣層；c.在該絕緣層中形成第一溝槽；d.在該第一溝槽的內(nèi)壁上形成第二阻擋層，并且在該第二阻擋層上形成第二金屬互連；e.在該第二金屬互連上形成下部覆蓋阻擋金屬層；f.形成第二介電層；g.在該第二介電層中形成第二通孔和第二溝槽；h.在該第二通孔和該第二溝槽的內(nèi)壁上形成第三阻擋層，并且在該第三阻擋層上形成上部金屬互連；以及i.在該第二介電層的溝槽上形成上部覆蓋阻擋金屬層。
2、 如權(quán)利要求l所述的方法，其中步驟d包括以下子步驟 在該半導(dǎo)體襯底的整個表面上堆疊第二阻擋層； 堆疊該第二金屬互連；以及拋光該第二阻擋層和該第二金屬互連，直到暴露該絕緣層為止。
3、 如權(quán)利要求2所述的方法，其中所述拋光是使用漿料進(jìn)行的，該漿 料包括對該第二金屬互連的蝕刻選擇性比對該第二阻擋層的蝕刻選擇性更 高的材料。
4、 如權(quán)利要求l所述的方法，其中步驟e包括以下子步驟 在該半導(dǎo)體襯底上堆疊該下部覆蓋阻擋金屬層；以及 拋光該下部覆蓋阻擋金屬層，直到暴露該絕緣層為止。
5、 如權(quán)利要求l所述的方法，其中步驟h包括以下子步驟 在該半導(dǎo)體襯底的整個表面上堆疊該第三阻擋層； 堆疊該上部金屬互連；以及拋光該第三阻擋層和該上部金屬互連，直到暴露該第二介電層為止。
6、 如權(quán)利要求5所述的方法，其中所述拋光是使用漿料進(jìn)行的，該漿料包括對該上部金屬互連的蝕刻選擇性比對該第三阻擋層的蝕刻選擇性更 高的材料。
7、 如權(quán)利要求l所述的方法，其中步驟i包括以下子步驟 在該半導(dǎo)體襯底的整個表面上堆疊上部覆蓋阻擋金屬層；以及拋光該上部覆蓋阻擋金屬層，直到暴露該第二介電層為止。
8、 如權(quán)利要求l所述的方法，其中該第一金屬互連包括鎢。
9、 如權(quán)利要求l所述的方法，其中該第二金屬互連包括銅。
10、 一種半導(dǎo)體器件中的金屬互連的形成方法，該方法包括以下步驟a. 在半導(dǎo)體襯底上的絕緣層中形成通孔；b. 在該通孔上形成溝槽； C.堆疊阻擋金屬層；d. 堆疊金屬互連；e. 拋光該阻擋金屬層和該金屬互連，直到暴露該絕緣層；以及f. 在該金屬互連上形成覆蓋阻擋金屬層。
11、 如權(quán)利要求10所述的方法，其中形成該覆蓋阻擋金屬層的步驟包 括以下子步驟在該半導(dǎo)體襯底上堆疊該覆蓋阻擋金屬層；以及 拋光該覆蓋阻擋金屬層，直到暴露該絕緣層為止。
12、 如權(quán)利要求10所述的方法，其中形成該覆蓋阻擋金屬層的步驟包 括以下子步驟在該半導(dǎo)體襯底上堆疊該覆蓋阻擋金屬層；以及 在該覆蓋阻擋金屬層上形成光致抗蝕劑圖案；用該光致抗蝕劑圖案作為掩模，蝕刻暴露的該覆蓋阻擋金屬層；以及 移除該光致抗蝕劑圖案。
13、 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有隔離層、高密度結(jié)區(qū)、柵絕緣層和柵極； 第一絕緣層，位于該半導(dǎo)體襯底上；第一通孔，位于該第一絕緣層中，該通孔具有位于該通孔的內(nèi)壁上的第 一阻擋層和位于該第一阻擋層上的第一金屬互連；第一溝槽，位于該通孔上，該第一溝槽具有位于該第一溝槽的內(nèi)壁上的 第二阻擋層和位于該第二阻擋層上的第二金屬互連；下部覆蓋阻擋金屬層，覆蓋位于該溝槽中的第二金屬互連； 第二絕緣層，位于該第一絕緣層上； 第二通孔和第二溝槽，位于該第二絕緣層中； 第三阻擋層，位于該第二通孔和該第二溝槽的內(nèi)壁上； 上部金屬互連，位于該第三阻擋層上；以及 上部覆蓋阻擋金屬層，形成在該上部金屬互連上。
14、 如權(quán)利要求13所述的半導(dǎo)體器件，其中該第一絕緣層和第二絕緣 層的每一個包括磷硅玻璃、硼磷硅玻璃、氟硅玻璃或未摻雜硅玻璃。
15、 如權(quán)利要求13所述的半導(dǎo)體器件，其中該第一金屬互連包括鴇。
16、 如權(quán)利要求13所述的半導(dǎo)體器件，其中該第二金屬互連包括銅。
17、 如權(quán)利要求13所述的半導(dǎo)體器件，其中該下部覆蓋阻擋金屬層包 括Ti、 TiSiN、 TiN、 Ta、 TaN、 WSiN、 WN、 MoN、 HfN、 TiW合金或Ru。
18、 如權(quán)利要求13所述的半導(dǎo)體器件，其中該上部覆蓋阻擋金屬層包 括Ti、 TiSiN、 TiN、 Ta、 TaN、 WSiN、 WN、 MoN、 HfN、 TiW合金或Ru。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件中的金屬互連的形成方法及半導(dǎo)體器件。該形成方法為在鑲嵌工藝中，通常僅在下部金屬互連上形成覆蓋阻擋金屬層，以防止來自該下部金屬互連的原子擴散到上部介電層中。該覆蓋阻擋金屬層可以防止圍繞該下部金屬互連的下部金屬間介電層的有效介電常數(shù)的增加，并且減小該金屬互連的阻抗，從而提高了半導(dǎo)體器件的可靠性、速度和/或其它性能。
文檔編號H01L21/70GK101211824SQ200710308110
公開日2008年7月2日 申請日期2007年12月27日 優(yōu)先權(quán)日2006年12月27日
發(fā)明者洪志鎬 申請人:東部高科股份有限公司