專利名稱：芯片防靜電保護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，特別涉及一種芯片防靜電保護電路。
背景技術(shù)：
隨著半導(dǎo)體芯片的運用越來越廣泛，運用范圍和領(lǐng)域越來越大，所 涉及到的靜電損傷也越來越多。通常穿尼龍制品的人體靜電可能達到
21，000V的高壓，750V左右的放電可以產(chǎn)生可見火花，而僅10V左右的電 壓就可能毀壞沒有靜電保護(electrostatic discharge, ESD)的芯片，現(xiàn) 在己經(jīng)有很多種防靜電保護設(shè)計和應(yīng)用，通常有柵接地的N型場效應(yīng)晶體 管(Gate Grounded隨OS， GG麗OS)保護電路、二極管保護電路、可控硅
(Silicon Controlled Rectifier ， SCR)電路等等。柵接地的N型場效 應(yīng)晶體管(Gate Grounded麗OS ， GG麗OS)保護電路如

圖1所示，它實 現(xiàn)防靜電保護的工作過程是首先是靜電使此晶體管的漏極電壓不斷上 升，當漏極電壓上升到結(jié)的擊穿電壓(BreakdownVoltag)時，漏極將產(chǎn)生 一個較大的擊穿電流，此電流流向襯底，從而在電流通路上形成一定的壓 降，當壓降達到一定程度的時候，漏極，襯底和源極所形成的NPN型三極 管將開啟，而三極管有電流放大作用，從而增大了電流，瀉放了靜電，同 時也使得漏極的電壓下降，N型場效應(yīng)晶體管工作時使漏極電壓維持在鉗 壓(Trigger Voltage)即結(jié)的擊穿電壓(Breakdown Voltag)和持有電壓
(Holding Voltage)之間，保護內(nèi)部電路不被高電壓損壞；二極管保護電路如圖2所示，它實現(xiàn)防靜電保護的工作過程是首先是靜電使此二極 管的陰極電壓不斷上升，當陰極電壓上升到二極管的反向擊穿電壓時，二 極管的反向擊穿電流會迅速上升，而隨著電流的迅速上升，陰極電壓的上
升卻非常地微小，保護內(nèi)部電路不被高電壓損壞；可控硅(Silicon Controlled Rectifier ， SCR)靜電防護電路如圖3所示，可控硅器件實 際上就是一個PNPN結(jié)構(gòu)，P型一端接陽極，N型一端接陰極，當陽極電壓 上升到正向轉(zhuǎn)折電壓(forward-breakover voltage)時，可控硅器件進 入負電阻工作區(qū)域，電流隨電壓急驟降低而增加，當電壓降到支撐電壓
(Holding voltage)時，可控硅器件中寄生兩個三極管(PNP和NPN)將 開啟，可控硅器件處于開啟狀態(tài)，具有低阻抗，電壓隨電流急驟上升而緩 慢增加，起到瀉放靜電電流，抑制產(chǎn)生高電壓，可控硅工作時使可控硅的 陽極電壓維持在鉗壓(Trigger Voltage )即正向轉(zhuǎn)折電壓
(forward-breakover voltage)禾口持有電壓(Holding Voltage)之間， 保護內(nèi)部電路不被高電壓損壞。
實用新型內(nèi)容
本實用新型要解決的技術(shù)問題是提供一種芯片防靜電保護電路，采 用該芯片防靜電保護電路能大大提高防靜電保護的能力。
為解決上述技術(shù)問題，本實用新型的芯片防靜電保護電路，包括第 一N型晶體管和第二N型晶體管，第一N型晶體管柵極同源極接地，漏極 接在芯片內(nèi)部電路的外部信號輸入端，第二N型晶體管的柵極、源極共接 在芯片內(nèi)部電路的外部信號輸入端，漏極接地；第一N型晶體管構(gòu)成的電 路工作時漏極電壓維持在鉗壓和持有電壓之間，鉗壓小于芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓且持有電壓高于外部輸入信號的電壓；第二N 型晶體管的開啟電壓高于外部輸入信號的電壓且小于第一 N型晶體管構(gòu) 成的電路的持有電壓，并且此晶體管的柵和結(jié)的擊穿電壓高于第一 N型晶 體管所構(gòu)成的電路的鉗壓。
本實用新型通過選擇和控制第一 N型晶體管及第二 N型晶體管的電 特性參數(shù)，運用兩個晶體管的不同工作狀態(tài)和模式對靜電進行瀉放，能有 效防止靜電損傷，大大提高了防靜電保護的能力。
以下結(jié)合附圖及具體實施方式
對本實用新型作進一步詳細說明。
圖1是柵接地的N型場效應(yīng)晶體管防靜電保護電路示意圖2是二極管防靜電保護電路示意圖3是可控硅防靜電保護電路示意圖4是本發(fā)明的防靜電保護電路示意圖。
具體實施方式
本實用新型的一實施方式如圖4所示，包括第一 N型晶體管2和第二 N型晶體管l，第一N型晶體管2柵極同源極接地，漏極接在芯片內(nèi)部電 路的外部信號輸入端，第二N型晶體管1的柵極、源極共接在芯片內(nèi)部電 路的外部信號輸入端，漏極接地；第一 N型晶體管2就是通常用于防靜電 保護的柵接地的N型場效應(yīng)晶體管(Gate Grounded麗0S， GG醒OS)保護 電路，此晶體管所構(gòu)成的保護電路的鉗壓(Trigger Voltage)要小于所連 接的芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓，而且持有電壓(Holding Voltage)要高于外部輸入信號的電壓;第二 N型晶體管1的開啟電壓高于外部輸入信號的電壓，小于第一 N型晶體管2所構(gòu)成的保護電路的持有電 壓(Holding Voltage),并且此晶體管的柵和結(jié)的擊穿電壓以及內(nèi)部電路 的柵和結(jié)的擊穿電壓要高于第一 N型晶體管2所構(gòu)成的保護電路的鉗壓 (Trigger Voltage)。外部信號輸入端引入靜電時，當電壓高于第二N型 晶體管1的開啟電壓時，靜電電流通過第二N型晶體管1進行瀉放；當電 壓繼續(xù)升高時，第一N型晶體管2會把電壓鉗住(Trigger Voltage),然 后電壓慢慢下降，直到降到支撐電壓(HoldingVoltage)之后又繼續(xù)上升， 第一N型晶體管2開始進行瀉放電的工作；而在整個這個過程中，第二N 型晶體管1都處于開啟狀態(tài)， 一直都在瀉放靜電電流，大大提高了防靜電 保護的能力。
本實用新型通過選擇和控制第一 N型晶體管2及第二 N型晶體管2 的電特性參數(shù)，運用兩個晶體管的不同工作狀態(tài)和模式對靜電進行瀉放， 能有效防止靜電損傷，大大提高了防靜電保護的能力。
權(quán)利要求1、一種芯片防靜電保護電路，其特征在于，包括第一N型晶體管和第二N型晶體管，第一N型晶體管柵極同源極接地，漏極接在芯片內(nèi)部電路的外部信號輸入端，第二N型晶體管的柵極、源極共接在芯片內(nèi)部電路的外部信號輸入端，漏極接地；第一N型晶體管構(gòu)成的電路工作時漏極電壓維持在鉗壓和持有電壓之間，鉗壓小于芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓且持有電壓高于外部輸入信號的電壓；第二N型晶體管的開啟電壓高于外部輸入信號的電壓且小于第一N型晶體管構(gòu)成的電路的持有電壓，并且此晶體管的柵和結(jié)的擊穿電壓高于第一N型晶體管所構(gòu)成的電路的鉗壓。
專利摘要本實用新型公開了一種芯片防靜電保護電路，包括第一N型晶體管和第二N型晶體管，第一N型晶體管柵極同源極接地，漏極接在芯片內(nèi)部電路的外部信號輸入端，第二N型晶體管的柵極、源極共接在芯片內(nèi)部電路的外部信號輸入端，漏極接地；第一N型晶體管構(gòu)成的電路工作時漏極電壓維持在鉗壓和持有電壓之間，鉗壓小于芯片內(nèi)部電路中晶體管的柵和結(jié)的擊穿電壓且持有電壓高于外部輸入信號的電壓；第二N型晶體管的開啟電壓高于外部輸入信號的電壓且小于第一N型晶體管構(gòu)成的電路的持有電壓，并且此晶體管的柵和結(jié)的擊穿電壓高于第一N型晶體管所構(gòu)成的電路的鉗壓。采用該芯片防靜電保護電路能大大提高防靜電保護的能力。
文檔編號H01L23/60GK201134432SQ20072014430
公開日2008年10月15日 申請日期2007年11月19日 優(yōu)先權(quán)日2007年11月19日
發(fā)明者劉俊文, 錢文生 申請人:上海華虹Nec電子有限公司