專利名稱：柵極具有不同功函數(shù)的雙柵極半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙柵極半導(dǎo)體器件及其制造方法。具體地，本發(fā)明涉 及具有雙柵極配置的絕緣柵場(chǎng)效應(yīng)晶體管。
背景技術(shù)：
由于存在增加集成電路中的半導(dǎo)體器件密度的持續(xù)需要，因此， 要求減小這種器件尺寸。然而，當(dāng)常規(guī)器件的柵極長(zhǎng)度減少到大約
100nm以下時(shí)，將面臨伴隨諸如源極和漏極之間的過度泄露之類的短 溝道效應(yīng)的問題。因此，需要新的器件配置以進(jìn)一步減小器件的尺寸。 已經(jīng)發(fā)展的新結(jié)構(gòu)為雙柵極金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管
(MOSFET)，其中可使用兩個(gè)柵極以控制短溝道效應(yīng)。FinFET是能 提供良好的短溝道性能的雙柵極結(jié)構(gòu)。
US-A-6853020公開了 一種FinFET。溝道形成在具有在鰭狀物
(Fin)的相反邊上的兩個(gè)柵極的半導(dǎo)體材料的垂直鰭狀物上。每個(gè)柵 極摻雜有與另一柵極相反導(dǎo)電類型的雜質(zhì)，導(dǎo)致不同的各個(gè)功函數(shù)。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體器件，包括半導(dǎo)體材料的鰭狀物，位于 絕緣襯底上；第一柵極，通過柵極電介質(zhì)層與所述鰭狀物的第一邊分 離，所述第一柵極的至少一部分面向由多晶硅形成的鰭狀物；以及第 二柵極，通過柵極電介質(zhì)層從鰭狀物的與第一邊相對(duì)的第二邊分離， 所述第二柵極的至少一部分面向由金屬硅化物形成的鰭狀物。
由于具有面向由多晶硅形成的鰭狀物的第一柵極的部分，和由金 屬硅化物形成的第二柵極的相應(yīng)部分，這兩個(gè)柵極表現(xiàn)出不同的功函 數(shù)，引起更好的短溝道控制。
第一柵極和/或第二柵極可以摻雜有摻雜劑原子?？梢允褂酶鞣N摻
雜劑類型和濃度以改變各個(gè)柵極的功函數(shù)。因此，可以應(yīng)用這種方式 摻雜一個(gè)或兩個(gè)柵極以按照良好可控的方式調(diào)節(jié)各個(gè)柵極的功函數(shù)。 例如，摻雜劑原子可包括砷原子。
此外，可選擇不同的硅化物相用于第二柵極(通過改變半導(dǎo)體與 金屬材料的比率)以改變第二柵極的功函數(shù)，而不依賴于第一柵極的 功函數(shù)。另外，第二柵極的功函數(shù)也可以通過改變用以形成硅化物的 金屬而改變。
在較優(yōu)實(shí)施例中，金屬硅化物層形成在第一柵極的多晶硅部分上。 這種層可通過提供從多晶硅部分到器件的柵極電極的較低的電阻路徑 而減少柵極的串聯(lián)電阻。
本發(fā)明還提供一種制造雙柵極半導(dǎo)體器件的方法，所述方法包括 以下步驟
(a) 配置具有頂部表面的絕緣襯底；
(b) 在所述絕緣襯底的頂部表面上形成半導(dǎo)體材料的鰭狀物，所
述鰭狀物具有第一和第二相對(duì)的邊； (C)沉積多晶硅層；
(d) 在所述鰭狀物的第一邊上延伸的那部分多晶硅層上形成局部 氧化物層；
(e) 沉積金屬層；以及
(f) 退火，使得通過多晶硅和在所述鰭狀物的第二邊上疊置的金 屬形成金屬硅化物。
在步驟(d)中形成的局部氧化物層導(dǎo)致選擇性地形成金屬硅化物， 即在不存在氧化物層的那些區(qū)域，包括疊置鰭狀物的第二邊上的區(qū)域 選擇性地形成金屬硅化物，同時(shí)多晶硅仍然保留在鰭狀物的第一邊上。
在本發(fā)明方法的較優(yōu)實(shí)施例中，局部氧化物層形成步驟(d)包括 以下步驟
按照相對(duì)于襯底頂部表面非垂直的角度向襯底注入離子，使得在 鰭狀物的第二邊上疊置的那部分多晶硅層中比在鰭狀物的第一邊上疊
置的那部分多晶硅層注入更多數(shù)量的離子；
氧化多晶硅層的外表面，在鰭狀物的第二邊上疊置的所述部分多
晶硅層中存在的更多數(shù)量的注入離子，導(dǎo)致在其上形成相對(duì)于在鰭狀 物的第一邊上疊置的所述部分多晶硅層上的氧化物層更薄的氧化物 層；以及
各向同性地刻蝕掉氧化物材料以留下所述局部層。 在該方法的可替代較優(yōu)實(shí)施例中，局部氧化物層形成步驟(d)包 括以下步驟
在多晶硅層上形成氧化物材料層；
按照相對(duì)于襯底頂部表面的非垂直角度向襯底注入離子，使得在 鰭狀物的第二邊上疊置的那部分氧化物層中比在鰭狀物的第一邊上疊 置的那部分氧化物層中注入更多數(shù)量的離子；
刻蝕掉氧化物材料以留下所述局部層，在鰭狀物的第二邊上疊置 的所述部分氧化物層上存在的大量注入離子，使得其比在鰭狀物的第 一邊上疊置的那部分氧化物層更迅速地刻蝕掉。
例如，可以通過氧化多晶硅層的外表面來形成多晶硅層上的氧化 物材料層。作為替代，也可以沉積。
較優(yōu)地，注入離子包括氮離子。
應(yīng)該理解的是在執(zhí)行根據(jù)本發(fā)明的方法時(shí)，可以采用較寬范圍 的金屬以形成金屬硅化物。較優(yōu)地，所使用的金屬為鎳或鉑。
較優(yōu)地，通過去除在鰭狀物的頂部上疊置的材料，在柵極的任一 側(cè)上形成分離的第一和第二柵極。較優(yōu)地，該材料通過化學(xué)機(jī)械拋光 (CMP)去除。可以在制造工藝期間的多個(gè)階段中應(yīng)用該步驟。較優(yōu) 地，它在步驟(C)中沉積多晶硅層后執(zhí)行。作為替代，在步驟(f) 后，可以包括去除在鰭狀物的頂部上疊置的金屬硅化物材料。


現(xiàn)在作為實(shí)例并參考

本發(fā)明的實(shí)施例，其中-
圖1至9為根據(jù)本發(fā)明方法的一個(gè)實(shí)例，在半導(dǎo)體器件制造中的連
續(xù)階段中的半導(dǎo)體器件的截面圖10為圖9中所示的半導(dǎo)體器件的平面圖；以及 圖11和12為根據(jù)本發(fā)明的方法的第二實(shí)例，在半導(dǎo)體器件制造中的中間階段的半導(dǎo)體器件的截面圖。
應(yīng)指出附圖為示意性的，并非等比例繪制。為了使附圖清楚和 方便，這些圖的各部分的相對(duì)尺寸和比例已放大或縮小。通常，相同 的參考標(biāo)記通常用于表示修改和不同實(shí)施例中的相應(yīng)或類似特征。
具體實(shí)施例方式
圖l示出了實(shí)現(xiàn)本發(fā)明的制作雙柵極FinFET方法的第一階段中通 過襯底的截面圖。襯底為絕緣體上的硅(SOI)結(jié)構(gòu)，包括硅襯底IO、 掩埋氧化物層12和掩埋氧化物層12上的單晶硅層14。
掩埋氧化物層12可由諸如二氧化硅之類的氧化硅形成，并且具有 大約100至500nm的厚度。較優(yōu)地，該層大約為150nm厚。硅層14可包 括單晶或多晶硅，并且大約為20至200nm厚的。較優(yōu)地，該層為大約 70nm厚。應(yīng)該理解的是，襯底10和層14可以包括硅之外的其它半導(dǎo)體 材料，例如，鍺、或諸如硅鍺之類的半導(dǎo)體材料組合。掩埋氧化物層 12也可以由除了氧化硅之外的電介質(zhì)材料形成。
例如，可選地，由氮化硅或氧化硅形成的電介質(zhì)層16可以形成在 硅層14上，以作為在后續(xù)刻蝕工藝期間的保護(hù)蓋。通過以常規(guī)方式圖 形化適當(dāng)材料的均勻?qū)觼砼渲醚谀?8。例如，所述掩模18由二氧化硅、 氮化硅、SiON或SiOC形成。
如圖2所示，然后在光致抗蝕掩模18限定的窗口中使用適當(dāng)?shù)某Ｒ?guī) 各向異性刻蝕劑刻蝕掉硅層14 (和電介質(zhì)層16，如果存在的話)。這在 氧化物層12上形成硅鰭狀物20。該鰭狀物具有仍保留在層16上的電介 質(zhì)材料的蓋22。
使用掩模18，可以與鰭狀物同時(shí)形成源極和漏極區(qū)域，并且與鰭 狀物的各個(gè)終端相鄰。圖10中的已完成器件的平面圖中分別示出了源 極和漏極區(qū)域200、 202。
然后，以在鰭狀物的第一和第二邊上的垂直層30、 32的形式，分
別在鰭狀物20的暴露邊上配置電介質(zhì)層。例如，這些層可以通過硅鰭
狀物的側(cè)壁氧化形成。
接著，在襯底上沉積多晶硅層34(見圖3)。該層為大約50至300nm
厚，較優(yōu)地，大約100至200nm厚。然后多晶硅層34可以摻雜n型或p 型雜質(zhì)。較優(yōu)地，摻雜劑為砷、磷或硼。注入劑量在大約lxio"原子/cm2 至大約6xlO"原子/cmS的范圍內(nèi)，典型地，大約lxl0"原子/cm2，注入 能量為大約2至大約49KeV (依賴于所使用的摻雜劑)。如果合適，可 以在此工藝期間遮蓋鰭狀物的一邊。
然后如圖4所示，通過CMP工藝去除在鰭狀物20的頂部上延伸的 那部分多晶硅層34。這用于分別分離該層在鰭狀物的第一和第二邊延 伸的那部分。選擇鰭狀物上的掩模層18的厚度以允許CMP步驟終點(diǎn)處 的足夠容差，從而確保多晶硅層分為兩個(gè)部分，而不在電介質(zhì)層22上 連接。
接著，仍然如圖4所示，執(zhí)行離子注階段入，其中離子40以一定的 角度向襯底注入。該角度引起離子的不對(duì)稱注入，引起區(qū)域42、 44和 46中的多晶硅層34表面上更大的離子濃度。在鰭狀物的第一邊上延伸 的多晶硅層區(qū)域48通過包含鰭狀物的豎立結(jié)構(gòu)與離子注入屏蔽，并且 因此具有比區(qū)域42、 44和46更低的離子濃度。
然后，執(zhí)行氧化工藝，引起如圖5所示的多晶硅層34上的氧化物層50。
注入離子可以包括氮或砷。
在其表面具有更大注入離子濃度的多晶硅層34的區(qū)域比具有較低 離子濃度的多晶硅層34區(qū)域氧化更慢。這導(dǎo)致在鰭狀物20的第一邊上 形成比其它位置更厚的氧化物層50a，如圖5所示。氧化速度的差異可 以是因子5。
然后，執(zhí)行定時(shí)的各向同性刻蝕工藝，以去除均勻?qū)挾鹊难趸?層50。例如，適當(dāng)?shù)目涛g劑為HF溶液。執(zhí)行刻蝕直至氧化物層僅保留 在區(qū)域50a上為止，其中最初形成了更厚的層。因此，區(qū)域50a形成L 形間隔(spacer) 52，如圖6所示。
如圖7所示，然后沉積金屬層60，例如通過濺射沉積。例如，金屬 可為鉑、鎳、鐿或鉺。作為替代，可使用其它金屬。依賴于形成的硅 化物和多晶硅半導(dǎo)體層34的厚度，該金屬層的厚度可在大約20至200nm的范圍內(nèi)。 接著，執(zhí)行熱退火工藝以產(chǎn)生金屬硅化物，其中金屬層60和下面
的多晶硅層34接觸。這形成完全硅化的金屬硅化物區(qū)域70。這導(dǎo)致圖8 所示的器件，所述器件具有與鰭狀物20的第一邊相鄰的多晶硅的第一 柵極72和與鰭狀物20的第二邊相鄰的金屬硅化物的第二柵極74。
應(yīng)該理解的是，掩模18的厚度需要足夠大，以確保金屬硅化物不 會(huì)到達(dá)鰭狀物的頂部。 -
在較優(yōu)實(shí)施例中，執(zhí)行又一步驟，包括使用適當(dāng)?shù)目涛g工藝去除 氧化物間隔52、又一金屬層的沉積、以及之后的熱退火步驟以硅化鰭 狀物20的第一邊上當(dāng)前暴露的多晶硅層。在去除任何非硅化的金屬后， 這導(dǎo)致圖9所示的自愛第一柵極72上具有額外硅化物層70a的結(jié)構(gòu)。硅 化物層70a用以減小連接到第一柵極72的串聯(lián)電阻。
圖10示出了圖9所示的已完成器件的平面圖。源極和漏極區(qū)域200 和202分別從鰭狀物20的相對(duì)端延伸。第一和第二柵極72和74分別從鰭 狀物20的相對(duì)邊延伸?？梢詧D形化并刻蝕它們，以形成各個(gè)柵極電極 或觸點(diǎn)204和206。
源極和漏極區(qū)域200、 202可以摻雜n型或p型雜質(zhì)。
現(xiàn)參考圖11和12描述形成L形氧化物間隔52的替代方法。該工藝 可以代替參考圖4至圖6上述的中間步驟。
從圖3所示的階段幵始，然后在多晶硅層34上配置氧化物層300。 例如通過氧化多晶硅層(如圖ll中的情況)或通過沉積形成。例如， 氧化物可為二氧化硅，并且其厚度可大約為5至20nm厚。然后執(zhí)行與 上述參考圖4所示類似方式執(zhí)行有角度的離子注入。例如，離子302可 以為氮離子。由于上述的"遮蔽效應(yīng)(shadow effect)",在鰭狀物20 的第一邊上疊置的那部分氧化物層300中注入較低的離子濃度。
然后，執(zhí)行刻蝕工藝，導(dǎo)致圖12所示的氧化物的L形間隔52。使 用在具有不同氮離子濃度的氧化物區(qū)域之間具有選擇性的刻蝕溶液執(zhí) 行刻蝕，例如HF溶液?；旧蠟長(zhǎng)形的非離子注入部分52仍存在，同 時(shí)選擇性地刻蝕掉氧化物層300的剩余部分。接著，可執(zhí)行上述參考圖 7的另外工藝以形成完成的器件。
從本發(fā)明公開的內(nèi)容，其它變換或改變對(duì)于本領(lǐng)域的技術(shù)人員是
顯而易見的。這種變換或改變可包括相同和本領(lǐng)域已知的其它特征， 其可替代使用或附加于在此處已說明的特征。
雖然本申請(qǐng)中已將權(quán)利要求歸納為特征的特定組合，應(yīng)當(dāng)理解 本發(fā)明的公開范圍也包括其中明確地或非明確地以公開的任何新的特 征或任何特征新的組合，或?qū)ζ涞娜魏胃爬?，無論其是否涉及任何權(quán) 利要求中所述的相同發(fā)明，并且無論其是否解決本發(fā)明所述的任何或 全部技術(shù)問題。
各個(gè)實(shí)施例中說明的特征也可在組合在單個(gè)實(shí)施例中。反之，單 個(gè)實(shí)施例的內(nèi)容中說明的多個(gè)特征也可分別配置或以任何適當(dāng)?shù)姆衷O(shè) 組合配置。申請(qǐng)人在此指出，在本申請(qǐng)或本申請(qǐng)延伸出的任何又一申 請(qǐng)審查期間，可以將新的權(quán)利要求歸納為這些特征和/或這些特征的組
權(quán)利要求
1、一種半導(dǎo)體器件，所述器件包括半導(dǎo)體材料的鰭狀物(20)，位于絕緣襯底(12)上；第一柵極(72)，通過柵極電介質(zhì)層(30)與鰭狀物的第一邊分離，所述第一柵極的至少一部分面向由多晶硅形成的鰭狀物；以及第二柵極(74)，通過柵極電介質(zhì)層(32)從鰭狀物的與第一邊相對(duì)的第二邊分離，所述第二柵極的至少一部分面向由金屬硅化物形成的鰭狀物。
2、 根據(jù)權(quán)利要求1所述的器件，其中靠近鰭狀物(20)的至少一 部分第一柵極(72)和/或第二柵極(74)摻雜有摻雜劑原子。
3、 根據(jù)權(quán)利要求2所述的器件，其中所述摻雜劑原子包括砷原子。
4、 根據(jù)上述權(quán)利要求中任一項(xiàng)所述的器件，其中金屬硅化物層 (70a)形成在第一柵極的多晶硅部分上。
5、 一種制造如上述權(quán)利要求中任一項(xiàng)所述的半導(dǎo)體器件的方法， 所述方法包括以下步驟-(a) 配置具有頂部表面的絕緣襯底U2);(b) 在所述絕緣襯底的頂部表面上形成半導(dǎo)體材料的鰭狀物 (20)，所述鰭狀物具有第一和第二相對(duì)的邊；(c) 沉積多晶硅層(34);(d) 在鰭狀物的第一邊上延伸的那部分多晶硅層上形成局部氧化 物層(52);(e) 沉積金屬層(60);以及(f) 退火，使得通過多晶硅和在所述鰭狀物的第二邊上疊置的金 屬形成金屬硅化物。
6、 根據(jù)權(quán)利要求5所述的方法，其中步驟(d)包括以下步驟 按照相對(duì)于襯底頂部表面非垂直的角度向襯底(12)注入離子(40)，使得鰭狀物(20)的第二邊上疊置的那部分多晶硅層(34)比 鰭狀物(20)的第一邊上疊置的那部分注入更多數(shù)量的離子；氧化多晶硅層的外表面，在鰭狀物的第二邊上疊置的所述部分多 晶硅層中存在的更多數(shù)量的注入離子，導(dǎo)致其中形成相對(duì)于在鰭狀物的第一邊上疊置的所述部分多晶硅層的氧化物層(50a)更薄的氧化物 層；以及各向同性地刻蝕掉氧化物材料以留下所述局部層(52)。
7、 根據(jù)權(quán)利要求5所述的方法，其中步驟(d)包括以下步驟 在多晶硅層(34)上形成氧化物材料層(300); 按照相對(duì)于襯底頂部表面非垂直的角度向襯底(12)注入離子(302)，使得在鰭狀物(20)的第二邊上疊置的那部分氧化物層比在 鰭狀物(20)的第一邊上疊置的那部分氧化物層注入更多數(shù)量的離子； 刻蝕掉氧化物材料以留下所述局部層(52)，在鰭狀物的第二邊上 疊置的所述部分氧化物層上存在的更多數(shù)量的注入離子，使得其比在 鰭狀物的第一邊上疊置的那部分氧化物層更迅速地刻蝕掉。
8、 根據(jù)權(quán)利要求6或權(quán)利要求7所述的方法，其中所注入的離子 (302)包括氮。
9、 根據(jù)權(quán)利要求5至8中任一項(xiàng)所述的方法，其中所述金屬層(60) 由鎳或鉑形成。
10、 根據(jù)上述權(quán)利要求中任一項(xiàng)所述的方法，包括以下步驟去 除在鰭狀物(20)的頂部上疊置的多晶硅層(34)中的材料，以分離 柵極的任一邊上的部分。
11、 根據(jù)權(quán)利要求5至9中任一項(xiàng)所述的方法，包括以下步驟 在步驟(f)后，去除在鰭狀物(20)的頂部上疊置的金屬硅化物材料(70)，以在鰭狀物的相應(yīng)邊上形成第一和第二分離的柵極(72、 74)。
12、 根據(jù)權(quán)利要求10或11所述的方法，其中通過CMP去除所 述材料。
全文摘要
本發(fā)明提供一種雙柵極FinFET及其制造方法。所述FinFET包括鰭狀物(20)的相鄰各個(gè)邊的第一和第二柵極(72，74)，至少一部分第一柵極面向由多晶硅形成的鰭狀物，并且至少一部分第二柵極面向金屬硅化物形成的鰭狀物。兩個(gè)柵極的不同成分提供各個(gè)不同的功函數(shù)以減小短溝道效應(yīng)。
文檔編號(hào)H01L29/49GK101385150SQ200780005193
公開日2009年3月11日 申請(qǐng)日期2007年2月2日 優(yōu)先權(quán)日2006年2月13日
發(fā)明者拉杜·蘇爾代亞努, 馬克·范達(dá)爾 申請(qǐng)人:Nxp股份有限公司