專利名稱：用肖特基源極觸點(diǎn)實(shí)施的隔離柵極溝槽式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管記憶胞的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體功率組件，特別涉及一種改良且創(chuàng)新的制造過(guò)程 與組件結(jié)構(gòu)，其提供肖特基源極觸點(diǎn)實(shí)施的隔離柵極溝槽式(SGT)MOSFET 記憶胞，以增進(jìn)高頻功率切換(high frequency power switching)、橋式電路 (H-bridge)與同步整流電路的應(yīng)用。
2.
背景技術(shù)：
為了減少半導(dǎo)體功率組件的功率損耗以及增加半，功率組件的切換速 度，最好是進(jìn)一步減少電阻與柵極電容值，且一肖特基二極管(Schottky diode)的集成早已實(shí)施于半導(dǎo)體功率組件中，如金屬氧化半導(dǎo)體場(chǎng)效晶體管 (MOSFET)中。如圖1A與圖IB所顯示的標(biāo)準(zhǔn)MOSFET組件，其集成肖 特基二極管以繞過(guò)本體二極管(bodydiode)，因此改善MOFET組件的運(yùn)作。 MOFET組件性能的增進(jìn)會(huì)改善橋式電路(H-bridge)與同步整流的應(yīng)用。如 圖1A所示的MOSFET組件，其具有一集成式結(jié)勢(shì)壘控制肖特基(juctkm barrier controlled Schottky， JBS)區(qū)，此集成式結(jié)勢(shì)壘控制肖特基(JBS)區(qū)可 是一個(gè)肖特基陣列，其具有散布在肖特基觸點(diǎn)間的P-N結(jié)柵極(P-Njunction grid)。 一旦施加臨界逆向偏壓，此P-N結(jié)將夾斷位在肖特基觸點(diǎn)下的信道區(qū) 域以阻止大量的偏壓漏電流產(chǎn)生。耗散層所造成的屏蔽效應(yīng)(shielding effect) 也會(huì)改善擊穿電壓(breakdownvoltage)。但是，考慮到串連的電阻會(huì)增加， 且因?yàn)樵诩墒浇Y(jié)勢(shì)壘控制肖特基(JBS)區(qū)中，P-N結(jié)的存在會(huì)占據(jù)大部分
的表面積，為了實(shí)際的考量，需要減少整個(gè)肖特基觸點(diǎn)區(qū)域，從而有利于正
向傳導(dǎo)(forward conduction),而在整個(gè)肖特基觸點(diǎn)區(qū)域減少的情況下，會(huì)導(dǎo) 致通路正向電壓的增加。在圖IB中，實(shí)施一集成溝槽MOS勢(shì)壘肖特基 (TMBS)，該集成TMBS包括設(shè)置在MOS溝槽間的肖特基二極管陣列，電 荷耦合(charge coupling)位于外延/漂移區(qū)的平臺(tái)狀部份中的多數(shù)電荷載流 子與溝槽的絕緣側(cè)壁上的金屬之間，電荷耦合使得肖特基觸點(diǎn)下方的電場(chǎng)重 新分布，改善了擊穿電壓及減少逆向漏電流。
美國(guó)專利4,675,713號(hào)公開(kāi)一種利用源極肖特基結(jié)的方法,利用源極肖特 基結(jié)作為一半導(dǎo)體功率器件的體區(qū)觸點(diǎn)(body contact)。美國(guó)專利4,983,535 號(hào)公開(kāi)一種制造方法來(lái)制造一 DMOS器件，該器件具有一源極及一位于體區(qū) (body region)頂部的耐火金屬肖特基勢(shì)壘。但是，這些器件仍具有需要使 用相當(dāng)高勢(shì)壘高度的金屬的限制，且器件的性能也無(wú)法滿足如今需要進(jìn)一步 減少電阻和高驅(qū)動(dòng)電流的需求。
圖2公開(kāi)了一種改良式DMOS，是由本發(fā)明的共同發(fā)明人所提出的同在 審査中的申請(qǐng)案。此DMOS具有一改良的結(jié)構(gòu)，在接近柵極溝槽與源極處， 有一個(gè)具有反擊穿(anti-punch)植入的源極體區(qū)(souce-body)溝槽，其位 置沿著溝槽側(cè)壁。 一集成肖特基二極管由在源極體區(qū)觸點(diǎn)溝槽底部沉積一高 勢(shì)壘高度的金屬所形成的，從而作為集成肖特基觸點(diǎn)(Schottkycontact)。 一 低勢(shì)壘高度金屬進(jìn)一步被沉積覆蓋到高勢(shì)壘高度金屬上，從而為源極和體區(qū) 提供歐姆觸點(diǎn)。如圖2所示的DMOS器件將肖特基集成在每一個(gè)有源區(qū)無(wú)損 耗的記憶胞上，從而形成如舊方法所形成的肖特基。然而，高勢(shì)壘高度金屬 在關(guān)閉狀態(tài)下要達(dá)到可接受的低漏電流值會(huì)存在不利之處，這是因?yàn)槌练e高 勢(shì)壘高度金屬與低勢(shì)壘高度金屬來(lái)滿足肖特基和源極-體區(qū)歐姆觸點(diǎn)所需的 成本較高。
此外，如圖1A、圖1B、圖2所示，上述的組件結(jié)構(gòu)依舊受一相當(dāng)高的 柵極-漏極電容值(Cgd)所限制，其中柵極-漏極電容值由設(shè)置在襯底底部的 溝槽柵極與漏極間的耦合所引起的。對(duì)于包含有MOSFET與IGBT的功率晶 體管而言，新組件結(jié)構(gòu)與制造過(guò)程早已公開(kāi)了不同的柵極結(jié)構(gòu)，其具有一隔 離柵極溝槽式(SGT， shielded gate trench)結(jié)構(gòu)，以減少在這些轉(zhuǎn)換功率組
件的柵極和漏極間的受速度限制的電容值。但上述技術(shù)仍面臨著技術(shù)上的限
制和困難，而且，隨著高頻切換功率組件的需求逐漸增加，更急需提供有效 的解決方法以解決這些技術(shù)的困難與限制。
Baliga在美國(guó)專利第5,998,833號(hào)中公開(kāi)了一個(gè)DMOS記憶胞，如圖1C 所示， 一源極電極被設(shè)置在溝槽柵極下，以減少柵極-漏極電容值，且DMOS 記憶胞的柵極被分成兩部分。柵極-漏極電容值的減少是因?yàn)闁艠O-漏極重迭 區(qū)域的電容值被消除了。
如圖1D所示的美國(guó)專利第6，690，062號(hào)專利公開(kāi)了一個(gè)MOSFET組件， 其中晶體管結(jié)構(gòu)的轉(zhuǎn)換性能由于在一邊緣區(qū)提供的隔離電極而有所改善，此 隔離電極圍繞至少一個(gè)有源記憶胞陣列區(qū)域。在一邊緣柵極結(jié)構(gòu)與一漏極區(qū) 之間具有電容值，其中位于邊緣區(qū)的隔離電極會(huì)減少晶體管柵極-漏極電容值 Cgd。
在美國(guó)專利第6，891，223號(hào)，由Krumrey等人所公開(kāi)的晶體管，其包含 沿著半導(dǎo)體襯底上溝槽而設(shè)置的晶體管記憶胞，并具有兩個(gè)以上的電極結(jié)構(gòu) 設(shè)置在溝槽中。另外，如圖1E所示，金屬化結(jié)構(gòu)被設(shè)置在襯底表面上，且 溝槽延伸至晶體管的非有源邊緣區(qū)中，并在邊緣區(qū)中建立電極結(jié)構(gòu)與相對(duì)金 屬化結(jié)構(gòu)間的電性連接。
上述專利所公開(kāi)的晶體管結(jié)構(gòu)仍具有一常見(jiàn)的困難，即位在溝槽底部上 的源極電極與通過(guò)半導(dǎo)體功率組件的邊緣區(qū)的源極電壓連接，如此會(huì)無(wú)法避 免源極電極電阻的增加。再者，需要額外的掩模來(lái)產(chǎn)生這樣的連接方式，從 而增加了制造成本。
因此，在功率半導(dǎo)體組件設(shè)計(jì)與制造技藝中，有必要提供一種創(chuàng)新的制 造方法與組件結(jié)構(gòu)來(lái)形成功率組件，進(jìn)而解決上述所討論的問(wèn)題與限制。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種具有隔離柵極溝槽式(SGT)結(jié)構(gòu)的半導(dǎo) 體功率組件，該組件具有底部隔離電極，從而更直接地改善和源極電壓的連 接關(guān)是。特別的，本發(fā)明公開(kāi)一種宏記憶胞布局(macro-cell layout)方法， 在此宏記憶胞中，溝槽內(nèi)填有導(dǎo)電性多晶硅，用于將隔離柵極溝槽式(SGT) 結(jié)構(gòu)的底部隔離電極和源極金屬直接電性連接。故，在上述討論的傳統(tǒng)結(jié)構(gòu) 中，由于組件周邊部分與源極電壓連接上所面臨的前述問(wèn)題、困難就可獲得
本發(fā)明的另一個(gè)目的是提供一種將創(chuàng)新且改良過(guò)的隔離柵極溝槽式
(SGT)結(jié)構(gòu)和集成肖特基源極觸點(diǎn)溝槽結(jié)構(gòu)結(jié)合在一起，以進(jìn)一步增進(jìn) MOSFET的轉(zhuǎn)換性能與增加集成肖特基的面積效能(area efficiency)。形成 一低勢(shì)壘高度的金屬層覆蓋一源極觸點(diǎn)溝槽，因此就作為一個(gè)集成肖特基觸 點(diǎn)通過(guò)本體二極管而改善源極性能。同時(shí)，沿著溝槽式墻壁形成一擊穿植入 區(qū)從而在源極觸點(diǎn)肖特基處提供一擊穿預(yù)防區(qū)(punchthroughprevention)。
本發(fā)明的另一個(gè)目的是提供一種改良過(guò)的隔離柵極溝槽式(SGT)組件 結(jié)構(gòu)與制造方法，以減少柵極-源極電容值。本組件進(jìn)一步包括穿過(guò)體區(qū)并且 被低勢(shì)壘高度金屬層，如鈦(Ti)或硅化鈦(TiSi2)所覆蓋的源極觸點(diǎn)溝槽， 其作用就如同一集成式肖特基勢(shì)壘二極管通過(guò)體區(qū)二極管來(lái)提高功率 MOSFET的性能。本發(fā)明所公開(kāi)的組件對(duì)于在橋式電路(H-bridge)和同步 整流的應(yīng)用特別有用。
簡(jiǎn)言之，在本發(fā)明的較佳實(shí)施例中，公開(kāi)了一溝槽式半導(dǎo)體功率組件。 此半導(dǎo)體功率組件包括若干形成在半導(dǎo)體襯底上且互相連接的溝槽。該若干 互聯(lián)溝槽中的至少一個(gè)構(gòu)成一隔離柵極溝槽式(SGT)結(jié)構(gòu)，而隔離柵極溝 槽式(SGT)結(jié)構(gòu)包括一個(gè)設(shè)置在隔離柵極溝槽式結(jié)構(gòu)上方部分的溝槽式柵 極，和一個(gè)設(shè)置在溝槽式柵極下方部分并與該溝槽式柵極絕緣的底部隔離電 極。該若干互聯(lián)溝槽中的至少一個(gè)構(gòu)成一個(gè)源極連接溝槽，其填充有電性連 接隔離柵極溝槽底部隔離電極的導(dǎo)電性溝槽填充材料，以用于電性連接源極 連接溝槽上的源極金屬。此溝槽式半導(dǎo)體功率組件更包括一個(gè)開(kāi)放在柵極溝 槽之間并且穿過(guò)源極延伸到體區(qū)中的溝槽源極觸點(diǎn)，用以將源極區(qū)和設(shè)置在 絕緣層上的源極金屬電性連接。該溝槽式源極觸點(diǎn)進(jìn)一步被一低勢(shì)壘高度層 所覆蓋，如一鈦/氮化鈦層或硅化鈦/氮化鈦層，使其作為半導(dǎo)體功率組件的 每一個(gè)記憶胞中的集成式肖特基勢(shì)壘二極管，由此提高組件的性能。半導(dǎo)體 功率組件更包括一擊穿預(yù)防區(qū)，其沿著源極觸點(diǎn)溝槽的側(cè)壁摻雜本體型摻雜 物，用以防止半導(dǎo)體功率組件擊穿。
在本發(fā)明的另一個(gè)較佳實(shí)施例中，包括一個(gè)設(shè)置在溝槽式柵極底部并與 該溝槽式柵極絕緣的隔離結(jié)構(gòu)，此隔離結(jié)構(gòu)延伸到比肖特基二極管形成處的 源極觸點(diǎn)溝槽底部還深的位置。此隔離結(jié)構(gòu)對(duì)于溝槽式柵極提供屏蔽效應(yīng)
(shielding effect),因此減少柵極-漏極電容值Cgd,進(jìn)而提高了轉(zhuǎn)換速度。 隔離結(jié)構(gòu)進(jìn)一步對(duì)肖特基二極管提供屏蔽效應(yīng)以使漏電流減少，致使低勢(shì)壘 高度材料可用于肖特基觸點(diǎn)上以改善肖特基結(jié)電阻，讓設(shè)計(jì)者不需一直接受 漏電流的挑戰(zhàn)而試著找出可達(dá)到最佳化的一對(duì)參數(shù)。
在閱讀了以下實(shí)施例的詳細(xì)內(nèi)容并同時(shí)參見(jiàn)不同的附圖后，本發(fā)明的各 種目的和優(yōu)勢(shì)對(duì)于本領(lǐng)域的技術(shù)人員而言是顯而易知的。


圖lA-圖IE是背景技術(shù)中溝槽式MOSFET組件的截面示意圖2是一具有改良的集成式肖特基二極管結(jié)構(gòu)的MOSFET組件截面示意
圖3A是本發(fā)明中具有改良結(jié)構(gòu)的溝槽式MOSFET組件的俯視圖； 圖3B-3.D是本發(fā)明中具有改良結(jié)構(gòu)的溝槽式MOSFET組件的三個(gè)截面 示意圖4A-4N是一連續(xù)的截面示意圖，用以描述如圖3所示的溝槽式 MOSFET組件的制造過(guò)程；
圖5A-5B是本發(fā)明另外兩個(gè)實(shí)施例的截面示意圖，分別是具有特殊結(jié)構(gòu) 的MOSFET終端區(qū)與錐形柵極；
圖6A-6B分別是本發(fā)明的MOSFET組件的另外兩個(gè)實(shí)施例的截面示意 圖，分別具有柵極-漏極隔離結(jié)構(gòu)以降低柵極-漏極電容值，以及具有穿過(guò)源 極觸點(diǎn)溝槽的肖特基勢(shì)壘二極管，所述的源極觸點(diǎn)溝槽被低勢(shì)壘高度金屬所 覆蓋.
圖7A是本發(fā)明的一個(gè)DMOS記憶胞的截面示意圖，顯示DMOS記憶胞 的底部隔離電極連接到一 電壓而非接地；
圖7B是一等效電路示意圖；以及圖7C是組件的俯視圖，此組件包括一 源極金屬、 一柵極襯墊及一較低壓柵極襯墊。
具體實(shí)施例方式
如圖3A至圖3D所示，分別是本發(fā)明的溝槽式MOSFET組件100的一 個(gè)俯視圖與三個(gè)截面示意圖。如圖3B所示，溝槽式MOSFET組件100被支
持在一襯底105上，該襯底上具有外延層(epitaxial layer) 110，溝槽式MOSFET 組件100包括一隔離柵極溝槽式(SGT， shielded gate trench)結(jié)構(gòu)。此隔離 柵極溝槽式結(jié)構(gòu)包括一底部隔離電極130，其位于溝槽式柵極150的下方并 與溝槽式柵極150絕緣，且底部隔離電極130內(nèi)填充有多晶硅，從而將溝槽 式柵極150和沉積在溝槽底部的漏極隔離開(kāi)來(lái)。此底部隔離柵極溝槽式結(jié)構(gòu) 通過(guò)一介電層113與漏極區(qū)絕緣，且一絕緣層120將底部隔離電極130與溝 槽式柵極150分開(kāi)。溝槽式柵極150在溝槽內(nèi)填充有多晶硅， 一柵極絕緣層 155圍繞著溝槽且覆蓋在溝槽的墻壁上。 一本體區(qū)域160，其位于溝槽式柵極 之間，且本體區(qū)域160摻雜有第二導(dǎo)電型態(tài)的摻雜物，如P-型摻雜物，且本 體區(qū)域160包圍著源極區(qū)170、 170'，所述的源極區(qū)摻雜有第二導(dǎo)電型態(tài)慘 雜物，如N+摻雜物。源極區(qū)170、 170'形成在圍繞著溝槽柵極150的外延層 110上表面附近。在本實(shí)施例中，僅僅形成源極區(qū)170，而沒(méi)有形成源極區(qū) 170，。
一絕緣層180也位于半導(dǎo)體襯底的上表面，MOSFET組件100更包括若 干源極觸點(diǎn)溝槽188，其設(shè)置在溝槽式柵極150之間的臺(tái)狀接觸區(qū)上，且源 極接觸溝槽188的底部延伸到本體區(qū)域160中。沿著觸點(diǎn)溝槽188的側(cè)壁形 成有若干摻雜有P+型摻雜物的較重?fù)诫s區(qū)185，其為本體區(qū)域160提供良好 的奧姆觸點(diǎn)，同時(shí)也作為擊穿預(yù)防區(qū)(punch-through prevention region)。 一 由鈦(Ti)或硅化鈦(TiSi2)組成的金屬層198位于絕緣層180的上方，該 金屬層198覆蓋著源極觸點(diǎn)溝槽邊墻和觸點(diǎn)溝槽188的溝槽底部，該金屬層 198是由鈦(Ti)或硅化鈦(TiSi2)或其它低勢(shì)壘高度金屬所組成的。此金 屬層198沉積到接觸溝槽188，所提供的作用就如同一位于溝槽式側(cè)壁上的 源極歐姆觸點(diǎn)，以及集成式肖特基通過(guò)溝槽底部的本體二極管。為了提供對(duì) 源極區(qū)和柵極區(qū)(圖中未示)的電性接觸，在肖特基勢(shì)壘金屬198的上方形 成一源極金屬與一柵極金屬(圖中未示)。在菌3C是沿直線A-A間的截面示 意圖。如圖3A至圖3D所示，底部隔離電極130通過(guò)溝槽式源極連接電極 140電性連接到源極金屬190，且溝槽式源極連接電極140通過(guò)延伸到 MOSFET記憶胞之間的互相連接的溝槽電性連接到底部隔離電極130。
在第3A圖中，公開(kāi)此組件的一宏記憶胞布局(macro-cell layout),每一 有源記憶胞具有一正方形布局，其通過(guò)圍繞溝槽來(lái)界定界線，從而形成具有 底部隔離電極的溝槽式柵極150，作用如同隔離柵極溝槽式(SGT)結(jié)構(gòu)。 在區(qū)域195中，有兩個(gè)溝槽具有重迭區(qū)域，且一源極電極與底部隔離電極130 電性連接。區(qū)域195可擴(kuò)展至超過(guò)此重迭區(qū)域，因此源極連接電極140將擴(kuò) 展到溝槽部份。另外，也可在區(qū)域195中的未重迭處形成源極連接電極140。 除了如圖3A所示的正方形，也可應(yīng)用其它形狀的多邊形，如三角形、長(zhǎng)方 形、六邊形。如圖3A所示的每一個(gè)宏記憶胞包括若干有源記憶胞115和至 少一區(qū)域125。有源記憶胞115被區(qū)域125內(nèi)的溝槽式柵極150圍繞并界定 出界線，溝槽式源極連接電極140填有柵極填充物質(zhì)，從而將底部隔離電極 130和源極觸點(diǎn)金屬電性連接。圖3C顯示了區(qū)域125和有源記憶胞115的邊 界線，另外，通過(guò)底部隔離電極130 (位于有源記憶胞區(qū)域115)與源極連接 溝槽140 (位于源極觸點(diǎn)溝槽區(qū)域125)之間的互相連接，從而使SGT結(jié)構(gòu) 中的底部隔離電極130連接到源極連接溝槽140。如圖3D所示，利用一個(gè)三 維空間并且通過(guò)在橫截面的后方和前方開(kāi)槽的方法，使這些溝槽互相連接。
如圖3A至圖3D中所示的DMOS組件，將隔離柵極溝槽式結(jié)構(gòu)和每一 有源DMOS記憶胞中的溝槽式觸點(diǎn)肖特基勢(shì)壘結(jié)合在一起。在反向阻斷 (reverse blocking)期間，具有源極連接底部隔離電極的深度溝槽能夠隔離 肖特基觸點(diǎn)。這個(gè)結(jié)構(gòu)提供特別的優(yōu)勢(shì)，即采用諸如鈦(Ti)或硅化鈦(TiSi2) 之類的低勢(shì)壘高度金屬可限制得到更低的漏電流。在正向偏壓Vf與漏電流 間達(dá)成一顯著增進(jìn)的折衷方式。金屬的勢(shì)壘高度決定了正向電壓和漏電流。 希望降低勢(shì)壘高度來(lái)降低正向電壓，然而，這將造成一個(gè)令人不想要的效應(yīng) 發(fā)生，即漏電流的增加。因?yàn)橛缮疃葴喜鄣撞扛綦x電極所提供的屏蔽效應(yīng) (shieldingeffect)限制了漏電流的增加，所以在本發(fā)明中所公開(kāi)的改良結(jié)構(gòu) 容許低勢(shì)壘高度金屬的使用。
根據(jù)圖3A至圖3D以及上述的內(nèi)容，本發(fā)明公開(kāi)一種溝槽式半導(dǎo)體功率 組件。此溝槽式半導(dǎo)體功率組件包括若干形成在半導(dǎo)體襯底上且互相連接的 溝槽，上述互相連接的溝槽中，至少其中之一構(gòu)成一隔離柵極溝槽(SGT)， 此隔離柵極溝槽包括一位于隔離柵極溝槽上方的溝槽式柵極，和一位于同溝 槽式柵極隔離的溝槽式柵極下方的底部隔離電極，上述互相連接的溝槽中， 至少其中之一構(gòu)成一源極連接溝槽，其填有一導(dǎo)電性溝槽填充材料，并且電 性連接到隔離柵極溝槽的底部隔離電極，以用于電性連接到位于源極觸點(diǎn)溝
槽頂部的源極金屬。此溝槽式半導(dǎo)體功率組件更包括一溝槽式源極觸點(diǎn)，所 述觸點(diǎn)設(shè)在柵極溝槽之間且通過(guò)源極區(qū)延伸到本體區(qū)域，用于將源極區(qū)和位 于絕緣層上的源極金屬電性連接。溝槽式源極觸點(diǎn)進(jìn)一步延伸進(jìn)入覆蓋著低 勢(shì)壘高度金屬層的本體區(qū)域，其作用就如同功率半導(dǎo)體組件的每一個(gè)記憶胞 中的集成式肖特基勢(shì)壘二極管，進(jìn)而增進(jìn)組件的性能。此半導(dǎo)體功率組件進(jìn) 一步包括一擊穿預(yù)防區(qū)，其沿著源極觸點(diǎn)溝槽的墻壁摻雜著本體型態(tài)的摻雜 物，用以防止半導(dǎo)體功率組件擊穿。
如圖4A至圖4L所示，是一連續(xù)的截面示意圖，說(shuō)明了如圖3A至圖3D 所示的MOSFET組件的制造步驟。在圖4A中， 一溝槽掩模208作為第一掩 模用于產(chǎn)生一氧化硬化掩模206,之后移除溝槽掩模208。在4B圖中，進(jìn)行 溝槽蝕刻過(guò)程以在襯底205上的外延層210中開(kāi)設(shè)若干溝槽209。溝槽209 的最終深度是由電極和目標(biāo)氧化層厚度所決定的。 一柵極滑道溝槽(gate runnertrench) 209'可以用相同的方式形成，其中柵極滑道溝槽209'的寬度和 深度比其它溝槽大。在4C圖中，進(jìn)行犧牲氧化(sacrificial oxidation)后， 進(jìn)行氧化蝕來(lái)刻移除溝槽墻壁上受損的表面從而使側(cè)壁變光滑，接著進(jìn)行柵 極氧化以生長(zhǎng)一柵極氧化層215。厚氧化層215是根據(jù)對(duì)于低Rds和高擊穿 電壓的組件最佳化而生長(zhǎng)至一定厚度，柵極氧化層215可減少硅表面電場(chǎng)， 容許較高的摻雜及對(duì)于相同的擊穿率產(chǎn)生較低的Rds。
在圖4D中，用于形成底部隔離電極的多晶硅層220被沉積到溝槽209 與柵極滑道溝槽(gate runner trench) 209，中。在圖4E中，進(jìn)行毯狀多晶硅 回刻蝕(etchback)步驟來(lái)回刻蝕多晶硅層220，在沒(méi)有使用掩模的情況下， 將多晶硅層回刻蝕帶比氧化層的上表面低為止。接著，利用一般的電衆(zhòng)蝕刻 (plasmaetch)過(guò)程移除多晶硅上面的氧化層。在圖4F中，第二掩模，即多 晶硅掩模222被用于覆蓋多晶硅層220S的部份，其中多晶硅層220S位于指 定的源極接觸溝槽內(nèi)。之后，對(duì)多晶硅層220進(jìn)行回刻蝕來(lái)移除溝槽的上方 部分，所述的溝槽被指定作為溝槽柵極。利用時(shí)效性回蝕(timedetch-back) 過(guò)程來(lái)將多晶硅層220蝕刻到一目標(biāo)深度，接著移除多晶硅掩模222。然后， 利用濕蝕刻過(guò)程剝除在溝槽側(cè)壁上的氧化層，直到在沒(méi)有受多晶硅覆蓋的區(qū) 域上的側(cè)壁干凈了為止。要注意不可過(guò)度蝕刻在溝槽較低部分內(nèi)的氧化層。 在圖4G中，形成一薄柵極氧化層225來(lái)覆蓋溝槽墻壁的上方部分及剩余的
底部多晶硅層220的上表面，以形成底部隔離電極。在溝槽柵極側(cè)壁上的一 薄氧化層，提供降低柵極臨界電壓的好處。由于氧化層是采用重?fù)诫s多晶硅， 所以柵極氧化過(guò)程生長(zhǎng)出一較厚的氧化層覆蓋所有暴露在外的多晶硅區(qū)域。 此圍繞底部隔離電極的較厚氧化層具有改善擊穿電壓的優(yōu)點(diǎn)。在圖4H中， 一柵極多晶硅層230被沉積到柵極溝槽中，并且被回刻蝕以形成溝槽柵極， 在沒(méi)有使用掩模的情況下，將多晶硅層230回刻蝕到比氧化層的上表面低為 止，且一柵極滑道230G也是用相同的方式所形成。
在圖4I中，利用本體掩模(圖中未示)進(jìn)行本體摻雜植入以形成若干本 體摻雜區(qū)235。該本體掩模并不包括位于終結(jié)區(qū)(termination area)上特定位 置處的本體區(qū)域，從而導(dǎo)致防護(hù)環(huán)(gimrdring)最終結(jié)構(gòu)的形成。在圖4J中， 移除本體掩模后，進(jìn)行本體擴(kuò)散來(lái)形成本體區(qū)域235。采用本體驅(qū)動(dòng)(body drive)將摻雜物擴(kuò)散到不比上面的柵極電極深的預(yù)定深度。接著， 一第四掩 模，即諸如源極掩模237的光阻，被用于實(shí)施一源極摻雜植入以形成若干源 極摻雜區(qū)240。在源極植入之前， 一局部氧化層有必要被薄化。圖4K中，移 除光阻層237后，接著使溫度上升以擴(kuò)散源極區(qū)240，并于源極驅(qū)動(dòng)后，沉 積低溫氧化(LTO)層245與硼磷硅玻璃(BPSG)層250。之后，進(jìn)行一 BPSG 流動(dòng)過(guò)程。
在圖4L中，應(yīng)用一觸點(diǎn)第一掩模(圖中未示)，實(shí)施蝕刻過(guò)程，穿過(guò)硼 磷硅玻璃層250和低溫氧化層245之后，穿過(guò)本體區(qū)域235延伸進(jìn)入外延層 210，以開(kāi)設(shè)源極接觸溝槽255。源極接觸溝槽255開(kāi)設(shè)在溝槽式柵極230之 間的平臺(tái)狀觸點(diǎn)區(qū)上。然后，移除觸點(diǎn)掩模(圖中未示)。進(jìn)行角度P+植入， 從而形成沿著源極觸點(diǎn)溝槽255側(cè)壁的擊穿預(yù)防區(qū)和歐姆觸點(diǎn)區(qū)260。在圖 4M中，第二掩模(圖中未示)被用于在有些溝槽式柵極滑道230G上開(kāi)設(shè)柵 極觸點(diǎn)開(kāi)口，并且在有些溝槽式源極連接電極220S上開(kāi)設(shè)源極觸點(diǎn)開(kāi)口。 在圖4N中，移除第二掩模后，將一觸點(diǎn)金屬層265，如一鈦(Ti)或硅化鈦 (TiSi2)層沉積到觸點(diǎn)溝槽255中和柵極氧化層頂部。觸點(diǎn)金屬層265是一種 低勢(shì)壘高度金屬，其部分覆蓋著源極觸點(diǎn)溝槽255的底部部分，所提供的作 用就如同肖特基勢(shì)壘二極管。因此，類似鉑(Pt)等高勢(shì)壘高度金屬就不需 要了?？拷礃O觸點(diǎn)溝槽255底部的肖特基勢(shì)壘，提供繞過(guò)本體二極管的優(yōu) 點(diǎn)。沉積了鈦或硅化鈦金屬層265后，可利用一氮化鈦(TiN)選擇層來(lái)保
護(hù)鈦或硅化鈦免于氧化，接著一觸點(diǎn)金屬層被沉積在上方，并利用一金屬掩
模(圖中未示)將觸點(diǎn)金屬層蝕刻成源極金屬270與柵極金屬280。然后， 于組件上沉積一氮化硅鈍化層290，應(yīng)用一鈍化層掩模(圖中未示)來(lái)圖案 化氮化硅鈍化層290，從而覆蓋柵極金屬280和分開(kāi)柵極金屬280、源極金屬 270的間距(gap),其中使源極金屬270暴露是用于對(duì)一特定電壓作為外部 的連接，如對(duì)接地電壓。
圖5A公開(kāi)一MOSFET組件，其具有終結(jié)區(qū)(termination area)結(jié)構(gòu)， 從而作為可在較高電壓等級(jí)下進(jìn)行操作的組件。對(duì)于一高電壓操作而言，終 端區(qū)的形成需要有控制良好的溝槽布局，所述溝槽填有源極多晶硅及一氧化 層。圖5A顯示了此方法的另一實(shí)施例，植入一深P-摻雜區(qū)199，并且在起 始過(guò)程中進(jìn)行擴(kuò)散，以形成一防護(hù)環(huán)(guard ring)或接面-終端擴(kuò)展 (junction-termination extension)形式的終端。具有P-摻雜區(qū)199的防護(hù)環(huán)或 接面-終端擴(kuò)展圍繞著柵極150，其與柵極金屬190-G具有電性接觸。
在圖5B中，公開(kāi)另一種溝槽式柵極結(jié)構(gòu)，由更為復(fù)雜的過(guò)程所形成， 該結(jié)構(gòu)具有位于隔離柵極溝槽(SGT)的底部隔離電極130'中的錐形氧化結(jié) 構(gòu)，所述的隔離柵極溝槽沉積在溝槽式柵極150下之。實(shí)施一第一氧化過(guò)程 到一個(gè)最想要的厚度，通過(guò)多晶硅沉積及多晶硅蝕刻至一想要的深度后，濕 蝕刻溝槽側(cè)壁處的氧化層至一較薄的氧化層厚度。之后，進(jìn)行一第二多晶硅 沉積且回刻蝕(etch back)至一想要的深度。反復(fù)應(yīng)用幾次上述過(guò)程以提供 一如第5B圖所示的錐形多晶硅SGT結(jié)構(gòu)130，。在倒數(shù)第二個(gè)多晶硅蝕刻步 驟中，應(yīng)用一掩模使得在源極觸點(diǎn)的中心處保有具齊平表面的多晶硅。此后， 過(guò)程與上述相同。另一種在柵極側(cè)壁上形成這種具坡度式的氧化層的方式是 從諸如氧氣等中性氣體中，在植入破壞(implanteddamage)上產(chǎn)生坡度。以
不同角度對(duì)側(cè)壁進(jìn)行多次植入，在植入破壞中提供坡度。垂直植入對(duì)最大破 壞具有最大的劑量。當(dāng)角度增加時(shí)，要減少劑量以降低破壞。接著，進(jìn)行一 單一蝕刻氧化步驟以沿著側(cè)壁處產(chǎn)生一錐形氧化輪廓。具此錐形氧化層厚度 的好處是允許使用較佳的外延摻雜輪廓，這種摻雜輪廓較容易控制而達(dá)到相 同Rds的運(yùn)作性能。
在圖6A與圖6B中，分別公開(kāi)兩個(gè)不同DMOS組件的截面示意圖。DMOS 組件100'和IOO，，與圖3A至圖3D所示的組件類似，除了在DMOS組件100，
和100"中沒(méi)有隔離柵極溝槽式(SGT)結(jié)構(gòu)外。代替如圖3A至圖3D所示 的具有底部隔離電極的分裂閘(split-gate)"結(jié)構(gòu)，DMOS組件100'具有不同 的柵極-漏極隔離區(qū)132'，其位于溝槽式柵極150下面，形成如本體摻雜區(qū)。 在柵極溝槽蝕刻后，柵極-漏極隔離區(qū)132'可伴隨著高溫活化的高能植入法來(lái) 形成。如圖6B所示，DMOS組件100"具有柵極-漏極隔離結(jié)構(gòu)，該結(jié)構(gòu)包括 一沉積在溝槽式柵極150下的底部部分的厚氧化層120'，還包含一 P型摻雜 區(qū)132"，該P(yáng)型摻雜區(qū)132"圍繞在厚氧化層120，的側(cè)壁的底部與較低部分， 其中該厚氧化層120'填滿位于溝槽式柵極150下面的溝槽中的底部部分。P 型摻雜區(qū)132"可以采用如圖6A所示的P型摻雜區(qū)132'類似的方式形成，利 用第二柵極溝槽蝕刻過(guò)程將柵極溝槽擴(kuò)展至P型摻雜區(qū)132"中。厚氧化層 120'可由化學(xué)氣相沉積(CVD)過(guò)程形成。由鈦(Ti)或硅化鈦(TiSi2)所組 成的低勢(shì)壘高度金屬層198覆蓋源極觸點(diǎn)溝槽188，從而提供如肖特基勢(shì)壘 二極管集成到每一記憶胞中以增進(jìn)組件性能的作用。
圖7A至圖7C公開(kāi)了本發(fā)明的一個(gè)特別的實(shí)施例結(jié)構(gòu)及其等效電路，是 具有底部隔離電極130連接到電壓，如同圖7C的一隔離較低壓柵極墊(low electrode pad) 190-M。當(dāng)位于深溝槽109中的較低壓電極130連接到一隔離 直流電位而非源極電位時(shí)，漏電流可用較好的控制方式來(lái)調(diào)節(jié)。不同的結(jié)構(gòu) 也可允許較低電極130作為浮動(dòng)電極而無(wú)須連接至一特定電極結(jié)構(gòu)來(lái)實(shí)現(xiàn)。 較低壓柵極墊190-M可形成在一指定區(qū)，且柵極墊190-G也同時(shí)形成在這指 定區(qū)。代替如圖3A與圖3B中所形成的宏記憶胞，其中，溝槽源極連接電極 形成在每一宏記憶胞中，在圖7C中的溝槽式源極連接電極140則只形成于 較低壓柵極墊190-M下的指定區(qū)中，從而將較低壓柵極130與較低壓柵極墊 190-M電性連接。
以上所述的實(shí)施例僅是為說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在于使 本領(lǐng)域內(nèi)的技術(shù)人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，但不能以此限定本 發(fā)明的專利范圍，即凡依本發(fā)明所公開(kāi)的精神所作的均等變化或修飾，仍應(yīng) 涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1. 一種半導(dǎo)體功率組件，其特征在于，包括若干功率晶體管記憶胞，其被若干開(kāi)設(shè)在半導(dǎo)體襯底之上的溝槽所圍繞，其中至少一個(gè)所述記憶胞構(gòu)成一具有源區(qū)的有源記憶胞，該源區(qū)與溝槽式柵極相鄰，該溝槽式柵極被柵極材料填滿，且該溝槽電性連接至一柵極襯墊并圍繞所述的有源記憶胞，該溝槽式柵極進(jìn)一步具有一填充了導(dǎo)電性材料的底部隔離電極，其設(shè)置在該溝槽式柵極下方并與該溝槽式柵極絕緣；至少一個(gè)所述記憶胞構(gòu)成一連接記憶胞，該連接記憶胞被所述溝槽所圍繞，所述溝槽部分具有連接溝槽的功能，其填充有導(dǎo)電性材料，從而作為連接電極之用，將該底部隔離電極與直接設(shè)置在所述連接溝槽頂部的金屬之間作電性連接；及至少一有源記憶胞進(jìn)一步包括一溝槽式源極觸點(diǎn)，該溝槽式源極觸點(diǎn)開(kāi)設(shè)在相鄰溝槽之間，該溝槽式源極觸點(diǎn)穿過(guò)一源區(qū)進(jìn)入一本體區(qū)域，從而電性連接該源區(qū)與設(shè)置在一絕緣層頂部的源極金屬，該溝槽式源極觸點(diǎn)的溝槽底部表面被一導(dǎo)電性材料覆蓋，具有一集成式肖特基勢(shì)壘二極管在該有源記憶胞中的的作用。
2. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材料包 括一低勢(shì)壘高度材料，該導(dǎo)電性材料覆蓋該源極觸點(diǎn)溝槽的溝槽底部表 面。
3. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材料包 括一鈦/氮化鈦或硅化鈦/氮化鈦材料，該導(dǎo)電性材料覆蓋該源極觸點(diǎn)溝槽 的溝槽底部表面。
4. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括一擊穿預(yù) 防區(qū)，其摻雜一本體摻雜物，所述擊穿預(yù)防區(qū)位于該源極區(qū)下方且沿著該 源極觸點(diǎn)溝槽的溝槽墻壁。
5. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括一位于該 半導(dǎo)體功率組件上的絕緣保護(hù)層，該絕緣保護(hù)層具有若干開(kāi)口，所述若干 開(kāi)口位于該連接溝槽的上方，用以電性連接到直接設(shè)置在所述連接溝槽頂 部上的金屬。
6. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括至少一柵 極襯墊開(kāi)口，其穿過(guò)該絕緣保護(hù)層，從而通過(guò)一溝槽式柵極滑道將柵極襯 墊電性連接到該溝槽式柵極。
7. 如權(quán)利要求6所述的半導(dǎo)體功率組件，其特征在于，其中該柵極襯墊開(kāi)口 直接設(shè)置在該溝槽式柵極滑道上面。
8. 如權(quán)利要求6所述的半導(dǎo)體功率組件，其特征在于，其中該溝槽式柵極滑 道的寬度與深度比其它隔離柵極溝槽式結(jié)構(gòu)大。
9. 如權(quán)利要求6所述的半導(dǎo)體功率組件，其特征在于，其中該溝槽式柵極滑 道進(jìn)一步包括一隔離柵極溝槽式結(jié)構(gòu)，其位于該溝槽式柵極滑道的底部。
10. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該溝槽式柵極被 一絕緣層所圍繞，該絕緣層覆蓋該溝槽式柵極的溝槽側(cè)壁的上部分，該絕 緣層的厚度小于一位于溝槽側(cè)壁較低部分的絕緣層，用于絕緣該底部隔離 電極。
11. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中每一該記憶胞進(jìn) 一步包括一本體區(qū)域，其位于該溝槽間，并圍繞著該記憶胞，該位于有源 記憶胞中的本體區(qū)域包圍著相鄰著溝槽式柵極的源極區(qū)域。
12. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中在該底部隔離電 極上具有一氧化層，該氧化層將底部隔離電極與該溝槽式柵極進(jìn)行絕緣， 該氧化層通過(guò)一時(shí)效性蝕刻步驟控制一預(yù)先設(shè)定的深度而設(shè)置在該溝槽 中。
13. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中填有柵極材料的 底部隔離電極在朝向溝槽底部處具有一階梯式的錐形形狀，并有一內(nèi)襯層 圍繞所述柵極材料，該內(nèi)襯層具一相對(duì)應(yīng)的階梯式增加的厚度。
14. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中填有柵極材料的 底部隔離電極在朝向溝槽底部處具有一階梯式的錐形形狀，并有一內(nèi)襯層 圍繞該柵極材料，該內(nèi)襯層具一相對(duì)應(yīng)逐漸增加厚度。
15. 如權(quán)利要求1所述的半導(dǎo)體功率組件，進(jìn)其特征在于，一步包括一終端區(qū)， 該終端區(qū)包括一深P'摻雜區(qū)以形成一防護(hù)環(huán)或接面-終端擴(kuò)展形式的終 端。
16. 如權(quán)利要求15所述的半導(dǎo)體功率組件，其特征在于，其中該深P'摻雜區(qū) 比該溝槽式柵極滑道深。
17. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電極 連接至一電壓，其作為一隔離較低壓柵極襯墊。
18. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電極 連接到源極。
19. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電極 相當(dāng)于浮動(dòng)電極。
20. 如權(quán)利要求1所述的半導(dǎo)體功率組件，其特征在于，其中該溝槽式連接電 極位于所述半導(dǎo)體功率組件上的指定區(qū)中，用于將該溝槽式連接電極連接 到一靠近該指定區(qū)的隔離觸點(diǎn)襯墊。
21. —種半導(dǎo)體功率組件，其特征在于，包括若干被連續(xù)延伸的溝槽所圍繞的 功率晶體管記憶胞，所述溝槽開(kāi)設(shè)在一半導(dǎo)體襯底中，其中至少一個(gè)所述記憶胞構(gòu)成一有源記憶胞，其具有一與溝槽式柵極相鄰 的源極區(qū)，該溝槽式柵極位于該延伸溝槽中，且該溝槽式柵極圍繞該記憶 胞，該有源記憶胞電性連接到一柵極襯墊，該溝槽式柵極進(jìn)一步包括一填 有一柵極材料的底部隔離柵極，其位于該溝槽式柵極下方并與該溝槽式柵 極絕緣，填有該柵極材料的溝槽式柵極在朝向該溝槽底部處具有一錐形形 狀，并有一內(nèi)襯層圍繞該柵極材料，該內(nèi)襯層具一相對(duì)應(yīng)逐漸增加的厚度; 及至少一個(gè)有源記憶胞包括一開(kāi)設(shè)在溝槽之間的溝槽式源極觸點(diǎn)，該溝 槽源極觸點(diǎn)穿過(guò)一源極區(qū)進(jìn)入一本體區(qū)域，從而將該源極區(qū)與位于一絕緣 層上的源極金屬電性連接，該溝槽式源極觸點(diǎn)額溝槽底部表面覆蓋著一導(dǎo) 電性材料，相當(dāng)于一集成式肖特基勢(shì)壘二極管在該有源記憶胞中的作用。
22. 如權(quán)利要求21所述的半導(dǎo)體功率組件，其特征在于，其中至少其中一個(gè) 所述記憶胞構(gòu)成一連接記憶胞，其被溝槽所圍繞并具有一部份相當(dāng)于填有 該柵極材料的連接溝槽的作用，從而將該底部隔離電極與一位于該連接溝 槽上方的金屬之間作電性連接。
23. 如權(quán)利要求21所述的半導(dǎo)體功率組件，其特征在于，其中在該底部隔離 電極上設(shè)置有一絕緣層，其絕緣該底部隔離電極與該溝槽式柵極，且該絕 緣層由一時(shí)效性蝕刻步驟控制一預(yù)先設(shè)定的深度而位于該溝槽中。
24. 如權(quán)利要求21所述的半導(dǎo)體功率組件，其特征在于，其中底部隔離電極 填有柵極材料，其在朝向溝槽底部處具有一階梯式錐形形狀，并有一內(nèi)襯 層圍繞該柵極材料，該內(nèi)襯層具一相對(duì)應(yīng)階梯式增加厚度。
25. 如權(quán)利要求21所述的半導(dǎo)體功率組件，其特征在于，其中所述功率晶體 管記憶胞進(jìn)一步包括溝槽式金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管記憶胞。
26. 如權(quán)利要求21所述的半導(dǎo)體功率組件，其特征在于，其中溝槽式源極觸 點(diǎn)位于該半導(dǎo)體功率組件上的指定區(qū)中，用于連接該溝槽式源極觸點(diǎn)到一 靠近該指定區(qū)的隔離觸點(diǎn)襯墊。
27. —種半導(dǎo)體功率組件，其特征在于，包括若干被連續(xù)延伸的溝槽所圍繞的 功率晶體管記憶胞，所述溝槽設(shè)置在一半導(dǎo)體襯底中，其中至少其中一個(gè)記憶胞構(gòu)成一有源記憶胞，其具有與溝槽式柵極相鄰的 源極區(qū)，該溝槽式柵極位于延伸溝槽中，該溝槽式柵極圍繞該記憶胞，該 有源記憶胞電性連接到一柵極襯墊；一柵極-漏極隔離區(qū)，其形成為一位于溝槽式柵極下面的本體摻 雜區(qū)；及至少一個(gè)有源記憶胞包括一位于有源記憶胞中間部分的溝槽式源極 觸點(diǎn)，該溝槽式源極觸點(diǎn)穿過(guò)一源極區(qū)并延伸到有源記憶胞的本體區(qū)域 中，從而將該源極區(qū)與位于一絕緣層上方的源>極金屬電性連接，該溝槽式 源極觸點(diǎn)的溝槽底部表面更覆蓋著一導(dǎo)電性材料，相當(dāng)于一集成式肖特基 勢(shì)壘二極管在有源記憶胞中的作用。
28. 如權(quán)利要求27所述的半導(dǎo)體功率組件，其特征在于，其中所述導(dǎo)電性材 料包括一低勢(shì)壘高度材料，該導(dǎo)電性材料覆蓋該源極觸點(diǎn)溝槽的溝槽底部 表面。
29. 如權(quán)利要求27所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材料 包括一鈦/氮化鈦或硅化鈦/氮化鈦材料，該導(dǎo)電性材料覆蓋該源極觸點(diǎn)溝 槽的溝槽底部表面。
30. 如權(quán)利要求27所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括一摻雜 了本體摻雜物的擊穿預(yù)防區(qū)，其位于源極區(qū)下方且沿著該源極觸點(diǎn)溝槽的溝槽墻壁o
31. 如權(quán)利要求27所述的半導(dǎo)體功率組件，其特征在于，其中所述的功率晶體管記憶胞進(jìn)一步包括溝槽式金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管記憶胞。
32. —種半導(dǎo)體功率組件，其特征在于，包括若干被連續(xù)延伸的溝槽所圍繞的 功率晶體管記憶胞，所述溝槽設(shè)置在一半導(dǎo)體襯底中，其中至少一個(gè)所述記憶胞構(gòu)成一有源記憶胞，其具有與一溝槽式柵極相 鄰的源極區(qū)，所述溝槽式柵極位于延伸溝槽中，且該溝槽式柵極圍繞該記 憶胞，該有源記憶胞電性連接到一柵極襯墊；一厚氧化層設(shè)置在溝槽式柵極的底部部分， 一本體摻雜區(qū)圍繞著 厚氧化層側(cè)壁額底部與一較低部分，該厚氧化層填充在該溝槽式 柵極下面的溝槽中的底部部分；及至少一有源記憶胞包括一位于有源記憶胞的中間部分的溝槽式源極 觸點(diǎn)，該溝槽式源極觸點(diǎn)穿過(guò)一源極區(qū)并延伸到有源記憶胞的本體區(qū)域 中，從而將該源極區(qū)與位于一絕緣層上方的源極金屬電性連接，該溝槽式 源極觸點(diǎn)的溝槽底部表面更覆蓋著一導(dǎo)電性材料，相當(dāng)于一集成式肖特基 勢(shì)壘二極管在有源記憶胞中的作用。
33. 如權(quán)利要求32所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材料包括一低勢(shì)壘高度材料，該導(dǎo)電性材料覆蓋所述源極觸點(diǎn)溝槽的溝槽底部表面。
34. 如權(quán)利要求32所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材料 包括一鈦/氮化鈦或硅化鈦/氮化鈦材料，該導(dǎo)電性材料覆蓋所述源極觸點(diǎn) 溝槽的溝槽底部表面。
35. 如權(quán)利要求32所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括一摻雜 了一本體摻雜物的擊穿預(yù)防區(qū)，其位于該源極區(qū)下方且沿著該源極觸點(diǎn)溝槽的溝槽墻壁。
36. 如權(quán)利要求32所述的半導(dǎo)體功率組件，其特征在于，其中所述功率晶體 管記憶胞進(jìn)一步包括溝槽式金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)記憶胞。
37. 如權(quán)利要求32所述的半導(dǎo)體功率組件，其特征在于，其中該半導(dǎo)體功率 組件具有一縮減的柵極-漏極電容值Cgd，該電容值依賴于溝槽式柵極下 的氧化層厚度。
38. —種制造半導(dǎo)體功率組件的方法，其特征在于，其步驟包括在一襯底中開(kāi)設(shè)一溝槽，從而圍繞若干功率晶體管記憶胞，利用一 柵極材料填充該溝槽；應(yīng)用一時(shí)效性刻蝕，對(duì)溝槽選定部分上的柵極材料進(jìn)行回蝕，之后 利用一隔離層覆蓋該溝槽選定部分中的柵極材料的底部，從而形成一底部 隔離電極，而保持該溝槽剩余部分中的該柵極材料與該隔離電極底部維持 直接電性連接；利用所述柵極材料填充所述溝槽的選定部分，從而形成一溝槽式柵 極；及形成一絕緣層以覆蓋在半導(dǎo)體功率組件的上表面，開(kāi)設(shè)若干源極觸 點(diǎn)溝槽，所述溝槽延伸到溝槽式柵極之間的本體區(qū)域，在源極觸點(diǎn)溝槽底 部表面上沉積一導(dǎo)電材料，以相當(dāng)于一集成式肖特基勢(shì)壘二極管在該半導(dǎo) 體功率組件中的作用。
39. 如權(quán)利要求38所述的制造半導(dǎo)體功率組件的方法，其特征在于，進(jìn)一步 包括，控制所述時(shí)效性蝕刻從溝槽選定部分的上半部移除柵極材料，從而 控制半導(dǎo)體功率組件的溝槽式柵極的深度。
40. —種半導(dǎo)體功率組件，其特征在于，包括若干被源極區(qū)圍繞的絕緣溝槽柵極，所述源極區(qū)摻雜第一導(dǎo)電型態(tài) 摻雜物且位于本體區(qū)域的上表面，該本體區(qū)域摻雜一第二導(dǎo)電型態(tài)摻雜 物，其與該第一導(dǎo)電型態(tài)相反；及一溝槽式源極觸點(diǎn)開(kāi)設(shè)在溝槽式柵極之間，所述溝槽式源極觸點(diǎn)穿 所述源極區(qū)而進(jìn)入本體區(qū)域中，從而將所述源極區(qū)與位于一絕緣層上方的 源極金屬電性連接，該溝槽式源極觸點(diǎn)的溝槽底部表面更覆蓋著一低勢(shì)壘 高度金屬，以相當(dāng)于一集成式肖特基勢(shì)壘二極管在有源式記憶胞中的作 用。
41. 如權(quán)利要求40所述的半導(dǎo)體功率組件，其特征在于，其中該低勢(shì)壘高度 金屬包括一鈦/氮化鈦或硅化鈦/氮化鈦材料。
42. 如權(quán)利要求40所述的半導(dǎo)體功率組件，其特征在于，進(jìn)一步包括一隔離 結(jié)構(gòu)，其位于溝槽式柵極之下。
43. 如權(quán)利要求42所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)是 一底部隔離電極，其位于該溝槽式柵極下方并與該溝槽式柵極絕緣。
44. 如權(quán)利要求43所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極連接到源極電壓。
45. 如權(quán)利要求43所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極連接到一底部柵極襯墊。
46. 如權(quán)利要求43所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極是浮動(dòng)式的。
47. 如權(quán)利要求42所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)包 括一本體摻雜區(qū)，其位于該溝槽式柵極底部并與該溝槽式柵極絕緣。
48. 如權(quán)利要求42所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)包 括一設(shè)置在所述溝槽式柵極下方底部的厚氧化層，以及一本體摻雜區(qū)圍繞 該側(cè)壁的底部與一較低部分，且該側(cè)壁圍繞該厚氧化層，其填充位 于該溝槽式柵極下方的溝槽中的底部部分。
49. 如權(quán)利要求40所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)延 伸至一深度，該深度比該溝槽式源極觸點(diǎn)的該溝槽式底部表面深。
50. —種半導(dǎo)體功率組件，其特征在于，包括若干被源極區(qū)圍繞的絕緣溝槽柵極，所述源極區(qū)摻雜第一導(dǎo)電型態(tài) 摻雜物且位于一本體區(qū)域的上表面上，該本體區(qū)域摻雜一第二導(dǎo)電型態(tài)摻雜物，其與該第一導(dǎo)電型態(tài)相反；一溝槽式源極觸點(diǎn)開(kāi)設(shè)在所述溝槽式柵極之間，該溝槽式源極觸點(diǎn) 穿過(guò)該源極區(qū)而進(jìn)入本體區(qū)域中，從而將該源極區(qū)與位于一絕緣層上方的 源極金屬電性連接，該溝槽式源極觸點(diǎn)的溝槽底部表面更覆蓋著一導(dǎo)電性材料，以相當(dāng)于一集成式肖特基勢(shì)壘二極管在有源式記憶胞中的作用；及 一隔離結(jié)構(gòu)，其位于該溝槽式柵極底部并與該溝槽式柵極絕緣。
51. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該導(dǎo)電性材質(zhì) 是一低勢(shì)壘高度金屬。
52. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該低勢(shì)壘高度 金屬包括鈦/氮化鈦或硅化鈦/氮化鈦。
53. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)延 伸至一深度，該深度比該溝槽式源極觸點(diǎn)的該溝槽式底部表面深。
54. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該隔離電極是 一底部隔離電極，其位于溝槽式柵極下方并與該溝槽式柵極絕緣。
55. 如權(quán)利要求54所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極連接到源極電壓。
56. 如權(quán)利要求54所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極連接到一底部柵極襯墊。
57. 如權(quán)利要求54所述的半導(dǎo)體功率組件，其特征在于，其中該底部隔離電 極是浮動(dòng)式的。
58. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)包 括一本體摻雜區(qū)，其位于該溝槽式柵極底部并與該溝槽式柵極絕緣。
59. 如權(quán)利要求50所述的半導(dǎo)體功率組件，其特征在于，其中該隔離結(jié)構(gòu)包 括一設(shè)置在所述溝槽式柵極下方的底部部分的厚氧化層，以及一本體摻雜 區(qū)圍繞該側(cè)壁的底部與一較低部分，且該側(cè)壁圍繞該厚氧化層，其填 充位于該溝槽式柵極下方的溝槽中的底部部分。
全文摘要
本發(fā)明公開(kāi)一種半導(dǎo)體功率組件，其包括若干功率晶體管記憶胞，該記憶胞被開(kāi)設(shè)于一半導(dǎo)體襯底中的溝槽所圍繞。至少一半導(dǎo)體記憶胞進(jìn)一步包括一開(kāi)設(shè)在溝槽之間的溝槽式源極觸點(diǎn)，此溝槽式源極觸點(diǎn)穿過(guò)一源極區(qū)而進(jìn)入一本體區(qū)中，從而將源極區(qū)與位于一絕緣層上方的源極金屬電性連接，此溝槽式源極觸點(diǎn)的溝槽底部表面更覆蓋著一導(dǎo)電性材料，使作用就如一集成式肖特基勢(shì)壘二極管在該有源記憶胞中。一隔離結(jié)構(gòu)位于溝槽式柵極的底部并與溝槽式柵極絕緣，從而對(duì)溝槽式柵極與肖特基二極管兩者提供屏蔽效應(yīng)。
文檔編號(hào)H01L29/76GK101385148SQ200780005411
公開(kāi)日2009年3月11日 申請(qǐng)日期2007年3月12日 優(yōu)先權(quán)日2006年3月10日
發(fā)明者安荷·叭刺, 斯科·K·雷 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體股份有限公司