專利名稱：形成半導(dǎo)體器件及其結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體器件，更具體地，涉及非易失性儲(chǔ)存器件。
背景技術(shù)：
電可擦除可編程只讀存儲(chǔ)器(EEPROM)結(jié)構(gòu)普遍地用在用于非 易失性數(shù)據(jù)儲(chǔ)存的集成電路中。隨著半導(dǎo)體器件的持續(xù)發(fā)展，這種半 導(dǎo)體器件的操作電壓經(jīng)常被降低以適合小功率應(yīng)用。期望在確保器件 速度和功能被保持或提高的同時(shí)，有這樣的操作電壓的降低。 一種 EEPROM器件，其在低于連續(xù)浮柵器件的操作電壓的操作電壓上運(yùn)行， 其使用硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)，其中電荷被儲(chǔ)存 在氮化物層中。在SONOS結(jié)構(gòu)中，電荷可以被儲(chǔ)存在SONOS結(jié)構(gòu)的 任何一端或兩端。這允許SONOS結(jié)構(gòu)儲(chǔ)存4種狀態(tài)(00,01,10和11)。 因此，可以儲(chǔ)存兩位。
SONOS結(jié)構(gòu)使用具有高阱密度的氮化物層儲(chǔ)存電荷。這種高阱密 度引起電子根據(jù)Frenkel-Poll機(jī)制從一種狀態(tài)躍遷到另一狀態(tài)。隨著 SONOS結(jié)構(gòu)的溝道區(qū)減小，由于Frenkel-Poll機(jī)制兩種狀態(tài)不能彼此 區(qū)分。這降低了多位儲(chǔ)存的能力。因此，需要隨著溝道長(zhǎng)度減小，能 夠在SONOS結(jié)構(gòu)中多位儲(chǔ)存。


本發(fā)明通過實(shí)例示意，且不限于附圖，其中相同的標(biāo)記表示相同 的元件。
圖1示出根據(jù)本發(fā)明的實(shí)施例，在電介質(zhì)層、柵電極，以及防反 射涂層形成在半導(dǎo)體襯底上后的半導(dǎo)體器件的一部分的剖視圖2示出根據(jù)本發(fā)明的實(shí)施例，在使電介質(zhì)層形成凹陷之后的圖1的半導(dǎo)體器件；
圖3示出根據(jù)本發(fā)明的實(shí)施例，在形成氮化物層之后的圖2的半 導(dǎo)體器件；
圖4示出根據(jù)本發(fā)明的實(shí)施例，在圖形化所述氮化物層之后的圖 3的半導(dǎo)體器件；
圖5示出根據(jù)本發(fā)明的實(shí)施例，在形成氧化工藝后的圖4的半導(dǎo) 體器件；
圖6示出根據(jù)本發(fā)明的實(shí)施例，在形成源/漏延伸區(qū)、間隔和深源 /漏區(qū)之后的圖5的半導(dǎo)體器件；
圖7示出根據(jù)本發(fā)明的實(shí)施例，在形成氧化工藝之后的圖2的半 導(dǎo)體器件；
圖8示出根據(jù)本發(fā)明的實(shí)施例，在形成源/漏延伸區(qū)、間隔和深源 /漏區(qū)之后的圖7的半導(dǎo)體器件；
圖9示出根據(jù)本發(fā)明的實(shí)施例，在形成所述氮化物層之后的圖2 的半導(dǎo)體器件；
圖IO示出根據(jù)本發(fā)明的實(shí)施例，在形成所述電介質(zhì)層之后的圖9 的半導(dǎo)體器件；
圖11示出在本發(fā)明半導(dǎo)體器件上方形成另一氮化物層之后的圖 IO的半導(dǎo)體器件；
圖12示出根據(jù)本發(fā)明的實(shí)施例，在刻蝕所述另一氮化物層之后的 圖11的半導(dǎo)體器件；以及
圖13示出在進(jìn)一步加工之后的圖12的半導(dǎo)體器件。
普通技術(shù)人員了解，圖中元件是為簡(jiǎn)單清楚目的而示意，不需要 按比例繪制。例如，圖中一些元件的尺寸可相對(duì)于其它元件放大，以 幫助理解本發(fā)明的實(shí)施例。
具體實(shí)施例方式
圖1示出具有半導(dǎo)體襯底12、電介質(zhì)層14、柵電極16和防反射 涂(ARC)層18的半導(dǎo)體器件10的剖視圖。普通技術(shù)人員應(yīng)認(rèn)識(shí)到，ARC層18用于刻蝕柵電極層導(dǎo)致形成柵電極16。半導(dǎo)體襯底12可以是任
何半導(dǎo)體材料或材料的組合，諸如硅鍺、絕緣體上硅(SOI)(例如全 耗盡SOI(FDSOI))、硅、單晶硅等材料及以上的組合。在進(jìn)一步說明 之后將更好理解的是，半導(dǎo)體襯底12是可被氧化的材料。在一個(gè)實(shí)施 例中，電介質(zhì)層14形成在半導(dǎo)體襯底12的表面上。電介質(zhì)層14可以 是任何絕緣層，諸如二氧化硅、氮氧化物(優(yōu)選地為富氧氮氧化物) 或氮化物，只要它不是與之后形成的分立電荷儲(chǔ)存材料相同的材料。 例如，如果電介質(zhì)層14與之后形成的分立電荷儲(chǔ)存材料均為氮化物， 則電介質(zhì)層14與分立電荷儲(chǔ)存材料相比是更高品質(zhì)的氮化物。在另一 個(gè)實(shí)施例中，電介質(zhì)層14與之后形成的分立電荷儲(chǔ)存材料均為氮化物， 但是氮化物是通過改變加工參數(shù)諸如改變溫度和使用不同比率的化學(xué) 物而形成的。電介質(zhì)層14應(yīng)當(dāng)比之后形成的分立電荷儲(chǔ)存材料具有更 少的俘獲點(diǎn)，因?yàn)?，在進(jìn)一步說明后可理解，介質(zhì)層14的一部分將阻 止Frenkd-Poole機(jī)制在之后形成的分立電荷儲(chǔ)存材料中發(fā)生，或使其 最小。任何傳統(tǒng)工藝可以用于形成電介質(zhì)層14，諸如化學(xué)氣相沉積 (CVD)、原子層沉積(ALD)，或熱生長(zhǎng)。在一個(gè)實(shí)施例中，電介 質(zhì)層14的厚度為大約30至500埃。
柵電極16在電介質(zhì)層之上形成，它可以是任何適合的可被氧化的 材料，諸如多晶硅。ARC層18可以是任何適合的材料，諸如富硅氮化 硅。任何傳統(tǒng)工藝都可以用來(lái)形成柵電極16和ARC層18，諸如化學(xué) 氣相沉積(CVD)或原子層沉積(ALD)。
在形成圖l的結(jié)構(gòu)后，如圖2所示，使電介質(zhì)層相對(duì)于柵電極16 形成凹陷，以在間隙或凹陷19之間產(chǎn)生隔離區(qū)20。在一個(gè)實(shí)施例中， 通過進(jìn)行底切刻蝕使電介質(zhì)層14形成凹陷。如果電介質(zhì)層14為二氧 化硅，HF濕法蝕刻可以被使用。替代地，干法各向同性刻蝕可以被使 用。底切刻蝕可以被控制以控制最終的隔離區(qū)20的寬度。 一種控制刻 蝕方法包括每次進(jìn)行一個(gè)濕法刻蝕或一組濕法刻蝕時(shí)改變HF鍍液。在 一個(gè)實(shí)施例中，每個(gè)間隙19的寬度在約0.01至0.2微米之間，或更優(yōu)選地在約0.01至0.05微米之間。
在形成隔離區(qū)20后，在半導(dǎo)體器件IO上面且包括在間隙19內(nèi)形 成分立電荷儲(chǔ)存材料22。在圖3所示實(shí)施例中，間隙19顯示為被完全 填充，然而，間隙19可以不用分立電荷儲(chǔ)存材料22完全地填充，但 應(yīng)當(dāng)至少用分立電荷儲(chǔ)存材料22基本地填充(例如，至少50%)。因 此，分立電荷儲(chǔ)存材料22至少部分地填充間隙19。如果沒有用分立電 荷儲(chǔ)存材料22完全填充間隙19，如將對(duì)圖9至圖12的說明，則間隙 19的其余部分可用其它材料填充。替代地，如果分立電荷儲(chǔ)存材料22 未填充間隙19，則間隙19可以用空氣填充，這通過幫助隔離在后面形 成的分立電荷儲(chǔ)存區(qū)(從電荷儲(chǔ)存材料22產(chǎn)生的)和隔離區(qū)20可以 幫助減少Frenkel-Pool機(jī)制。
如圖3所示，分立電荷儲(chǔ)存材料22為連續(xù)層，諸如通過CVD (例 如，低壓CVD(LPCVD))形成的氮化物層。因?yàn)長(zhǎng)PCVD氮化物具有 很多阱，優(yōu)選地采用LPCVD氮化物。如以上對(duì)介質(zhì)層14的闡述，其 一部分成為隔離區(qū)20，用于分立電荷儲(chǔ)存材料的材料應(yīng)當(dāng)比絕緣區(qū)20 所用材料具有更高的阱密度。在其它實(shí)施例中，分立電荷儲(chǔ)存材料可 是單球形或多球形，諸如納米團(tuán)簇(或納米晶體)或包括金屬和硅(如 硅化鎢)材料的合金。任何已知方法都可以被使用來(lái)形成分立電荷儲(chǔ) 存材料。
如圖4所示，分立電荷儲(chǔ)存材料22的不在間隙19內(nèi)的部分被移 除，留下分立電荷儲(chǔ)存材料22和間隙19。如前面所述，分立電荷儲(chǔ)存 材料22基本上填充間隙19，不需要完全地填充間隙19。
在形成分立電荷儲(chǔ)存區(qū)24后，如圖5所示，進(jìn)行氧化工藝來(lái)形成 阻滯區(qū)28、隧穿區(qū)26、氧化襯底區(qū)25以及隔離側(cè)壁30。在一個(gè)實(shí)施 例中，氧化工藝為多晶硅再氧化(polyreox)工藝。在一個(gè)實(shí)施例中，多 晶硅再氧化工藝是在約800至1000攝氏度間溫度下的千法氧化，且生長(zhǎng)量為大約30至150埃。包括可氧化元素的材料(如硅)的任何暴露 表面將在多晶硅再氧化工藝中被氧化。而且，氧化會(huì)侵入到體材料中。 然而，侵入量取決于氧化擴(kuò)散的速度。例如，因?yàn)樵诘锖凸杞缑?br> 之間的氧擴(kuò)散比在硅體內(nèi)擴(kuò)散快，所以阻滯區(qū)28和隧穿區(qū)26比隔離 側(cè)壁30侵入柵電極16更深(如果柵電極16和半導(dǎo)體襯底12包括硅 而且分立電荷儲(chǔ)存區(qū)24包括氮)。因?yàn)檠踉诙嗑Ч鑳?nèi)比在單晶硅內(nèi)擴(kuò) 散得更快，所以如果柵電極16為多晶硅而半導(dǎo)體襯底12為單晶硅， 則阻滯區(qū)28的體積比隧穿區(qū)26的體積更大。而因?yàn)楦綦x側(cè)壁30和氧 化襯底區(qū)25暴露在氧化環(huán)境中，所以它們?cè)谘趸^程中形成，它們的 形成并不是必需的，而是工藝的無(wú)害副產(chǎn)物。阻滯區(qū)28是用于所形成 的非易失性存儲(chǔ)器器件的阻滯電介質(zhì)，并且隧穿區(qū)26是用于非易失性 存儲(chǔ)器器件的隧道電介質(zhì)。在一實(shí)施例中，阻滯區(qū)28是阻滯氧化區(qū)且
隧穿區(qū)26為隧穿氧化區(qū)。
如圖6所示，形成阻滯區(qū)28、隧穿區(qū)26和隔離側(cè)壁30后，形成 源/漏延伸區(qū)32、間隔34和深源/漏區(qū)36。首先，源/漏延伸區(qū)32使用 任何傳統(tǒng)工藝形成。接下來(lái)，間隔34使用任何傳統(tǒng)工藝形成。間隔34 可包括一種以上材料，諸如氧化硅和氮化硅。隔離側(cè)壁30和間隔34 結(jié)合以幫助隔離柵電極16。深源/漏區(qū)36在形成間隔34后形成，且可 通過任何傳統(tǒng)工藝形成。接下來(lái)，使用干法刻蝕、濕法刻蝕或干法和 濕法刻蝕的組合移除暴露出(即不在間隔34下)的氧化襯底區(qū)25的 部分。然而，由于將被移除的氧化襯底區(qū)25的存在，源/漏延伸區(qū)32 和深源/漏區(qū)36相對(duì)于半導(dǎo)體襯底12的頂部凹陷。之后，使用傳統(tǒng)加 工來(lái)形成接觸、通孔、互連，以及其它過程來(lái)形成半導(dǎo)體器件的其余 部分。
以上闡述的實(shí)施例中，氧化工藝是在形成分立電荷儲(chǔ)存區(qū)22后進(jìn) 行的。然而，在本實(shí)施例中，氧化工藝是在形成分立電荷儲(chǔ)存區(qū)22前 進(jìn)行。圖7示出在圖2的半導(dǎo)體器件10上進(jìn)行氧化工藝來(lái)形成隔離側(cè) 壁30、阻滯區(qū)28、隧穿區(qū)26和氧化襯底區(qū)25后的最終結(jié)構(gòu)。任何前
10述的氧化工藝，諸如多晶硅再氧化工藝都可以被使用。圖7中，半導(dǎo)
體器件10包括在隔離區(qū)20任一側(cè)上的阻滯區(qū)26和隧穿區(qū)26。間隙 19將阻滯區(qū)從下面的隧穿區(qū)26分隔。因?yàn)檠趸^程將侵入到間隙19 中，圖7中的間隙19很可能比圖2至6中的間隙19體積更小。
如圖8所示，在進(jìn)行氧化之后，在間隙19內(nèi)形成分立電荷儲(chǔ)存區(qū) 24，然后形成源/漏延伸區(qū)32、間隔34和深源/漏區(qū)36，并移除氧化襯 底區(qū)25。前述任何形成分立電荷儲(chǔ)存區(qū)24、源/漏延伸區(qū)32、間隔34 和深源/漏區(qū)36的方法都可以使用。不在間隔34下方的氧化襯底區(qū)25 的部分通過刻蝕，干法、濕法或兩者組合來(lái)移除。之后，可以使用傳 統(tǒng)加工來(lái)形成接觸、通孔、互連，以及其它加工來(lái)形成半導(dǎo)體器件的 其余部分。
在上面所述的實(shí)施例中，只有一種分立電荷儲(chǔ)存材料(例如，氮 化物層，單個(gè)或一組納米團(tuán)簇或包括金屬和硅的合金)形成在間隙19 內(nèi)，但是多個(gè)氮化物層可以形成在間隙19中。 一個(gè)形成多個(gè)分立電荷 儲(chǔ)存材料的實(shí)施例，圖9至13示出的所有相同或不同的材料。
圖9示出在圖2半導(dǎo)體器件10上方形成第一分立電荷儲(chǔ)存材料 50后的最終結(jié)構(gòu)。在所示實(shí)施例中為氮化物(例如，LPCVD氮化物) 的第一分立電荷儲(chǔ)存材料50，可通過前面所述的用于形成分立電荷儲(chǔ) 存材料的任何前述工藝形成。在一個(gè)實(shí)施例中，第一分立電荷儲(chǔ)存材 料50厚度約為50至150埃。在所示實(shí)施例中，形成第一分立電荷儲(chǔ) 存材料50之后，絕緣層52通過熱氧化在該實(shí)施例中為氮化物的第一 分立電荷儲(chǔ)存材料50形成。在一個(gè)實(shí)施例中，絕緣層52厚度約為50 埃。在一個(gè)實(shí)施例中，熱氧化工藝為蒸汽工藝，以提高氧化速度。因 為在第一分立電荷儲(chǔ)存材料50和絕緣層52之間形成了過渡層，所以 通過熱生長(zhǎng)絕緣層52在第一分立電荷儲(chǔ)存材料50和絕緣層52之間形 成更高品質(zhì)的界面。此高品質(zhì)界面改善了器件可靠性。接下來(lái)，不在 間隙19內(nèi)的第一分立電荷儲(chǔ)存材料50的一部分和絕緣層52的一部分被移除。所述移除可通過干法刻蝕進(jìn)行。在另一個(gè)實(shí)施例中，在形成
絕緣層52之前移除不在缺口 19內(nèi)的第一分立電荷儲(chǔ)存材料50的任何 部分，絕緣層52可以通過任何工藝隨后形成，諸如CVD、 ALD、熱氧 化等或以上的組合。然后，移除不在缺口 19內(nèi)的絕緣層52的任何部 分。因?yàn)榈锏难趸葐尉Ч柩趸枰L(zhǎng)時(shí)間，所以如果第一分 立電荷儲(chǔ)存材料50為氮化物且半導(dǎo)體襯底12為硅，那么就期望在移 除不在缺口 19內(nèi)的第一分立電荷儲(chǔ)存材料50的部分之前熱氧化第一 分立電荷儲(chǔ)存材料50，以防止襯底12的大部分被消耗。
雖然未示出，圖9和10中教導(dǎo)的工藝可重復(fù)使用以在間隙19內(nèi) 形成額外的絕緣層對(duì)和分立電荷儲(chǔ)存材料。間隙19內(nèi)的所有絕緣層和 所有分立電荷儲(chǔ)存材料不需要是相同材料。因此，在一個(gè)實(shí)施例中， 一種分立電荷儲(chǔ)存材料50可以是納米團(tuán)簇層，且另一種材料可以是氮 化物。
如圖ll所示，形成期望數(shù)量的絕緣層對(duì)和分立電荷儲(chǔ)存材料，在 半導(dǎo)體器件IO的上方形成最后的(或所示實(shí)施例中的第二個(gè))分立電 荷儲(chǔ)存材料54。第二分立電荷儲(chǔ)存材料54是可以與第一分立電荷儲(chǔ)存 材料50的材料相同或不同的材料。在一個(gè)實(shí)施例中，第二分立電荷儲(chǔ) 存材料54是通過例如CVD或ALD沉積的氮化物。
在半導(dǎo)體器件上方形成第二分立電荷儲(chǔ)存材料54后，在間隙19 之外的第二分立電荷儲(chǔ)存材料54的部分被移除，從而分立電荷儲(chǔ)存材 料54保留在間隙19內(nèi)。在一個(gè)實(shí)施例中，所述移除為干法刻蝕。
在分立電荷儲(chǔ)存材料54在間隙19內(nèi)形成后，進(jìn)行氧化工藝并形 成源/漏延伸區(qū)32、間隔34和深源/漏區(qū)36，如圖13所示。前面所述 的任何氧化工藝，諸如多晶硅再氧化都可以被使用。在氧化工藝中， 如前面所述地形成氧化阻滯區(qū)28、隧穿區(qū)26和氧化襯底區(qū)25而且還 形成氧化側(cè)壁62和56。氧化側(cè)壁62與前面所述的氧化側(cè)壁30相同。氧化側(cè)壁56是在氧化工藝中沿第二分立電荷儲(chǔ)存材料54的側(cè)壁形成 的。與氧化側(cè)壁62類似，氧化側(cè)壁56不是所需要的，但它是氧化的 無(wú)害副產(chǎn)物。接下來(lái)，如前面所述形成源/漏延伸區(qū)32。然后形成間隔 34，并且形成深源/漏區(qū)36。然后，氧化襯底區(qū)25的暴露的部分被移 除。進(jìn)行普通技術(shù)人員公知的后序加工以完成半導(dǎo)體器件。
至此應(yīng)了解，已經(jīng)提供用于形成當(dāng)溝道長(zhǎng)度減小時(shí)能多位儲(chǔ)存的 半導(dǎo)體器件的方法。通過在分立電荷儲(chǔ)存層之間具有絕緣層或在分立 電荷儲(chǔ)存層和絕緣區(qū)20之間具有其它材料或空氣，有比絕緣區(qū)20更 多的材料來(lái)屏蔽分立電荷儲(chǔ)存材料層并防止Frenkel-Poole機(jī)制或使其 最小。在以上所述的一些實(shí)施例中，氧化工藝為多晶硅再氧化工藝。 因?yàn)榧热辉摴に嚐o(wú)論如何都要進(jìn)行，所以當(dāng)使用包括多晶硅的柵電極 時(shí)不增加工藝，因而這是有利的。
在前面的說明中，已經(jīng)參考具體實(shí)施例描述本發(fā)明。然而，本領(lǐng) 域的一個(gè)普通技術(shù)人員了解，在不偏離如下面權(quán)利要求列出的本發(fā)明 范圍情況下，可對(duì)本發(fā)明做出各種修改或改變。因此，說明和附圖應(yīng) 視為示意性而不是限制性的，且所有這種修改都意在被包含在本發(fā)明 范圍內(nèi)。
而且，說明書及權(quán)利要求中的術(shù)語(yǔ)"前面"、"背面"、"頂部"、 "底部"、"上方"、"下方"等，如果有，那么是用于描述性目的， 不必須用于描述固定不變的相對(duì)位置。應(yīng)理解，在合適的條件下，這 里使用的術(shù)語(yǔ)是可互換的，從而這里描述的本發(fā)明實(shí)施例能夠例如以 其它方位操作，而不是如這里圖示或描述的那些方位。這里所用的術(shù) 語(yǔ)"包括"或其任何變形，意在覆蓋非排除性的包括，從而包括要素 列表的工藝、方法、條目或裝置并不是僅包括那些要素，而是可包括 其它沒有明示的要素或這些工藝、方法、條目或裝置固有的要素。這 里使用的術(shù)語(yǔ)"多個(gè)"，定義為兩個(gè)或多于兩個(gè)。這里使用的術(shù)語(yǔ)"另 一個(gè)"，定義為至少第二個(gè)或更多。這里使用的術(shù)語(yǔ)"耦合"，定義為連接，盡管不必須是直接連接，也不必須是機(jī)械連接。
以上參照具體實(shí)施例，描述了關(guān)于具體實(shí)施例的益處、其它優(yōu)點(diǎn) 以及問題解決方法。然而，所述益處、其它優(yōu)點(diǎn)以及問題解決方法， 以及可能導(dǎo)致產(chǎn)生任何益處、優(yōu)點(diǎn)以及問題解決方法的任何要素，或 者使得所述益處、優(yōu)點(diǎn)以及問題解決方法更明顯的任何要素，不應(yīng)被 解釋為任何或所有權(quán)利要求的關(guān)鍵、必需或?qū)嵸|(zhì)的特征或要素。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，所述方法包括提供包括硅的半導(dǎo)體襯底，其中所述半導(dǎo)體襯底具有表面；在所述半導(dǎo)體襯底的所述表面上形成電介質(zhì)層；在所述電介質(zhì)層上方形成包括硅的柵電極；使所述柵電極下方的所述電介質(zhì)層凹陷以形成凹陷；用分立電荷儲(chǔ)存材料填充所述凹陷；氧化所述柵電極的一部分；以及氧化所述半導(dǎo)體襯底的一部分。
2. 如權(quán)利要求l所述的方法，其中所述電介質(zhì)層包括氧化物。
3. 如權(quán)利要求l所述的方法，其中所述分立電荷儲(chǔ)存材料包括氮 化物。
4. 如權(quán)利要求3所述的方法，其中所述分立電荷儲(chǔ)存材料包括納 米團(tuán)簇。
5. 如權(quán)利要求3所述的方法，其中所述分立電荷儲(chǔ)存材料包括金 屬和硅。
6. 如權(quán)利要求l所述的方法，其中氧化所述柵電極的一部分和氧 化所述半導(dǎo)體襯底的一部分形成SONOS結(jié)構(gòu)。
7. 如權(quán)利要求l所述的方法，其中氧化所述柵電極的一部分和氧 化所述半導(dǎo)體襯底的 一部分同時(shí)完成。
8. 如權(quán)利要求7所述的方法，其中使用干法氧化工藝完成氧化所 述柵電極的一部分和氧化所述半導(dǎo)體襯底的一部分。
9. 如權(quán)利要求7所述的方法，其中氧化所述柵電極的一部分和氧化所述半導(dǎo)體襯底的一部分形成約50至IOOA厚的氧化層。
10. 如權(quán)利要求7所述的方法，其中氧化所述柵電極的一部分形 成阻滯氧化區(qū)，并且氧化所述半導(dǎo)體襯底的一部分形成隧道氧化區(qū)。
11. 如權(quán)利要求1所述的方法，其中所述凹陷具有在O.OlPm和 0.2u m之間的橫向尺寸。
12. 如權(quán)利要求l所述的方法，進(jìn)一步包括 形成源和漏注入?yún)^(qū)；形成側(cè)壁間隔；以及 形成半導(dǎo)體器件的其余部分。
13. —種形成半導(dǎo)體器件的方法，所述方法包括 提供包括硅的半導(dǎo)體襯底，其中所述半導(dǎo)體襯底具有表面； 在所述半導(dǎo)體襯底的所述表面上形成第一電介質(zhì)層； 在所述第一電介質(zhì)層上方形成包括硅的柵電極； 使所述柵電極下方的所述第一 電介質(zhì)層凹陷以形成凹陷； 形成第一分立電荷儲(chǔ)存材料層，所述第一分立電荷儲(chǔ)存材料層部分填充所述柵電極下方的所述第一電介質(zhì)層的所述凹陷；在至少所述第一分立電荷儲(chǔ)存材料層上方形成第二電介質(zhì)層，所 述第二電介質(zhì)層部分填充所述柵電極下方的所述第一電介質(zhì)層的所述 凹陷；在所述第二電介質(zhì)層上方形成第二分立電荷儲(chǔ)存材料層，所述第 二分立電荷儲(chǔ)存材料層基本上填充所述柵電極下方的所述第一電介質(zhì) 層的所述凹陷；氧化所述柵電極的一部分；以及氧化所述半導(dǎo)體襯底的一部分。
14. 如權(quán)利要求13所述的方法，其中所述第物。
15. 如權(quán)利要求i3所述的方法，其中所述第 層和所述第二分立電荷儲(chǔ)存材料層包括氮化物。
16. 如權(quán)利要求13所述的方法，其中所述第 層和所述第二分立電荷儲(chǔ)存材料層包括納米團(tuán)簇。
17. 如權(quán)利要求13所述的方法，其中所述第 層和所述第二分立電荷儲(chǔ)存材料層包括金屬和硅。
18. 如權(quán)利要求13所述的方法，進(jìn)一步包括 形成源和漏注入?yún)^(qū)；形成側(cè)壁間隔；以及 形成半導(dǎo)體器件的其余部分。
19. 一種非易失性存儲(chǔ)器單元，所述非易失性存儲(chǔ)器單元包括 包括硅的半導(dǎo)體襯底，其中所述半導(dǎo)體襯底具有表面； 在所述半導(dǎo)體襯底的所述表面上的電介質(zhì)層； 在所述電介質(zhì)層上方的包括硅的柵電極；在所述柵電極下方的所述電介質(zhì)層中的凹陷，其中所述凹陷進(jìn)一 步包括分立電荷儲(chǔ)存材料；所述柵電極的氧化部分；以及所述半導(dǎo)體襯底的氧化部分，其中所述柵電極的所述氧化部分和 所述半導(dǎo)體襯底的所述氧化部分進(jìn)一步包括SONOS存儲(chǔ)器結(jié)構(gòu)。
20. 如權(quán)利要求19所述的非易失性存儲(chǔ)器單元，其中所述非易失 性存儲(chǔ)器單元進(jìn)一步包括一電介質(zhì)層包括氧化一分立電荷儲(chǔ)存材料一分立電荷儲(chǔ)存材料一分立電荷儲(chǔ)存材料源和漏區(qū)；以及 側(cè)壁間隔。
全文摘要
一種形成半導(dǎo)體器件(10)的方法，包括提供包括硅的半導(dǎo)體襯底(12)，在所述半導(dǎo)體襯底的所述表面上形成電介質(zhì)層(14)，在所述電介質(zhì)層上方形成包括硅的柵電極(16)，使所述柵電極下方的所述電介質(zhì)層凹陷；用分立電荷儲(chǔ)存材料(24或54)填充所述凹陷(19)，氧化所述柵電極的一部分(30)；以及氧化所述半導(dǎo)體襯底的一部分(21)。
文檔編號(hào)H01L21/4763GK101405851SQ200780009320
公開日2009年4月8日 申請(qǐng)日期2007年2月22日 優(yōu)先權(quán)日2006年3月15日
發(fā)明者庫(kù)-米恩·昌, 鄭·M·洪, 齊南·布賴恩·李 申請(qǐng)人:飛思卡爾半導(dǎo)體公司